JPH0624223B2 - マイクロ波集積回路装置 - Google Patents
マイクロ波集積回路装置Info
- Publication number
- JPH0624223B2 JPH0624223B2 JP58232366A JP23236683A JPH0624223B2 JP H0624223 B2 JPH0624223 B2 JP H0624223B2 JP 58232366 A JP58232366 A JP 58232366A JP 23236683 A JP23236683 A JP 23236683A JP H0624223 B2 JPH0624223 B2 JP H0624223B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conductor
- integrated circuit
- microwave integrated
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
【発明の詳細な説明】 〔発明の技術分野〕 マイクロ波帯において使用され、絶縁性または半絶縁性
半導体基板上に集積回路を形成したマイクロ波集積回路
装置に関する。
半導体基板上に集積回路を形成したマイクロ波集積回路
装置に関する。
周知のように、マイクロ波集積回路にあつては、特性の
均一化及び小型化を目的として、ハイブリツト型マイク
ロ波集積回路から絶縁性または半絶縁性半導体基板上に
能動素子及び受動素子を形成して電子回路を構成したモ
ノリシツクマイクロ波集積回路（以下MMICと略す）へ移
行されつつある。
均一化及び小型化を目的として、ハイブリツト型マイク
ロ波集積回路から絶縁性または半絶縁性半導体基板上に
能動素子及び受動素子を形成して電子回路を構成したモ
ノリシツクマイクロ波集積回路（以下MMICと略す）へ移
行されつつある。
第１図は従来のMMICの基本構造を示すものである。すな
わち、図中符号１１はGaAs（ガリウム・ヒ素）半絶縁性
半導体基板で、この半導体基板１１の上面部には動作層
でなるFET12等の回路素子や伝送線路を構成するストリ
ツプ導体１３が形成され、下面部には接地導体となるス
トリツプ線路１４が形成されている。
わち、図中符号１１はGaAs（ガリウム・ヒ素）半絶縁性
半導体基板で、この半導体基板１１の上面部には動作層
でなるFET12等の回路素子や伝送線路を構成するストリ
ツプ導体１３が形成され、下面部には接地導体となるス
トリツプ線路１４が形成されている。
ここで、上記のような構造を有するMMICにおいて、マイ
クロ波回路を構成する方法には、集中定数回路を用いる
方法と分布定数回路を用いる方法とがある。
クロ波回路を構成する方法には、集中定数回路を用いる
方法と分布定数回路を用いる方法とがある。
まず、上記集中定数回路は、上記半導体基板１１上に導
体膜及び絶縁膜を所望の特性を有する回路パターンにし
て形成するようにしたものである。この集中定数回路の
回路素子には、例えば第２図(a)に示すように導体膜Ａ
１を螺旋状の回路パターンにしたスパイラル形インダク
タ、第２図(b)に示すように導体膜Ａ２，Ａ３をそれぞ
れ所定の間隙を設けてくし形の回路パターンにしたくし
形キヤパシタ及び第２図(c)に示すように導体膜Ａ４，
Ａ５間に絶縁性薄膜Ｂを形成したオーバレイキヤパシタ
等がある。このような集中定数回路素子は、波長に比べ
て十分小さく形成できるという利点を有している。
体膜及び絶縁膜を所望の特性を有する回路パターンにし
て形成するようにしたものである。この集中定数回路の
回路素子には、例えば第２図(a)に示すように導体膜Ａ
１を螺旋状の回路パターンにしたスパイラル形インダク
タ、第２図(b)に示すように導体膜Ａ２，Ａ３をそれぞ
れ所定の間隙を設けてくし形の回路パターンにしたくし
形キヤパシタ及び第２図(c)に示すように導体膜Ａ４，
Ａ５間に絶縁性薄膜Ｂを形成したオーバレイキヤパシタ
等がある。このような集中定数回路素子は、波長に比べ
て十分小さく形成できるという利点を有している。
一方、上記分布定数回路は、前記ストリツプ導体１３で
なる伝送線路の特性インピーダンスや電気長を変えるこ
とによつて、インダクタンスやキヤパシタンスを形成す
るようにしたものである。つまり、第３図にその一例を
示して説明すると、第３図(a)に示すようなＬＣ回路
は、第３図(b)に示すように構成することができる。す
なわち、ストリツプ導体１３の幅を一部狭めることによ
つて高いインピーダンスとなる線路１３ａ〜13ｃでイン
ダクタンスＬａ〜Ｌｃを形成し、ストリツプ導体１３の
幅を拡げることによつて低い特性インピーダンスとなる
線路１３ｄ，１３ｅでキヤパシタンスＣｄ，Ｃｅを形成
することができる。この場合、上記インダクタンスＬａ
〜Lcでなる直列インダクタンスをＬ、上記キヤパシタン
スＣｄ，Ｃｅでなる並列キヤパシタンスをＣとし、特性
インピーダンスＺｏ及び伝送線路長ｌで構成したときの
直列リアクタンスＸ及び並列サセプタンスＢは次式で近
似されることが知られている。
なる伝送線路の特性インピーダンスや電気長を変えるこ
とによつて、インダクタンスやキヤパシタンスを形成す
るようにしたものである。つまり、第３図にその一例を
示して説明すると、第３図(a)に示すようなＬＣ回路
は、第３図(b)に示すように構成することができる。す
なわち、ストリツプ導体１３の幅を一部狭めることによ
つて高いインピーダンスとなる線路１３ａ〜13ｃでイン
ダクタンスＬａ〜Ｌｃを形成し、ストリツプ導体１３の
幅を拡げることによつて低い特性インピーダンスとなる
線路１３ｄ，１３ｅでキヤパシタンスＣｄ，Ｃｅを形成
することができる。この場合、上記インダクタンスＬａ
〜Lcでなる直列インダクタンスをＬ、上記キヤパシタン
スＣｄ，Ｃｅでなる並列キヤパシタンスをＣとし、特性
インピーダンスＺｏ及び伝送線路長ｌで構成したときの
直列リアクタンスＸ及び並列サセプタンスＢは次式で近
似されることが知られている。
〔背景技術の問題点〕 しかしながら、上記のように構成される従来のMMICで
は、以下のような欠点を有している。
は、以下のような欠点を有している。
まず、上記集中定数回路素子を形成する場合、大きな回
路パラメータを有する回路素子を作ることが困難であ
り、例えば１８〔GHz〕においてスパイラル形インダク
タは１０〔nH〕、くし形キヤパシタは０．５〔pF〕程度
が限界である。また、オーバレイキヤパシタは大きな容
量値を有することができるものであるが、導体膜間に絶
縁性薄膜を形成するために高度なプロセス技術が必要で
ある。
路パラメータを有する回路素子を作ることが困難であ
り、例えば１８〔GHz〕においてスパイラル形インダク
タは１０〔nH〕、くし形キヤパシタは０．５〔pF〕程度
が限界である。また、オーバレイキヤパシタは大きな容
量値を有することができるものであるが、導体膜間に絶
縁性薄膜を形成するために高度なプロセス技術が必要で
ある。
次に、上記分布定数回路素子を形成する場合、(1)式か
ら明らかなように、広範囲のインダクタンスやキヤパシ
タンスを得るためには、伝送線路の特性インピーダンス
を広範囲で変えなければならない。
ら明らかなように、広範囲のインダクタンスやキヤパシ
タンスを得るためには、伝送線路の特性インピーダンス
を広範囲で変えなければならない。
ここで、基板厚Ｈ、比誘電率εｒ＝１２．５のＧａＡｓ
半絶縁性半導体基板の裏面に接地導体層を形成し、表面
にマイクロストリップ導体による幅Ｗの伝送線路を形成
した場合を考えてみる。
半絶縁性半導体基板の裏面に接地導体層を形成し、表面
にマイクロストリップ導体による幅Ｗの伝送線路を形成
した場合を考えてみる。
この条件下では、線路幅Ｗと基板厚Ｈとの比Ｗ／Ｈに対
する特性インピーダンスＺ０は第４図に示すようにな
る。
する特性インピーダンスＺ０は第４図に示すようにな
る。
但し、線路幅Ｗが１［ｍｍ］以上と極めて大きい領域で
は、回路の小型化というＭＭＩＣ本来の目的に反するほ
ど回路規模が大きくなってしまう。また、線路幅Ｗが１
０［μｍ］以下と極めて小さい領域では導体損が増大
し、伝搬損が大きくなって使用できない。
は、回路の小型化というＭＭＩＣ本来の目的に反するほ
ど回路規模が大きくなってしまう。また、線路幅Ｗが１
０［μｍ］以下と極めて小さい領域では導体損が増大
し、伝搬損が大きくなって使用できない。
したがって、使用するのに適当な基板厚Ｈに対して実現
可能なＷ／Ｈは０．０４〜３．０程度に定まる。この結
果、伝送線路の特性インピーダンスＺ０は、図４からわ
かるように約２０〜１１０［Ω］に限定されてしまう。
可能なＷ／Ｈは０．０４〜３．０程度に定まる。この結
果、伝送線路の特性インピーダンスＺ０は、図４からわ
かるように約２０〜１１０［Ω］に限定されてしまう。
次に、上記線路幅Ｗに対する波長当りの伝搬損につい
て、上記ＧａＡｓ半絶縁性半導体基板について想定した
計算値を第５図に示して説明する。
て、上記ＧａＡｓ半絶縁性半導体基板について想定した
計算値を第５図に示して説明する。
第５図では、基板厚Ｈ＝１００［μｍ］、基板比抵抗ρ
＝１×１０７［Ω・ｃｍ］、基板比誘電率εｒ＝１２．
５、誘電体損 tanδ＝０．００３の基板下にＡｕによる
接地導体層を形成し、基板上に幅Ｗ［ｍｍ］、厚さｔ＝
２［μｍ］のＡｕによるマイクロストリップ線路を形成
したときの、線路幅Ｗ［ｍｍ］と波長当りの伝搬損α・
λｇ［ｄＢ］との関係を示すもので、図中Ａは伝送信号
が１［ＧＨｚ］の場合、図中Ｂは１０［ＧＨｚ］の場合
を示している。
＝１×１０７［Ω・ｃｍ］、基板比誘電率εｒ＝１２．
５、誘電体損 tanδ＝０．００３の基板下にＡｕによる
接地導体層を形成し、基板上に幅Ｗ［ｍｍ］、厚さｔ＝
２［μｍ］のＡｕによるマイクロストリップ線路を形成
したときの、線路幅Ｗ［ｍｍ］と波長当りの伝搬損α・
λｇ［ｄＢ］との関係を示すもので、図中Ａは伝送信号
が１［ＧＨｚ］の場合、図中Ｂは１０［ＧＨｚ］の場合
を示している。
第５図から明らかなように、線路幅Ｗが０．１［ｍｍ］
以下（Ｗ／Ｈ＝１．０以下）になると、伝搬損は急激に
増大する。よって、伝搬損を小さくするためには厚い基
板を用いればよいが、厚い基板を用いた場合、所望の特
性インピーダンスを得るためには線路幅Ｗを広くしなけ
ればならず、微細な分布定数回路素子を形成し難くなっ
てしまう。
以下（Ｗ／Ｈ＝１．０以下）になると、伝搬損は急激に
増大する。よって、伝搬損を小さくするためには厚い基
板を用いればよいが、厚い基板を用いた場合、所望の特
性インピーダンスを得るためには線路幅Ｗを広くしなけ
ればならず、微細な分布定数回路素子を形成し難くなっ
てしまう。
したがって、分布定数回路素子を形成するのに必要な基
板の厚さＨに対して基板上に形成されるマイクロストリ
ップ線路が取り得る特性インピーダンスＺ０の範囲はか
なり狭くなっている。
板の厚さＨに対して基板上に形成されるマイクロストリ
ップ線路が取り得る特性インピーダンスＺ０の範囲はか
なり狭くなっている。
以上述べたように、従来のMMICでは、集中定数回路を使
用した場合においても分布定数回路を使用した場合にお
いても、広範囲の回路パラメータを有する受動回路素子
を形成することが困難であつた。
用した場合においても分布定数回路を使用した場合にお
いても、広範囲の回路パラメータを有する受動回路素子
を形成することが困難であつた。
この発明は上記のような問題を改善するためになされた
もので、広範囲な回路パラメータの有する受動回路素子
を形成することのできる、極めて良好なマイクロ波集積
回路装置を提供することを目的とする。
もので、広範囲な回路パラメータの有する受動回路素子
を形成することのできる、極めて良好なマイクロ波集積
回路装置を提供することを目的とする。
すなわち、この発明によるマイクロ波集積回路装置は、
絶縁性または半絶縁性半導体基板上に接地導体となる導
体膜、誘電体膜が順に積層され、前記誘電体膜上にスト
リツプ導体による伝送線路が配設され、前記伝送線路の
下部に前記誘導体膜を不在にしたスロットが形成され
て、前記伝送線路がその線路幅及び前記スロットの間隔
により決定される特性インピーダンスを持つようにした
ことを特徴とする。
絶縁性または半絶縁性半導体基板上に接地導体となる導
体膜、誘電体膜が順に積層され、前記誘電体膜上にスト
リツプ導体による伝送線路が配設され、前記伝送線路の
下部に前記誘導体膜を不在にしたスロットが形成され
て、前記伝送線路がその線路幅及び前記スロットの間隔
により決定される特性インピーダンスを持つようにした
ことを特徴とする。
以下、第６図乃至第９図を参照してこの発明の一実施例
を詳細に説明する。
を詳細に説明する。
第６図はこの発明に係るモノリシツクマイクロ波集積回
路（MMIC）１５の基本構造を示すものである。すなわ
ち、このMMIC１５では、半絶縁性半導体基板１６上に接
地導体となる複数枚（図では２枚）の金属膜（導体膜）
１７ａ，１７ｂが、それぞれ所定の間隔を設けて形成さ
れている。そして、この金属膜１７ａ，１７ｂ及び上記
半導体基板１６上の金属膜不在部分（スロツト）１８の
上には、絶縁膜（誘電体膜）19が形成され、さらにこの
絶縁膜１９上にはストリツプ導体２０が形成されてい
る。このストリツプ導体２０は、回路素子及び電送線路
を構成するもので、特にこのストリツプ導体２０の電送
線路部分は上記スロット１８の上方に形成されるように
なされている。
路（MMIC）１５の基本構造を示すものである。すなわ
ち、このMMIC１５では、半絶縁性半導体基板１６上に接
地導体となる複数枚（図では２枚）の金属膜（導体膜）
１７ａ，１７ｂが、それぞれ所定の間隔を設けて形成さ
れている。そして、この金属膜１７ａ，１７ｂ及び上記
半導体基板１６上の金属膜不在部分（スロツト）１８の
上には、絶縁膜（誘電体膜）19が形成され、さらにこの
絶縁膜１９上にはストリツプ導体２０が形成されてい
る。このストリツプ導体２０は、回路素子及び電送線路
を構成するもので、特にこのストリツプ導体２０の電送
線路部分は上記スロット１８の上方に形成されるように
なされている。
このようなMMIC１５は、一般に第７図に示すように、接
地導体でなる容器２１に配設して使用されるが、この場
合上記MMIC１５の金属膜１７ａ，１７ｂは、それぞれ容
器２１の接地導体と導線２２ａ，２２ｂで接続される。
地導体でなる容器２１に配設して使用されるが、この場
合上記MMIC１５の金属膜１７ａ，１７ｂは、それぞれ容
器２１の接地導体と導線２２ａ，２２ｂで接続される。
つまり、上記のように構成したMMIC１５は、半絶縁性半
導体基板１６の厚さに拘らず、ストリツプ導体２０及び
スロツト１８のそれぞれの幅を調整することにより、数
オームから数百オームまでの特性インピーダンスを有す
る伝送線路を形成し得るものである。すなわち、スロツ
ト１８を形成しないとき伝送線路の特性インピーダンス
は最低となり、スロツト１８の幅を十分大きくすると容
器２１の接地導体とMMIC１５のストリツプ導体２０とで
伝送線路が構成され、これによつて特性インピーダンス
が高くなるからである。
導体基板１６の厚さに拘らず、ストリツプ導体２０及び
スロツト１８のそれぞれの幅を調整することにより、数
オームから数百オームまでの特性インピーダンスを有す
る伝送線路を形成し得るものである。すなわち、スロツ
ト１８を形成しないとき伝送線路の特性インピーダンス
は最低となり、スロツト１８の幅を十分大きくすると容
器２１の接地導体とMMIC１５のストリツプ導体２０とで
伝送線路が構成され、これによつて特性インピーダンス
が高くなるからである。
このように、スロット１８の幅の調整による特性インピ
ーダンスの可変範囲は、従来のマイクロストリツプ線路
やコプレーナ線路における特性インピーダンスの可変範
囲に比べて極めて大きいもので、このため前述した分布
定数回路により上記ストリツプ導体２０で各回路素子を
形成した場合にも、広範囲な回路パラメータを有するイ
ンダクタンスやキヤパシタンスを形成し得るようにな
る。
ーダンスの可変範囲は、従来のマイクロストリツプ線路
やコプレーナ線路における特性インピーダンスの可変範
囲に比べて極めて大きいもので、このため前述した分布
定数回路により上記ストリツプ導体２０で各回路素子を
形成した場合にも、広範囲な回路パラメータを有するイ
ンダクタンスやキヤパシタンスを形成し得るようにな
る。
また、第８図に示すように、上記MMIC１５は金属膜１７
ａの上方の絶縁膜１９上に、ストリツプ導体２０を延長
して金属膜によりキヤパシタ電極２２を形成すると、絶
縁膜１９を介して上記キヤパシタ電極２２と金属膜１７
ａとの間に容易に大きな容量値を有するキヤパシタンス
を作ることが可能となる。さらに、上記金属膜１７ａの
上方の絶縁膜１９上に形成したストリツプ導体２０でオ
ープンスタブ２３を構成すると、線路の特性インピーダ
ンスを極めて低くでき、大きな容量値を有する分布定数
形並列キヤパシタンスを作ることが可能となる。
ａの上方の絶縁膜１９上に、ストリツプ導体２０を延長
して金属膜によりキヤパシタ電極２２を形成すると、絶
縁膜１９を介して上記キヤパシタ電極２２と金属膜１７
ａとの間に容易に大きな容量値を有するキヤパシタンス
を作ることが可能となる。さらに、上記金属膜１７ａの
上方の絶縁膜１９上に形成したストリツプ導体２０でオ
ープンスタブ２３を構成すると、線路の特性インピーダ
ンスを極めて低くでき、大きな容量値を有する分布定数
形並列キヤパシタンスを作ることが可能となる。
ところで、マイクロ波集積回路では、マイクロ波回路を
構成する所望の回路パターンと接地導体とを接続する必
要がある。この場合、従来のマイクロ波集積回路では、
半絶縁性半導体基板を貫通するビアホールを形成して、
その基板上に形成した回路パターンと基板の裏面に形成
した接地導体とを接続するようにしていたため、接続部
分に寄生インダクタンスが生じたり、特に厚い基板の場
合にはエツチングにより穴を形成するのでビアホールの
径が大きくなる等の問題があつた。ところが、上記のよ
うに構成したMMIC１５では、第９図に示すように、エツ
チングにより絶縁膜１９に小径の穴をあけて内側面に金
属膜を形成したスルーホール（又はビアホール）２４を
設けることにより、容易に所望の回路パターンを形成し
たストリツプ導体２０と接地導体となる金属膜１７ａと
の接続が可能となる。そして、半絶縁性半導体基板１６
に比べて絶縁膜１９が十分に薄いので、従来のような問
題をほとんど生じ得ないものとなる。
構成する所望の回路パターンと接地導体とを接続する必
要がある。この場合、従来のマイクロ波集積回路では、
半絶縁性半導体基板を貫通するビアホールを形成して、
その基板上に形成した回路パターンと基板の裏面に形成
した接地導体とを接続するようにしていたため、接続部
分に寄生インダクタンスが生じたり、特に厚い基板の場
合にはエツチングにより穴を形成するのでビアホールの
径が大きくなる等の問題があつた。ところが、上記のよ
うに構成したMMIC１５では、第９図に示すように、エツ
チングにより絶縁膜１９に小径の穴をあけて内側面に金
属膜を形成したスルーホール（又はビアホール）２４を
設けることにより、容易に所望の回路パターンを形成し
たストリツプ導体２０と接地導体となる金属膜１７ａと
の接続が可能となる。そして、半絶縁性半導体基板１６
に比べて絶縁膜１９が十分に薄いので、従来のような問
題をほとんど生じ得ないものとなる。
したがつて、上記のように構成したMMIC15は、半導体基
板１６の厚さによらず、広範囲な特性インピーダンスを
有する伝送線路を形成することができるばかりでなく、
集中定数回路及び分布定数回路でそれぞれ回路素子を形
成したとき大きな回路パラメータを持たせることが可能
であり、さらに回路パターンと接地導体とを容易にかつ
精度良く接続できるものである。
板１６の厚さによらず、広範囲な特性インピーダンスを
有する伝送線路を形成することができるばかりでなく、
集中定数回路及び分布定数回路でそれぞれ回路素子を形
成したとき大きな回路パラメータを持たせることが可能
であり、さらに回路パターンと接地導体とを容易にかつ
精度良く接続できるものである。
尚、上記実施例では半絶縁性半導体基板を用いて説明し
たが、絶縁性半導体基板を用いた場合でも同様に実施可
能である。
たが、絶縁性半導体基板を用いた場合でも同様に実施可
能である。
以上のようにこの発明によれば、広範囲な回路パラメー
タを有する受動回路素子を容易に形成することができ、
さらに回路パターンと接地導体とを簡単に接続できる、
極めて良好なマイクロ波集積回路装置を提供することが
できる。
タを有する受動回路素子を容易に形成することができ、
さらに回路パターンと接地導体とを簡単に接続できる、
極めて良好なマイクロ波集積回路装置を提供することが
できる。
【図面の簡単な説明】 第１図は従来のマイクロ波集積回路装置の基本構造を示
す斜視図、第２図(a)〜(c)はそれぞれ集中定数回路の回
路素子のパターンを示す平面図、第３図(a)，(b)はそれ
ぞれ分布定数回路の各回路素子のパターンを説明するた
めの回路図及び平面図、第４図はマイクロストリツプ線
路の線路幅と基本厚に対する特性インピーダンスの特性
を示す特性図、第５図はマイクロストリツプ線路の基板
厚に対する伝搬損失を説明するための特性図、第６図は
この発明に係るマイクロ波集積回路装置の一実施例を示
す基本構成図、第７図乃至第９図はそれぞれ上記実施例
の使用例を示す構成図である。 １１，１６……半絶縁性半導体基板、１２……ＦＥＴ、
１３……ストリツプ導体、１４……ストリツプ線路、１
５……モノリシツクマイクロ波集積回路（MMIC）、１７
……金属膜、１８……スロツト、１９……絶縁膜、２０
……ストリツプ導体、21……容器、２２……キヤパシタ
電極、２３……オープンスタブ、２４……スルーホー
ル。
す斜視図、第２図(a)〜(c)はそれぞれ集中定数回路の回
路素子のパターンを示す平面図、第３図(a)，(b)はそれ
ぞれ分布定数回路の各回路素子のパターンを説明するた
めの回路図及び平面図、第４図はマイクロストリツプ線
路の線路幅と基本厚に対する特性インピーダンスの特性
を示す特性図、第５図はマイクロストリツプ線路の基板
厚に対する伝搬損失を説明するための特性図、第６図は
この発明に係るマイクロ波集積回路装置の一実施例を示
す基本構成図、第７図乃至第９図はそれぞれ上記実施例
の使用例を示す構成図である。 １１，１６……半絶縁性半導体基板、１２……ＦＥＴ、
１３……ストリツプ導体、１４……ストリツプ線路、１
５……モノリシツクマイクロ波集積回路（MMIC）、１７
……金属膜、１８……スロツト、１９……絶縁膜、２０
……ストリツプ導体、21……容器、２２……キヤパシタ
電極、２３……オープンスタブ、２４……スルーホー
ル。
Claims (1)
- 【請求項１】絶縁性または半絶縁性半導体基板上に接地
導体となる導体膜、誘電体膜が順に積層され、前記誘電
体膜上にストリップ導体による伝送線路が配設され、前
記伝送線路の下部に前記導体膜を不在にしたスロットが
形成されて、前記伝送線路がその線路幅及び前記スロッ
トの間隔により決定される特性インピーダンスを持つよ
うにしたことを特徴とするマイクロ波集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232366A JPH0624223B2 (ja) | 1983-12-09 | 1983-12-09 | マイクロ波集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58232366A JPH0624223B2 (ja) | 1983-12-09 | 1983-12-09 | マイクロ波集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60124851A JPS60124851A (ja) | 1985-07-03 |
| JPH0624223B2 true JPH0624223B2 (ja) | 1994-03-30 |
Family
ID=16938086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58232366A Expired - Lifetime JPH0624223B2 (ja) | 1983-12-09 | 1983-12-09 | マイクロ波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0624223B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793392B2 (ja) * | 1986-10-25 | 1995-10-09 | 新光電気工業株式会社 | 超高周波素子用パツケ−ジ |
| US5986331A (en) * | 1996-05-30 | 1999-11-16 | Philips Electronics North America Corp. | Microwave monolithic integrated circuit with coplaner waveguide having silicon-on-insulator composite substrate |
| JP2000031274A (ja) * | 1998-07-14 | 2000-01-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN108550969A (zh) * | 2018-05-25 | 2018-09-18 | 深圳市深大唯同科技有限公司 | 一种可调谐介质集成射频传输线、耦合器及馈电网络 |
| US10608310B1 (en) * | 2019-08-02 | 2020-03-31 | Raytheon Company | Vertically meandered frequency selective limiter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58123753A (ja) * | 1982-01-20 | 1983-07-23 | Hitachi Ltd | 半導体集積回路 |
-
1983
- 1983-12-09 JP JP58232366A patent/JPH0624223B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60124851A (ja) | 1985-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559359A (en) | Microwave integrated circuit passive element structure and method for reducing signal propagation losses | |
| US7015109B2 (en) | Interdigital capacitor and method for adjusting the same | |
| US5408053A (en) | Layered planar transmission lines | |
| US5387547A (en) | Process for adjusting the impedance of a microwave conductor using an air bridge | |
| US5233310A (en) | Microwave integrated circuit | |
| EP0862218B1 (en) | An improved-q inductor with multiple metalization levels | |
| Sobol | Applications of integrated circuit technology to microwave frequencies | |
| CA1212431A (en) | Variable delay line | |
| US4479100A (en) | Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads | |
| JPS5821901A (ja) | 回路整合素子 | |
| JPH0685510A (ja) | マルチチップモジュール | |
| JPH07297609A (ja) | 半導体装置 | |
| US5278529A (en) | Broadband microstrip filter apparatus having inteleaved resonator sections | |
| EP0782768B1 (de) | Integrierte schaltungsstruktur mit einem aktiven mikrowellenbauelement und mindestens einem passiven bauelement | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| Couker et al. | A microstrip phase-trim device using a dielectric overlay | |
| JPH11274411A (ja) | マイクロ波・ミリ波回路装置とその製造方法 | |
| US4613834A (en) | Microwave slot line ring hybrid having arms which are HF coupled to the slot line ring | |
| EP0814532B1 (en) | Monolithic Semiconductor Component | |
| JP3077636B2 (ja) | モノリシックマイクロ波集積回路 | |
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JP3106632B2 (ja) | マイクロストリップ結合器 | |
| US5986516A (en) | Chip attenuator having a capacitor therein | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JPH0744083Y2 (ja) | 誘電体フィルタ |