JP3106632B2 - マイクロストリップ結合器 - Google Patents
マイクロストリップ結合器Info
- Publication number
- JP3106632B2 JP3106632B2 JP33864191A JP33864191A JP3106632B2 JP 3106632 B2 JP3106632 B2 JP 3106632B2 JP 33864191 A JP33864191 A JP 33864191A JP 33864191 A JP33864191 A JP 33864191A JP 3106632 B2 JP3106632 B2 JP 3106632B2
- Authority
- JP
- Japan
- Prior art keywords
- microstrip line
- microstrip
- terminal
- coupler
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波集積回路等に
用いるマイクロストリップ結合器に関するものである。
用いるマイクロストリップ結合器に関するものである。
【０００２】
【従来の技術】半導体基板上に形成されたマイクロスト
リップ結合器は、マイクロ波帯電力合成器、電力分配
器、サークレータ等のＫｅｙ−ｅｌｅｍｅｎｔとして幅
広く利用されている。
リップ結合器は、マイクロ波帯電力合成器、電力分配
器、サークレータ等のＫｅｙ−ｅｌｅｍｅｎｔとして幅
広く利用されている。
【０００３】
【従来の技術】以下、平面図を参照して従来のマイクロ
ストリップ結合器の半導体チップを説明する。図８に示
すように、従来のマイクロストリップ結合器は、裏面に
接地導体となる平面導体が設けられた半導体基板１上
に、信号入力端子３をマイクロストリップ線路４の一端
に接続し、信号出力端子５を前記マイクロストリップ線
路４の他端に接続し、結合信号出力端子６を前記マイク
ロストリップ線路４と、平行に配置したマイクロストリ
ップ線路７の一端に接続し、更に、非結合端子８を前記
マイクロストリップ線路４と、平行に配置したマイクロ
ストリップ線路９の一端に接続していた。
ストリップ結合器の半導体チップを説明する。図８に示
すように、従来のマイクロストリップ結合器は、裏面に
接地導体となる平面導体が設けられた半導体基板１上
に、信号入力端子３をマイクロストリップ線路４の一端
に接続し、信号出力端子５を前記マイクロストリップ線
路４の他端に接続し、結合信号出力端子６を前記マイク
ロストリップ線路４と、平行に配置したマイクロストリ
ップ線路７の一端に接続し、更に、非結合端子８を前記
マイクロストリップ線路４と、平行に配置したマイクロ
ストリップ線路９の一端に接続していた。
【０００４】
【発明が解決しようとする課題】一般に、マイクロスト
リップ結合器において、結合素子であるマイクロストリ
ップ線路（図８において、４、７、９）が誘電率の異な
るゾーン（図８の場合、空気及び半導体）に接するため
生じる伝搬モードの位相定数の差の影響を実効的に無す
ることによって、結合器の方向性を改善するためには、
図８に示すように、半導体チップを切り出した後、外付
けのキャパシタ１０を備えていた。又、マイクロストリ
ップ結合器において、それぞれの結合用マイクロストリ
ップ線路７と非結合マイクロストリップ線路９とを同電
位に保つことによって正確な結合率を得るためには、図
４に示すように、ボンディング・ワイヤー１１を設けて
いた。
リップ結合器において、結合素子であるマイクロストリ
ップ線路（図８において、４、７、９）が誘電率の異な
るゾーン（図８の場合、空気及び半導体）に接するため
生じる伝搬モードの位相定数の差の影響を実効的に無す
ることによって、結合器の方向性を改善するためには、
図８に示すように、半導体チップを切り出した後、外付
けのキャパシタ１０を備えていた。又、マイクロストリ
ップ結合器において、それぞれの結合用マイクロストリ
ップ線路７と非結合マイクロストリップ線路９とを同電
位に保つことによって正確な結合率を得るためには、図
４に示すように、ボンディング・ワイヤー１１を設けて
いた。
【０００５】しかしながら、結合器が形成される同一半
導体基板上に他のマイクロ波集積回路も形成されていた
場合、又、チップ寸法が大きい場合、チップの切り出し
工程、外付けキャパシタ・ボンディング、ワイヤー・ボ
ンディング工程等が不可能となるため、このような従来
構造のマイクロストリップ結合器において、優れたマイ
クロ波特性が得られない、又、このような従来構造のマ
イクロストリップ結合器は、量産化に向いていないと言
う欠点を有する。
導体基板上に他のマイクロ波集積回路も形成されていた
場合、又、チップ寸法が大きい場合、チップの切り出し
工程、外付けキャパシタ・ボンディング、ワイヤー・ボ
ンディング工程等が不可能となるため、このような従来
構造のマイクロストリップ結合器において、優れたマイ
クロ波特性が得られない、又、このような従来構造のマ
イクロストリップ結合器は、量産化に向いていないと言
う欠点を有する。
【０００６】本発明の目的は、上記問題点を除去し、チ
ップの切り出し工程、外付けキャパシタ・ボンディン
グ、ワイヤー・ボンディング工程等を必要としない且つ
量産化に適したマイクロストリップ結合器を提供するこ
とにある。
ップの切り出し工程、外付けキャパシタ・ボンディン
グ、ワイヤー・ボンディング工程等を必要としない且つ
量産化に適したマイクロストリップ結合器を提供するこ
とにある。
【０００７】
【課題を解決するための手段】本願発明のマイクロスト
リップ結合器は、半導体基板上に形成された所定の厚さ
を有する絶縁体層上に、所定の幅及び長さを有する第
１、第２及び第３マイクロストリップ線路を平行に、且
つ、前記第１のマイクロストリップ線路を前記第２，第
３マイクロストリップ線路の間に配置し、第１端子を前
記第１マイクロストリップ線路の一端に接続し、第２端
子を前記第１マイクロストリップ線路の他端に接続し、
第３端子を前記第２マイクロストリップ線路の一端に接
続し、更に、第４端子を前記第２のマイクロストリップ
線路の他端側の前記第３マイクロストリップ線路の一端
に接続して成るマイクロストリップ結合器において、前
記半導体基板と前記絶縁体層との間に挟まれ、且つ、所
定の幅及び長さを有する第４マイクロストリップ線路及
び第５マイクロストリップ線路によって、前記第２マイ
クロストリップ線路の両端が前記第３マイクロストリッ
プ線路の両端に、接続されていることを特徴とする。
リップ結合器は、半導体基板上に形成された所定の厚さ
を有する絶縁体層上に、所定の幅及び長さを有する第
１、第２及び第３マイクロストリップ線路を平行に、且
つ、前記第１のマイクロストリップ線路を前記第２，第
３マイクロストリップ線路の間に配置し、第１端子を前
記第１マイクロストリップ線路の一端に接続し、第２端
子を前記第１マイクロストリップ線路の他端に接続し、
第３端子を前記第２マイクロストリップ線路の一端に接
続し、更に、第４端子を前記第２のマイクロストリップ
線路の他端側の前記第３マイクロストリップ線路の一端
に接続して成るマイクロストリップ結合器において、前
記半導体基板と前記絶縁体層との間に挟まれ、且つ、所
定の幅及び長さを有する第４マイクロストリップ線路及
び第５マイクロストリップ線路によって、前記第２マイ
クロストリップ線路の両端が前記第３マイクロストリッ
プ線路の両端に、接続されていることを特徴とする。
【０００８】
【作用】このような本発明のマイクロストリップ結合器
においては、二層配線構造を採用することによって、結
合器のそれぞれの結合用マイクロストリップ線路と非結
合マイクロストリップ線路とを半導体基板及び絶縁体層
の間に形成されている配線でもって、接続している。そ
のため、前記結合用マイクロストリップ線路と非結合マ
イクロストリップ線路とを同電位に保つことと同時に二
層配線構造の平行平板キャパシタンスも利用することに
よって、前記位相定数の差の影響を無すことができる。
においては、二層配線構造を採用することによって、結
合器のそれぞれの結合用マイクロストリップ線路と非結
合マイクロストリップ線路とを半導体基板及び絶縁体層
の間に形成されている配線でもって、接続している。そ
のため、前記結合用マイクロストリップ線路と非結合マ
イクロストリップ線路とを同電位に保つことと同時に二
層配線構造の平行平板キャパシタンスも利用することに
よって、前記位相定数の差の影響を無すことができる。
【０００９】
【実施例】次に本発明のマイクロストリップ結合器の半
導体チップ構造及びその製造方法の一実施例を平面図及
び断面図により説明する。図１及び図２（図１のＡ−
Ａ’の断面図）に示すように、先ず、半絶縁性ＧａＡｓ
基板１上に長さ６０μｍ、幅５μｍ及び厚さ０．５μｍ
の金膜からなるマイクロストリップ線路２２及び３３を
形成する。
導体チップ構造及びその製造方法の一実施例を平面図及
び断面図により説明する。図１及び図２（図１のＡ−
Ａ’の断面図）に示すように、先ず、半絶縁性ＧａＡｓ
基板１上に長さ６０μｍ、幅５μｍ及び厚さ０．５μｍ
の金膜からなるマイクロストリップ線路２２及び３３を
形成する。
【００１０】次に、基板全面に厚さ１μｍのＳｉＯ2 膜
２を形成した後、図３、図４及び図５（図４、図５は図
３Ａ−Ａ’の断面図）に示すように、前記マイクロスト
リップ線路２２及び３３の両端上のＳｉＯ2 膜を除去す
ることによって長さ１０μｍ、幅５μｍの開口領域４
４、４５、４６、４７を形成する。図４及び図５は開口
パターン４５及び４７に関するものである。尚、開口パ
ターン４４、４６はそれぞれ開口パターン４５と４７よ
り４０μｍ離れている。
２を形成した後、図３、図４及び図５（図４、図５は図
３Ａ−Ａ’の断面図）に示すように、前記マイクロスト
リップ線路２２及び３３の両端上のＳｉＯ2 膜を除去す
ることによって長さ１０μｍ、幅５μｍの開口領域４
４、４５、４６、４７を形成する。図４及び図５は開口
パターン４５及び４７に関するものである。尚、開口パ
ターン４４、４６はそれぞれ開口パターン４５と４７よ
り４０μｍ離れている。
【００１１】一方、開口パターン４４、４５はそれぞれ
開口パターン４６と４７より１．８ｍｍ程度離れてい
る。更に、図６及び図７（図６のＡ−Ａ’の断面図）に
示すように、前記開口領域４５及び４７を含むＳｉＯ2
膜２上に長さ２ｍｍ、幅１０μｍ及び厚さ０．５μｍの
マイクロストリップ線路９を形成する。同様に、前記開
口領域４４及び４６を含むＳｉＯ2 膜２上に長さ２ｍ
ｍ、幅１０μｍ及び０．５μｍのマイクロストリップ線
路７を形成する。最後に、前記ＳｉＯ2 膜上のマイクロ
ストリップ線路７及び９の間に長さ２ｍｍ、幅１０μｍ
及び０．５μｍのマイクロストリップ４を前記マイクロ
ストリップ７及び９と平行に形成する。図６からも分か
るように、マイクロストリップ線路７を形成する際に結
合信号出力端子６も同時に形成する。同様に、マイクロ
ストリップ線路９を形成する際に非結合端子８も同時に
形成する。更に、マイクロストリップ線路を４を形成す
る際に信号入力端子３及び信号出力端子５も同時に形成
する。
開口パターン４６と４７より１．８ｍｍ程度離れてい
る。更に、図６及び図７（図６のＡ−Ａ’の断面図）に
示すように、前記開口領域４５及び４７を含むＳｉＯ2
膜２上に長さ２ｍｍ、幅１０μｍ及び厚さ０．５μｍの
マイクロストリップ線路９を形成する。同様に、前記開
口領域４４及び４６を含むＳｉＯ2 膜２上に長さ２ｍ
ｍ、幅１０μｍ及び０．５μｍのマイクロストリップ線
路７を形成する。最後に、前記ＳｉＯ2 膜上のマイクロ
ストリップ線路７及び９の間に長さ２ｍｍ、幅１０μｍ
及び０．５μｍのマイクロストリップ４を前記マイクロ
ストリップ７及び９と平行に形成する。図６からも分か
るように、マイクロストリップ線路７を形成する際に結
合信号出力端子６も同時に形成する。同様に、マイクロ
ストリップ線路９を形成する際に非結合端子８も同時に
形成する。更に、マイクロストリップ線路を４を形成す
る際に信号入力端子３及び信号出力端子５も同時に形成
する。
【００１２】
【発明の効果】このような本発明のマイクロストリップ
結合器においては、二層配線構造を採用することによっ
て、結合用マイクロストリップ線路と非結合マイクロス
トリップ線路とを同電位に保ちながら、位相定数の差の
影響を無すことができるため、チップの切り出し工程、
外付けキャパシタ・ボンディング、ワイヤー・ボンディ
ング工程等を必要としない且つ量産化に適したマイクロ
ストリップ結合器が実現できるという大きな効果があ
る。
結合器においては、二層配線構造を採用することによっ
て、結合用マイクロストリップ線路と非結合マイクロス
トリップ線路とを同電位に保ちながら、位相定数の差の
影響を無すことができるため、チップの切り出し工程、
外付けキャパシタ・ボンディング、ワイヤー・ボンディ
ング工程等を必要としない且つ量産化に適したマイクロ
ストリップ結合器が実現できるという大きな効果があ
る。
【図１】本願発明のマイクロストリップ結合器の半導体
チップ構造及びその製造方法を説明するための図
チップ構造及びその製造方法を説明するための図
【図２】図１のＡ−Ａ’の断面図
【図３】本願発明のマイクロストリップ結合器の半導体
チップ構造及びその製造方法を説明するための図
チップ構造及びその製造方法を説明するための図
【図４】図３のＡ−Ａ’を説明するための断面図
【図５】図３のＡ−Ａ’を説明するための断面図
【図６】本願発明のマイクロストリップ結合器の半導体
チップ構造及びその製造方法を説明するための図
チップ構造及びその製造方法を説明するための図
【図７】図６のＡ−Ａ’の断面図
【図８】従来のマイクロストリップ結合器を示す図
１ 半導体基板 ２ ＳｉＯ2 膜 ３ 信号入力端子 ４、７、９、２２、３３ マイクロストリップ線路 ５ 信号出力端子 ６ 結合信号出力端子 ８ 非結合端子 １０ 外付けキャパシタ １１ ボンディング・ワイヤー ４４、４５、６６、４７ 開口領域
Claims (1)
- 【請求項１】 裏面に平面導体が設けられた半導体基板
上に形成された所定の厚さを有する絶縁体層上に、所定
の幅及び長さを有する第１、第２及び第３マイクロスト
リップ線路を平行に、且つ、前記第１のマイクロストリ
ップ線路を前記第２、第３マイクロストリップ線路の間
に配置し、第１端子を前記第１マイクロストリップ線路
の一端に接続し、第２端子を前記第１マイクロストリッ
プ線路の他端に接続し、第３端子を前記第２マイクロス
トリップ線路の一端に接続し、更に、第４端子を前記第
２のマイクロストリップ線路の他端側の前記第３マイク
ロストリップ線路の一端に接続してなるマイクロストリ
ップ結合器において、 前記半導体基板と前記絶縁層との間に挟まれ、且つ、所
定の幅及び長さを有する第４マイクロストリップ線路及
び第５マイクロストリップ線路によって、前記第２マイ
クロストリップ線路の両端が前記第３マイクロストリッ
プ線路の両端に、接続されていることを特徴とするマイ
クロストリップ結合器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33864191A JP3106632B2 (ja) | 1991-12-20 | 1991-12-20 | マイクロストリップ結合器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33864191A JP3106632B2 (ja) | 1991-12-20 | 1991-12-20 | マイクロストリップ結合器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259717A JPH05259717A (ja) | 1993-10-08 |
| JP3106632B2 true JP3106632B2 (ja) | 2000-11-06 |
Family
ID=18320089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33864191A Expired - Lifetime JP3106632B2 (ja) | 1991-12-20 | 1991-12-20 | マイクロストリップ結合器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106632B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834991A (en) * | 1994-04-18 | 1998-11-10 | Emc Technology, Inc. | Thick film lange coupler |
| JP2004289797A (ja) | 2002-12-06 | 2004-10-14 | Stmicroelectronics Sa | 方向性結合器 |
| FR2933540B1 (fr) | 2008-07-01 | 2011-12-02 | St Microelectronics Tours Sas | Coupleur directif integre |
| JP2015056793A (ja) * | 2013-09-12 | 2015-03-23 | 三菱電機株式会社 | 方向性結合器 |
-
1991
- 1991-12-20 JP JP33864191A patent/JP3106632B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259717A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502405B2 (ja) | 空中経路によって補償されたマイクロ波装置 | |
| JPH0812887B2 (ja) | 高速集積回路パツケ−ジ | |
| JPS58115901A (ja) | 抵抗要素を有するストリツプライン型パワ−デイバイダ・コンバイナ | |
| JP3219067B2 (ja) | 集積回路 | |
| US5097233A (en) | Coplanar 3dB quadrature coupler | |
| JP3106632B2 (ja) | マイクロストリップ結合器 | |
| JPS644361B2 (ja) | ||
| JP2000165117A (ja) | 多層方向性結合器 | |
| JPH0624223B2 (ja) | マイクロ波集積回路装置 | |
| JPH10107514A (ja) | 高周波回路基板 | |
| JPH06216613A (ja) | マイクロ波結合線路 | |
| KR960010010B1 (ko) | 레인지 커플러 | |
| JP3352626B2 (ja) | 高周波半導体装置 | |
| JPS644362B2 (ja) | ||
| JPH04261022A (ja) | 半導体集積回路 | |
| JPH07135407A (ja) | 高周波線路 | |
| JP3185834B2 (ja) | 高周波線路 | |
| JP3181149B2 (ja) | 高周波回路装置の製造方法 | |
| JP2781557B2 (ja) | マイクロ波集積回路用受動回路装置 | |
| JPH0373167B2 (ja) | ||
| US6670856B1 (en) | Tunable broadside coupled transmission lines for electromagnetic waves | |
| JPH09321505A (ja) | マイクロ波回路 | |
| JPH0434323B2 (ja) | ||
| JP2701580B2 (ja) | 半導体装置 | |
| JPH04237201A (ja) | ストリップ線路型フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 12 |