JPH10107514A - 高周波回路基板 - Google Patents

高周波回路基板

Info

Publication number
JPH10107514A
JPH10107514A JP8262699A JP26269996A JPH10107514A JP H10107514 A JPH10107514 A JP H10107514A JP 8262699 A JP8262699 A JP 8262699A JP 26269996 A JP26269996 A JP 26269996A JP H10107514 A JPH10107514 A JP H10107514A
Authority
JP
Japan
Prior art keywords
dielectric film
dielectric
circuit board
frequency circuit
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8262699A
Other languages
English (en)
Inventor
Yuuki Imai
祐記 今井
Satoshi Yamaguchi
山口  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8262699A priority Critical patent/JPH10107514A/ja
Publication of JPH10107514A publication Critical patent/JPH10107514A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】ミリ波帯でも損失が少ない高周波回路基板を提
供する。 【解決手段】厚い第1の誘電体膜11と、薄い第2の誘
電体膜12と、厚い第3の誘電体膜13とを、順に積層
にした基板であって、第2の誘電体膜の上面の一部には
信号線14となる配線が形成され、かつ第2の誘電体膜
の上面の上記信号線に接しない部分には接地面15とな
る配線が形成され、第1の誘電体膜と第3の誘電体膜
は、上記信号線のある個所に相当する部分が溝状に除去
され、この溝16の側面に沿って該誘電体膜中に複数の
スルーホール17が形成された構造の高周波回路基板。
厚い上下の誘電体膜によって薄い中間の誘電体膜が覆わ
れており、基板の強度が保持されるため、中間の誘電体
膜を極めて薄くできる。そのため製造が容易になると共
に伝送線路の実効的誘電率が下がり、高周波信号の損失
の低減が可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波半導体、I
Cチップなどの実装に使用する高周波回路基板に関する
ものである。
【0002】
【従来の技術】図5は従来例の断面図であり、従来から
一般的に使用されているコプレーナ型の高周波回路基板
の構成を示したものである。図5では、金属基板1上に
載置された誘電体基板2の上面に信号線3となる配線と
接地面4となる配線が形成され、下面には接地面5とな
る配線が形成されて、コプレーナ型伝送線路を構成して
いる。また、同電位を保持するために上面の接地面4と
下面の接地面5とはスルーホール6により接続されてい
る。このスルーホール6は誘電体基板2に開けた穴の内
壁面に金属膜が設けられた構造、または上記穴全体を金
属で埋めた構造を有し、誘電体基板2の上面と下面とを
電気的に接続する構造を有する。また、上記の誘電体基
板2としては通常アルミナ基板などのセラミック基板が
使用される。
【0003】このような高周波回路基板の信号線を伝搬
する信号の損失は周波数の増加と共に増え、40GHz
を超えるようなミリ波帯では実用上無視できない大きな
値となる。たとえば一般的な金配線(厚み2μm程度、
配線幅200μm程度)で、50GHzで約0.3dB
/mmの損失が実験的に得られている。高周波半導体、
ICチップなどを複数個実装した高周波回路基板では、
信号線の総延長が数mmになることが多く、ミリ波帯の
回路を組む場合では、信号線の損失によりフロントエン
ド回路では雑音指数が劣化したり、高速デジタル回路で
はクロック信号振幅が低下するなどの性能上の大きな問
題を生じる。
【0004】上記のごとき信号線のロスは、伝送線路の
実効的誘電率を下げることにより低減することが出来
る。この理由は誘電体損失が実効的誘電率と共に減少す
ること、および同一の特性インピーダンスを得るための
配線幅を広くすることが出来るので導体損失が減少する
ためである。伝送線路の実効的誘電率を下げるために
は、信号線と接地面の間の電界が出来るだけ低誘電率の
媒質を通過するようにすればよい。その方法としては、
例えば図6に示すように、薄い誘電体基板7を用い、下
面に金属ブロック8を設けることにより、誘電体基板の
厚みを薄くする方法が考えられる。
【0005】図7は、上記図6の構造において、誘電体
基板の厚みを変えた時の誘電体損失、導体損失、実効的
誘電率の変化を示した特性図である。図7から判るよう
に、誘電体基板の厚みを薄くすることによって実効的誘
電率が下がり、損失が減少する。しかし、誘電体基板と
して通常用いられるセラミック基板は、一般的に100
mm角程度のグリーンシートを焼成・研磨して製造する
ため、薄い基板では製造工程で割れるので製作可能な厚
みは0.3mm程度に制限されている。このため図7の
特性から判るように、図6のような構成としても損失の
点ではほとんど改善は見られなかった。以上のことから
従来の高周波回路基板ではミリ波帯の損失が大きく、高
周波半導体、ICチップなどを実装したミリ波帯回路モ
ジュールの実現を困難にしていた。
【0006】
【発明が解決しようとする課題】本発明の目的は、上記
のごとき従来の高周波回路基板の欠点を解決し、ミリ波
帯でも損失が少ない高周波回路基板を提供することにあ
る。
【0007】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項1においては、第1
の誘電体膜と、該第1の誘電体膜よりも薄い第2の誘電
体膜と、該第2の誘電体膜よりも厚い第3の誘電体膜と
を、上記第1の誘電体膜を下層として上記の順に積層に
した基板であって、上記第2の誘電体膜の上面の一部に
は信号線となる配線が形成され、かつ上記第2の誘電体
膜の上面の上記信号線に接しない部分には接地面となる
配線が形成され、上記第1の誘電体膜と第3の誘電体膜
は、上記信号線のある個所に相当する部分が溝状に除去
され、この溝の側面に沿って該誘電体膜中に複数のスル
ーホールが形成されるように構成している。上記のスル
ーホールは誘電体膜に開けた穴の内壁面に金属膜が設け
られた構造、または上記穴全体を金属で埋めた構造を有
し、誘電体膜の上面と下面とを電気的に接続する構造を
有するものである。
【0008】上記の構成は、例えば後記図1の実施の形
態に相当する。なお、上記の薄い第2の誘電体膜は、伝
送線路の実効的誘電率を下げるために出来るだけ薄いこ
とが望ましく、例えば材質がアルミナ等のセラミックの
場合には数μm〜100μm程度の材料を用いる。ま
た、第1および第3の誘電体膜は、製造時に必要とされ
る強度を保つ厚みが必要であり、例えば上記の材料の場
合には0.3mm〜2mm程度の厚みが望ましい。
【0009】また、請求項2は、請求項1に記載の高周
波回路基板において、第1の誘電体膜を除き、第2およ
び第3の誘電体膜によって高周波回路基板を形成したも
のである。なお、この構成は、例えば後記図3の実施の
形態に相当する。
【0010】また、請求項3は、請求項1に記載の高周
波回路基板において、第3の誘電体膜を除き、第1およ
び第2の誘電体膜によって高周波回路基板を形成したも
のである。なお、この構成は、例えば後記図4の実施の
形態に相当する。
【0011】また、請求項4は、第3の誘電体膜の上
に、少なくとも上記の溝をふさぐように金属板を設けた
ものである。なお、この構成は、例えば後記図1の実施
の形態に相当する。
【0012】以下、作用を説明する。本発明において
は、3層に積層した誘電体基板を使用しており、厚い上
下の誘電体膜によって薄い中間の誘電体膜における溝以
外の大部分が覆われているので、基板の強度が保持され
る。そのため、挟まれた中間の誘電体膜の厚みを従来に
比べて極めて薄くしても製造時に必要な強度は保持さ
れ、容易に製造することが可能になる。また、上記のよ
うに中間の誘電体膜の厚みを従来に比べて極めて薄くす
ることが出来、かつ信号線形成部分の上下の誘電体膜は
除去しているため、信号線と接地面によって形成された
伝送線路の実効的誘電率が下がり、高周波信号の損失の
低減が可能である。また中間の誘電体膜を保持している
上下の誘電体膜には溝の側面に沿って複数のスルーホー
ルが形成されているため、信号線間のアイソレーション
が改善されると共に、高周波で生じる溝の空間を伝搬す
る寄生の伝搬モードが抑圧され、この影響によって生じ
る信号の伝送特性の劣化を防ぐことができる。
【0013】また、請求項2または請求項3の構成にお
いては、第1または第3の誘電体膜を除いた場合でも、
残された第3または第1の誘電体膜の厚さを適宜設定す
ることにより、請求項1と同様の効果を得ることが出
来、かつ構成を簡略化することが出来る。
【0014】また、請求項4の構成においては、溝をふ
さぐように金属板を設けることにより、高周波で生じる
溝の空間を伝搬する寄生の伝搬モードが抑圧され、この
影響によって生じる信号の伝送特性の劣化を防ぐ効果を
さらに高めることが出来る。
【0015】
【発明の実施の形態】図1は、本発明の第1の実施の形
態を示す図であり、(a)は断面図、(b)は最上部の
金属板18を除去した状態の上面図を示す。
【0016】図1において、誘電体基板は、比較的厚い
第1の誘電体膜11と薄い第2の誘電体膜12と比較的
厚い第3の誘電体膜13とを積層した構造を有する。そ
して第2の誘電体膜12の上面の一部には信号線14と
なる配線が形成され、かつ上面の上記信号線14に接し
ない部分には接地面15となる配線が形成されている。
また、第1の誘電体膜11と第3の誘電体膜13は、上
記信号線14に相当する部分が溝状に除去されており、
かつその溝部16の側面に添ってスルーホール17が形
成されている。このスルーホール17は誘電体膜11、
13に開けた穴の内壁面に金属膜が設けられた構造、ま
たは上記穴全体を金属で埋めた構造を有し、誘電体膜1
1、13の上面と下面とを電気的に接続する構造を有す
るものである。上記の誘電体基板が金属基板1上に載置
され、かつ誘電体基板の上には金属板18が設けられて
いる。
【0017】なお、図1では、第2の誘電体膜12の上
面にのみ接地面15となる配線が設けられている場合を
示しているが、第2の誘電体膜12の下面すなわち信号
線14の形成面の反対側にも接地面となる配線を設けて
もよい。この場合には第2の誘電体膜12の下面で信号
線14の直下の部分を除いた部分に接地面となる配線を
設ける。
【0018】次に、作用を説明する。図1の構造におい
て、例えば誘電体膜の材料として比誘電率8から10程
度のものを使用した場合、第1、第2、第3の誘電体膜
の厚みを各々0.5mm、30μm、0.5mm程度とす
ると、特性インピーダンス50Ωとなる代表的寸法は信
号線14の幅0.5mm、信号線14と接地面15との
間隔0.06mm程度となる。そして溝部16は、基本
的には信号線14の上面と下面に第1と第3の誘電体膜
が存在しないように形成すれば良いので、この場合には
溝部16の幅を最小で0.62mm、余裕をみても1m
m以下とすることが出来る。
【0019】上記のように溝幅を極めて狭くできるの
で、上記の構造を100mm角程度の大きなセラミック
基板から製造する場合には、薄い第2の誘電体膜12の
大部分が比較的厚い第1、第3の誘電体膜で覆われ、第
2の誘電体膜12のみの薄い部分は面積的にきわめて小
さくなる。そのため、製造工程で破損することなく容易
に製造することが出来る。
【0020】また、信号線14の上面および下面の誘電
体膜は除去されているので、実効的誘電率に影響するの
は第2の誘電体膜12のみとなる。したがって第2の誘
電体膜12の厚みを薄くすることにより、実効的誘電率
を下げることができ、前記図7の特性に示したように信
号線の低損失化が可能である。例えば第2の誘電体膜1
2として30μmの厚みのものを使用した場合、線路の
誘電損失は従来の1/2以下、導体損失は2割程度低減
可能である。
【0021】また、第1および第3の誘電体膜には、溝
部16の側面に沿ってはスルーホール17が形成されて
いるため、信号線14はこのスルーホール17によって
囲まれた構造となる。これにより信号線14と外部との
電気的アイソレーションが確保され、とくに隣接して信
号線がある場合でも信号間のアイソレーションを充分確
保できる利点を有する。
【0022】また、この構造により高周波で生じる溝の
空間を伝搬する寄生の伝搬モードが抑圧され、この影響
によって生じる信号の伝送特性の劣化を防ぐことができ
る。この効果は、図1に示すように、溝部16をふさぐ
ように金属板18を取り付けた場合に特に良好なものと
なる。
【0023】なお、上記の薄い第2の誘電体膜は、伝送
線路の実効的誘電率を下げるために出来るだけ薄いこと
が望ましく、例えば材質がアルミナ等のセラミックの場
合には数μm〜100μm程度の材料を用いる。また、
第1および第3の誘電体膜は、製造時に必要とされる強
度を保つ厚みが必要であり、例えば上記の材料の場合に
は0.3mm〜2mm程度の厚みが望ましい。
【0024】図2は、電磁界解析によって計測した本発
明の構造における信号の伝送特性を示す特性図であり、
線路の反射係数(デシベル表示)の周波数依存性を示し
ている。反射係数が小さいほど線路の伝送特性は良好と
考えられる。本発明の基板の線路では溝部の空間を伝搬
する寄生の伝搬モードが抑圧されるため、110GHz
程度まで反射係数が−20dB以下と小さくなってお
り、良好な性能が得られていることがわかる。
【0025】なお、図1の構造において、第2の誘電体
膜12の下面で信号線14の直下の部分を除いた部分に
接地面となる配線を形成したり、接地面15の部分にス
ルーホールを形成しても上記の効果は損なわれることは
ない。
【0026】また、図1の構造の基板を製造する場合に
は、例えば焼成前のセラミック材料で形成した第1と第
3の誘電体基板にスルーホールと溝部を設け、また第2
の誘電体基板には信号線と接地面の配線を形成した後、
それらの基板を積層してから焼成・研磨することによっ
て製造することが出来る。また、焼成した後にスルーホ
ールや溝部を設けることもできる。
【0027】次に、図3は、本発明の第2の実施の形態
の高周波回路基板の構成を示す断面図である。図3の構
造は、前記図1の構造から第1の誘電体膜11を除去し
たものである。このような構造でも溝部16の幅が極め
て小さいので、薄い第2の誘電体膜12の大部分が比較
的厚い第3の誘電体膜13で覆われ、第2の誘電体膜1
2のみの薄い部分は面積的にきわめて小さくなる。した
がって第3の誘電体膜13の厚みを適宜設定(例えば図
1の第1と第3の誘電体膜を合わせた厚さに設定)する
ことにより、製造工程で破損することなく容易に製造す
ることが出来る。
【0028】次に、図4は、本発明の第3の実施の形態
の高周波回路基板の構成を示す断面図である。図4の構
造は、前記図1の構造から第3の誘電体膜13を除去し
たものである。このような構造でも溝部16の幅が極め
て小さいので、薄い第2の誘電体膜12の大部分が比較
的厚い第1の誘電体膜11で覆われ、第2の誘電体膜1
2のみの薄い部分は面積的にきわめて小さくなる。した
がって第1の誘電体膜11の厚みを適宜設定(例えば図
1の第1と第3の誘電体膜を合わせた厚さに設定)する
ことにより、製造工程で破損することなく容易に製造す
ることが出来る。
【0029】
【発明の効果】以上のように、本発明によれば、ミリ波
帯まで損失が少なく高アイソレーションで寄生の伝搬モ
ードが抑圧された伝送線路を有する高周波回路基板が実
現できるため、通信用伝送装置、各種計測装置の高性能
化が可能である、という効果が得られる。
【0030】また、請求項2または請求項3の構成にお
いては、上記の効果に加えて構成が簡略化される、とい
う効果が得られる。また、請求項4の構成においては、
上記の効果に加えて、溝の空間を伝搬する寄生の伝搬モ
ードが抑圧され、この影響によって生じる信号の伝送特
性の劣化を防ぐ効果をさらに高めることが出来る、とい
う効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す図であり、
(a)は断面図、(b)は最上部の金属板18を除去し
た状態の上面図。
【図2】本発明の構造における信号の伝送特性を示す特
性図。
【図3】本発明の第2の実施の形態の高周波回路基板の
構成を示す断面図。
【図4】本発明の第3の実施の形態の高周波回路基板の
構成を示す断面図。
【図5】従来例の断面図。
【図6】従来例において線路損失を低減する構造を示す
断面図。
【図7】図6の構造において、誘電体基板の厚みと誘電
体損失、導体損失、実効的誘電率との関係を示す特性
図。
【符号の説明】
1…金属基板 2…誘電体基板 3…信号線 4…接地面 5…接地面 6…スルーホール 7…誘電体基板 8…金属ブロック 11…第1の誘電体膜 12…第2の誘電
体膜 13…第3の誘電体膜 14…信号線 15…接地面 16…溝部 17…スルーホール 18…金属板

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】第1の誘電体膜と、該第1の誘電体膜より
    も薄い第2の誘電体膜と、該第2の誘電体膜よりも厚い
    第3の誘電体膜とを、上記第1の誘電体膜を下層として
    上記の順に積層にした基板であって、 上記第2の誘電体膜の上面の一部には信号線となる配線
    が形成され、かつ上記第2の誘電体膜の上面の上記信号
    線に接しない部分には接地面となる配線が形成され、 上記第1の誘電体膜と第3の誘電体膜は、上記信号線の
    ある個所に相当する部分が溝状に除去され、この溝の側
    面に沿って該誘電体膜中に複数のスルーホールが形成さ
    れている、 ことを特徴とする高周波回路基板。
  2. 【請求項2】上記第1の誘電体膜を除き、上記第2およ
    び第3の誘電体膜によって形成したことを特徴とする請
    求項1に記載の高周波回路基板。
  3. 【請求項3】上記第3の誘電体膜を除き、上記第1およ
    び第2の誘電体膜によって形成したことを特徴とする請
    求項1に記載の高周波回路基板。
  4. 【請求項4】上記第3の誘電体膜の上に、少なくとも上
    記の溝をふさぐように金属板を設けたことを特徴とする
    請求項1または請求項2に記載の高周波回路基板。
JP8262699A 1996-10-03 1996-10-03 高周波回路基板 Pending JPH10107514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8262699A JPH10107514A (ja) 1996-10-03 1996-10-03 高周波回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8262699A JPH10107514A (ja) 1996-10-03 1996-10-03 高周波回路基板

Publications (1)

Publication Number Publication Date
JPH10107514A true JPH10107514A (ja) 1998-04-24

Family

ID=17379374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8262699A Pending JPH10107514A (ja) 1996-10-03 1996-10-03 高周波回路基板

Country Status (1)

Country Link
JP (1) JPH10107514A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674347B1 (en) 1999-03-23 2004-01-06 Nec Corporation Multi-layer substrate suppressing an unwanted transmission mode
JP2004201135A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 高周波用配線基板およびその製造方法
WO2008155340A1 (de) * 2007-06-19 2008-12-24 Technische Universität Ilmenau Impedanzkontrolliertes koplanares wellenleitersystem zur dreidimensionalen verteilung von signalen hoher bandbreite
WO2014174882A1 (ja) * 2013-04-25 2014-10-30 日本メクトロン株式会社 プリント配線板およびプリント配線板製造方法
KR20180080613A (ko) * 2017-01-04 2018-07-12 주식회사 기가레인 연성회로기판
CN108693665A (zh) * 2017-03-31 2018-10-23 住友大阪水泥股份有限公司 光器件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674347B1 (en) 1999-03-23 2004-01-06 Nec Corporation Multi-layer substrate suppressing an unwanted transmission mode
JP2004201135A (ja) * 2002-12-19 2004-07-15 Kyocera Corp 高周波用配線基板およびその製造方法
WO2008155340A1 (de) * 2007-06-19 2008-12-24 Technische Universität Ilmenau Impedanzkontrolliertes koplanares wellenleitersystem zur dreidimensionalen verteilung von signalen hoher bandbreite
WO2014174882A1 (ja) * 2013-04-25 2014-10-30 日本メクトロン株式会社 プリント配線板およびプリント配線板製造方法
JP2014216449A (ja) * 2013-04-25 2014-11-17 日本メクトロン株式会社 プリント配線板およびプリント配線板製造方法
CN105359629A (zh) * 2013-04-25 2016-02-24 日本梅克特隆株式会社 印刷布线板和印刷布线板制造方法
CN105359629B (zh) * 2013-04-25 2018-04-03 日本梅克特隆株式会社 印刷布线板和印刷布线板制造方法
US10779394B2 (en) 2013-04-25 2020-09-15 Nippon Mektron, Ltd. Method of manufacturing printed circuit board
KR20180080613A (ko) * 2017-01-04 2018-07-12 주식회사 기가레인 연성회로기판
CN108693665A (zh) * 2017-03-31 2018-10-23 住友大阪水泥股份有限公司 光器件
JP2018173543A (ja) * 2017-03-31 2018-11-08 住友大阪セメント株式会社 光デバイス
CN108693665B (zh) * 2017-03-31 2023-01-03 住友大阪水泥股份有限公司 光器件

Similar Documents

Publication Publication Date Title
JP3241019B2 (ja) コプレーナ線路
US6674347B1 (en) Multi-layer substrate suppressing an unwanted transmission mode
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
JPH0321089B2 (ja)
JPH1154921A (ja) 多層配線基板
JPS6228603B2 (ja)
JP2005500773A (ja) 表面実装用途向けミリ波フィルタ
JP3686736B2 (ja) 誘電体導波管線路および配線基板
JP3517143B2 (ja) 誘電体導波管線路と高周波用線路導体との接続構造
JP3786545B2 (ja) 配線基板とその接続構造
JPH10107514A (ja) 高周波回路基板
JPH10135714A (ja) 積層型導波管線路の結合構造
JP3347607B2 (ja) 積層型導波管線路
JP2002252505A (ja) 高周波用配線基板
JPH1197854A (ja) 高周波用多層配線基板およびその製造方法
JP2002124592A (ja) 高周波装置
JP4042338B2 (ja) フリップチップ実装用基板
US11430587B2 (en) High frequency spiral termination
JP3810566B2 (ja) 高周波用パッケージ
JP3409767B2 (ja) 高周波回路基板
JP2003133471A (ja) 高周波信号用の配線基板
JP4172791B2 (ja) 伝送線路及び高周波モジュール
JP2002359443A (ja) 高周波パッケ−ジと配線基板との接続構造
JPH10126032A (ja) 表面実装部品の実装構造及び実装方法
JP2001298306A (ja) 高周波伝送線路基板、及び高周波パッケージ

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040210

A621 Written request for application examination

Effective date: 20060303

Free format text: JAPANESE INTERMEDIATE CODE: A621

A521 Written amendment

Effective date: 20060331

Free format text: JAPANESE INTERMEDIATE CODE: A523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A521 Written amendment

Effective date: 20080825

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20100105

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100306

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20100426

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130430

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250