JP2005500773A - 表面実装用途向けミリ波フィルタ - Google Patents

Abstract

表面実装用途向けミリ波フィルタは、反対側の面を有する誘電体基板を含む。誘電体基板の一方の面上に、接地平面層を形成する。接地平面層上に、少なくとも１つの低温同時焼成セラミック層を配置し、フィルタ外面を画定する。複数の結合線路ミリ波長共振器を、ストリップラインまたはマイクロストリップとして形成し、フィルタ外面上に配置する。これらの共振器を、ヘアピン共振器を含む、平行結合線路フィルタとすることができる。少なくとも１つの低温同時焼成セラミック層とは反対側の誘電体基板の面上に、無線周波終端接点を配置する。導電性ビアが、少なくとも１つの低温同時焼成セラミック層、接地平面、および誘電体基板を貫通し、無線周波終端接点および結合線路共振器を相互接続する。

Description

【技術分野】
【０００１】
本発明は、ミリ波フィルタに関し、より詳細には、本発明は、平行結合線路フィルタなどのミリ波フィルタに関する。
【背景技術】
【０００２】
高性能ミリ波（ＭＭＷ）フィルタは一般に、薄膜技術を用い、当業者に周知の技法によって、設計され、製作されてきた。薄膜技術を用いるどの製造技法も、様々なミリ波周波数で所望のフィルタ応答を実現するために、設計上厳しい公差を必要とする。これらの公差には、材料厚、表面粗さ、誘電率、メタライゼーション厚さ、および伝送線路の幅および線間距離と関係する、必要かつクリティカルな寸法が含まれる。
【０００３】
これら従来技術の薄膜フィルタ設計では、フィルタ長とフィルタ幅は通常、帯域に応じて変化したが、これは波長が変わるためであった。フィルタ長のどのような変化も、複数の帯域にわたって共通な無線周波数モジュールレイアウトを設計するのを困難にした。これらの高周波薄膜技術フィルタは高価なので、通常は単独で製作され、その後、裸半導体ダイとして支持板に、あるいはエポキシまたははんだを用いてハウジングに直接取り付けられた。
【０００４】
ミリ波業界が、高密度（ｈｉｇｈ ｖｏｌｕｍｅ）表面実装製造技術の実施にますます近づくにつれて、高周波での使用が可能な低コストの表面実装フィルタが必要とされるようになった。低コスト、高性能のミリ波フィルタを、関連する製造公差がより緩い（ｌｏｗｅｒ）、単層または多層厚膜低温同時焼成セラミック（ＬＴＣＣ）技術を用いて製造できれば有利であろう。この技術を用いるミリ波フィルタはどれも、狭いスペース内で「Ｑ」が高いフィルタを実現しなければならない。可能な手法には、マイクロストリップおよびストリップラインインタフェース法がある。これらの低温同時焼成セラミック材料を用いて製造されるフィルタはどれも、薄膜技術に関連する従来のクリティカルな公差に対して鈍感にし、厚膜技術に関連するより広い公差によって引き起こされる帯域幅および反射減衰量劣下を補償すべきである。その利点として、薄膜フィルタのコストの何分の１かでフィルタが製造されるようになる。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明は有利には、低温同時焼成セラミック厚膜技術を用いた、高性能ミリ波フィルタを提供する。このフィルタは、多層低温同時焼成セラミックフィルム内に共振器を垂直方向に積層することによって、狭いスペース内で「Ｑ」が高いフィルタを実現する。これらの共振器は、ヘアピンフィルタを含む、平行結合線路フィルタを形成することができる。マイクロストリップおよびストリップラインインタフェース接続を用いて、低温同時焼成セラミック層内にフィルタを積層することで、その構造を標準的な表面実装パッケージ向けに使用できるようになる。フィルタは、薄膜技術に関連する従来のクリティカルな公差に対して鈍感にされ、厚膜技術に関連するより広い公差によって引き起こされる帯域幅および反射減衰量の低下を補償する。こうしたタイプのフィルタは、高性能用に、薄膜フィルタのコストの何分の１かで製造することができる。さらに、ヘアピンフィルタを含むこうしたフィルタは、周波数毎に様々だったフィルタサイズの違いをなくすことができ、フィルタサイズを５０％縮小することができる。
【０００６】
本発明の一態様によれば、表面実装用途向けミリ波フィルタは、反対側の面を有する誘電体基板を含む。誘電体基板の一方の面上に、接地平面層を形成する。接地平面層上に、少なくとも１つの低温同時焼成セラミック層を配置し、フィルタ外面を画定する。ヘアピン共振器を含む平行結合共振器など、複数の結合線路ミリ波長共振器を、ストリップラインまたはマイクロストリップとして形成し、フィルタ外面上に配置する。
【０００７】
少なくとも１つの低温同時焼成セラミック層とは反対側の誘電体基板の面上に、無線周波終端接点を配置する。導電性ビア(via)が、少なくとも１つの低温同時焼成セラミック層、接地平面、および誘電体基板を貫通し、各ビアが、無線周波終端接点と少なくとも１つの結合線路共振器を相互接続する。
【０００８】
本発明のまた別の態様によれば、接地平面およびセラミック層とは反対側の誘電体基板の面上に、下側接地平面層を無線周波終端接点から離して配置する。複数の分離ビアが、低温同時焼成セラミック層および誘電体基板を貫通し、下側接地平面層と係合する。
【０００９】
本発明のさらに別の態様によれば、複数の低温同時焼成セラミック層とその間に挿入された接地平面層が、多層低温同時焼成セラミック基板を形成する。フィルタ外面と誘電体基板の間の各セラミック層上に、複数のミリ波長ストリップライン共振器を形成し、その各々を間に挿入された接地平面層によって分離する。非限定的な一例では、これらの共振器をヘアピン共振器とする。導電性ビアが、各セラミック層上に形成した共振器とフィルタ外面を相互接続する。共振器は、２極ヘアピンフィルタを形成することができ、長さを約４分の１波長とすることができる。フィルタ外面上方に、誘電体カバーを配置し、所定の遮断周波数が生じるように、ヘアピン共振器から金属化内側面が離隔されている。この誘電体カバーは、上側フィルタ面上に形成した共振器から約０．３８１から約０．６３５ミリ（約１５から約２５ミル）離して配置される。フィルタ外面上に形成する共振器は、マイクロストリップとして形成することができる。
【００１０】
本発明の別の態様によれば、厚さ約０．２５４から約０．８８９ミリ（約１０から約３５ミル）の、酸化アルミニウムなどのセラミック材料から、誘電体基板を形成する。
本発明のその他の目的、特徴、および利点は、以下の本発明の詳細な説明を、添付の図面と照らし合せ考察することにより明らかとなるであろう。
【発明を実施するための最良の形態】
【００１１】
以降、本発明を、本発明の好ましい実施形態を示す添付の図面を参照しながら、より詳しく説明する。しかし、本発明は、多くの異なる形態で実施することができ、本明細書に記載の実施形態に限定されると解釈すべきではない。むしろ、本明細書に記載の実施形態は、本開示を十分かつ完全なものとし、当業者に本発明の範囲を十分に伝えることを目的として提供される。本明細書では、同一の番号によって同一の要素を参照する。
【００１２】
本発明は、有利なものであり、ミリ波周波数で所望のフィルタ応答を実現するのに設計上厳しい公差を必要とする薄膜技術を用いて製作した、これまでの高周波ミリ波フィルタに対する改良を提供する。本発明は、より緩い公差を許す従来の厚膜低温同時焼成セラミック技術を用いて設計され、製造される、ヘアピンフィルタを始めとする所望の平行結合線路フィルタを含む、低コスト、高性能ミリ波フィルタの生産を可能にする。これは、材料厚、表面粗さ、誘電率、メタライゼーション厚さ、および伝送線路の幅および線間距離に関する公差といった公差が狭くかつ厳しい、従来の薄膜技術に比べて有利である。本発明は、低温同時焼成セラミック技術を用いた、ヘアピンおよび類似の平行結合線路フィルタの生産を可能にする。本発明は、従来技術である薄膜技術に関連する従来のクリティカルな公差に対して鈍感になり、また組立ておよび試験が簡略化されるように、小型表面実装パッケージ内に容易にパッケージすることができる。
【００１３】
本発明は、標準的な低温同時焼成セラミック厚膜技術を用いて、高性能ミリ波フィルタを実現し、また多層低温同時焼成セラミックフィルム内に共振器を垂直方向に積層することによって、狭いスペース内で「Ｑ」が高いフィルタを実現する。マイクロストリップおよびストリップラインインタフェース回路、および関連製造方法が有利であり、標準的な表面実装パッケージ用として、低温同時焼成セラミック層内にフィルタを積層するのに使用される。ミリ波フィルタを設計、製造し、従来に対して鈍感にすることができる。より一般的な薄膜技術に関連するこうしたクリティカルな公差。帯域幅および反射減衰量の低下を補償することができる。こうした高性能低温同時焼成セラミックフィルタは、薄膜フィルタのコストの何分の１かで得ることができる。ヘアピンフィルタなど（ただし、これに限定されるものではない）、どのようなフィルタ設計でも、周波数毎に様々だったフィルタサイズの違いをなくすことができ、フィルタサイズを５０％縮小することができる。
【００１４】
図１Ａおよび図１Ｂには、それぞれ２８ＧＨｚおよび３８ＧＨｚのバンドパスフィルタ１０、１２の例が示されており、これらは、それぞれ対応する周波数で動作する従来の薄膜３極バンドパス平行結合線路フィルタとして製造されている。フィルタ長の違いは、無線周波波長の変化に比例する。当業者に周知なように、広い帯域幅を実現するに、こうしたタイプの薄膜フィルタは、大きなキャパシタンス値を必要とし、図１Ａおよび図１Ｂ中に寸法「Ｙ」で示す共振器間の間隙を、約０．０２５４ミリ（約０．００１インチ）程度のきわめて狭いものとする必要がある。こうしたフィルタは、薄膜材料および処理に関連するコストが高いため、製造コストが高い。図１Ｂ中「Ｘ」と記された寸法は、この薄膜フィルタの例で説明したように、０．０２５４ミリ（０．００１インチ（１ミル））の間隔を示す。
【００１５】
図２Ａおよび図２Ｂには、本発明の非限定的な例として、従来技術の寸法「Ｘ」と比べて典型的な共振器間隔の寸法「Ｙ」をもつ、それぞれ２８ＧＨｚおよび３８ＧＨｚのバンドパスフィルタである３極ヘアピンフィルタ１４、１６が示されており、また厚膜低温同時焼成セラミック材料から製造される本発明のフィルタ設計上の差異も示されている。ここでは、ヘアピンフィルタを示し、説明するが、低温同時焼成セラミック材料を垂直方向に積層するほとんどの平行結合線路フィルタに、本発明を適用することができる。図示するように、間隔「Ｙ」は、図１Ａおよび図１Ｂに示すこれまでの薄膜バンドパスフィルタにおける寸法「Ｘ」ほど狭くない。図２Ａおよび図２Ｂに示す低温同時焼成セラミックバンドパスフィルタにおける間隔は、薄膜技術では０．０２５４ミリ（０．００１インチ（１ミル））であるのに比べて、約０．０７６２ミリ（約０．００３インチ（３ミル））である。共振器間の間隔をより広くできる（０．０７６２ミリ（３ミル）対０．０２５４ミリ（１ミル））ことは有利である。薄膜技術では、０．０２５４ミリ（１ミル）の公差を達成するために、コストの高いメタルエッチングを使用するが、本発明では、よりコストの低い共振器のスクリーン印刷を使用できるようになるからである。いくつかのプロセスでは、スクリーン印刷能力のおおよその限界は、０．０７６２ミリ（約３ミル）間隔である。
【００１６】
広く利用されている平行結合線路バンドパスフィルタ（ＢＰＦ）と類似したヘアピンバンドパスフィルタは、容量結合共振器を使用する。当業者に周知なように、２種類のヘアピンフィルタが使用される。すなわち、（１）主に狭帯域用途で使用される、結合線路入力フィルタ、および（２）主に広帯域用途で使用される、タップ入力ヘアピンフィルタである。ヘアピンフィルタは、当業者に周知なように、それ自体の上に折り返された平行結合線路フィルタと見なすことができる。平行結合線路を折った場合、ヘアピンの曲がりを形成する線路間の結合が追加されるため、結果として、同次数のフィルタについてより多数の結合線路ができる。
【００１７】
厚膜低温同時焼成セラミック材料を使ったこうしたフィルタを設計する際に、確かめ、明らかにしなければならない主要なパラメータには、素子すなわち共振器の数、必要な帯域外除去、基板誘電体、材料高さ、メタライゼーション厚さ、損失正接、およびメタルロス係数などがある。設計を導き出す際の一ステップとして、低域プロトタイプ値を偶モードおよび奇モードインピーダンスに変換し、次に、対応するインピーダンスを、マイクロストリップの線路幅および線路間隙の物理的寸法に変換するという方法がとられる。
【００１８】
低温同時焼成セラミック材料を用いて設計され、製造される、ヘアピンフィルタなどのフィルタはどれも、旧来の手法で製造される平行結合線路フィルタのほぼ半分のサイズに製造することができる。２．５４ミリ（１００ミル）×２．５４ミリ（１００ミル）より狭い面積内に、３極フィルタを製作することができる。フィルタはどれも、すべての周波数帯に対して長さが同一であり、薄膜技術を用いて設計され、製造されるフィルタほど厳しい公差をもたない。厚膜技術処理に関連するより広い公差が引き起こすと予想される性能低下は、フィルタの内部インピーダンスの増加、および共振器の線路幅および線路間隙の変更によって補償される。
【００１９】
設計周波数で、フィルタの結合線路部分は、この非限定的なヘアピンフィルタの一例に示すように、４分の１波長となる。このタイプのフィルタは、通常のフィルタよりも合成により多くの時間がかかり、一般に、高度な無線周波数設計ソフトウェアを必要とする。先に指摘したように、ミリ波周波数で優れた性能を示すこうしたフィルタを、厚膜低温同時焼成セラミック材料上に設計し、製作することができる。
【００２０】
図３には、３％の帯域幅をもつ２８ＧＨｚフィルタのフィルタ応答が示されており、２８ＧＨｚで動作する低温同時焼成セラミックバンドパスフィルタの、デシベルで表した挿入損失とデシベルで表した反射減衰量が、縦軸にとられている。スターテング周波数は２２ＧＨｚ、ストピング周波数は３２ＧＨｚであり、低温同時焼成セラミック３極フィルタ応答が示されている。
【００２１】
次に図４〜図６を参照すると、厚膜低温同時焼成セラミック材料を用いた表面実装パッケージ構造で使用されるヘアピンフィルタを作成することにより、本発明の方法で生産される基本的なヘアピンフィルタ構造が示されている。もちろん、本発明は、ヘアピンフィルタに限定されるものではなく、その他の平行結合線路フィルタにも適用することができる。例示された非限定的なヘアピンフィルタの例を参照しながら、説明を進める。図４には、図２Ａおよび図２Ｂに示したような、例示的なヘアピンフィルタが示されており、別々のヘアピン共振器２２を有する、２極フィルタ２０として形成されている。フィルタは、この実施形態では、アルミナ製支持板２４を用いて作成される。支持板は、非限定的な一例では、厚さ約０．０６３５ミリ（約２５ミル）であり、反対側の面を有する誘電体基板として働く。誘電体基板２４の面上に、接地平面層２６を形成する。接地平面層２６上に、低温同時焼成セラミック層２８を配置し、フィルタ外面３０を画定する。本発明の例示的な実施形態では、この低温同時焼成セラミック層２８を、低温同時焼成セラミックテープ２８の層から形成する。このテープを、グリーンテープとして形成される低温転写テープ（ＬＴＴＴ）とすることもできる。このテープは、厚さ約０．１２７から約０．１７７８ミリ（約５から約７ミル）に形成され、接地平面層が、誘電体基板とグリーンテープ層を分離する。
【００２２】
複数の結合線路ミリ波長共振器２２を、ストリップラインまたはマイクロストリップとして形成し、フィルタ外面３０上に配置する。グリーンテープから形成する低温同時焼成セラミック層２８とは反対側の誘電体基板の面上に、無線周波終端接点３２を配置する。図示するように、導電性ビア３４が、低温同時焼成セラミック層２８、接地平面層２６、および誘電体基板、すなわち支持板２４を貫通し、各ビアは、無線周波終端接点３２と、フィルタ外面３０上に形成され端に位置する結合線路共振器２２ａとを相互接続する。
【００２３】
本発明の一態様では、誘電体基板を、厚さ約０．２５４から約０．８８９ミリ（約１０から約３５ミル）（好ましくは、一態様では、厚さ約０．６３５ミリ（２５ミル））に、酸化アルミニウムとしても知られる、周知の誘電体セラミック材料であるアルミナから形成する。当業者が提案するその他の誘電体材料を使用することもできる。
【００２４】
図６に示すように、上側に位置する接地平面層２６およびグリーンテープ層２８とは反対側の誘電体基板２４の面上に、平行に形成した２本の線路が示すように無線周波終端接点から離して、下側接地平面層３５を配置する。複数の分離ビア３６が、低温同時焼成セラミック（グリーンテープ）層２８および誘電体基板２４を貫通し、下側接地平面層３５を形成する平行ストリップと実質的に係合する。図４に示すように、分離ビア３６は、形成したヘアピンフィルタを分離（ｉｓｏｌａｔｅ）する。フィルタ外面３０の上方に、誘電体カバー３８を配置することができる。このカバー３８の内側面４０に金層または類似の材料で形成する金属被覆を施し、所定の遮断周波数が生じるように、被覆面とヘアピン共振器２２との間隔をあける。このカバー３８はまた、形成したフィルタを外部干渉から保護する。マイクロストリップとカバー上部との間の距離は、約０．５０８ミリ（約２０ミル）であるが、当業者が必要とするものに応じて変えることができる。フィルタをストリップラインのみから作成する場合、カバー３８は通常必要ない。
【００２５】
図７〜図９には、低温同時焼成セラミック層として複数のグリーンテープ層５０を形成し、第１の接地平面上に配置する、本発明の別の実施形態が示されている。グリーンテープ層５０の間に、介在接地平面層５２を配置する。この複数のグリーンテープとして形成した低温同時焼成セラミック層５０とその間に挿入された接地平面層５２が、多層低温同時焼成セラミック基板を形成する。フィルタ外面３０と誘電体基板（支持板）２４の間の各セラミック層５０上に、複数のミリ波長ストリップラインヘアピン共振器５４を形成し、その各々を間に挿入された接地平面層５２によって分離する。図示するように、導電性ビア５７が、各セラミック層上に形成したヘアピン共振器５６とフィルタ外面を相互接続する。この構成は、多層６極フィルタ５８を示しており、図示するように、３つの異なる層中の３つの２極フィルタを縦続させて作成される。３つのフィルタのうち１つはマイクロストリップフィルタ６２、２つはストリップラインフィルタ６４である。
【００２６】
これらのフィルタは、呼び寸法を約３．８１ミリ×約２．５４ミリ（約１５０ミル×約１００ミル）とすることができ、大きな１５２．４ミリ（６インチ）の単層または多層ウエハ上に作成し、適切なレーザを用いてサイズに裁断することができる。内側面に金属被覆を施したアルミナ製カバー３８を、導電性銀エポキシを用いてフィルタに取り付けることができる。上部フィルタ共振器をストリップラインのみから作成する場合、カバーは必要ない。
【００２７】
本発明が有利であり、従来技術よりも有利な表面実装ミリ波厚膜低温同時焼成セラミックフィルタを提供することは明らかである。単層または多層のグリーンテープまたは類似の誘電体セラミック層と、適切な接地平面層とによって、このフィルタを形成することができる。
【００２８】
上記の説明および関連する図面の中で提示された教示を参考にして、本発明の様々な変更形態および他の実施形態が、当業者には思い浮かぶであろう。したがって、本発明は、開示された具体的な実施形態に限定されるものではなく、本発明の諸変更形態および諸実施形態も、添付の特許請求の範囲（ｄｅｐｅｎｄｅｎｔ ｃｌａｉｍ）に含まれるものであることを理解されたい。
【図面の簡単な説明】
【００２９】
【図１】図１Ａは、２４ＧＨｚで動作する一般的な薄膜３極バンドパス平行結合線路フィルタを示し、また無線周波波長の変化に比例するフィルタ長の違いを示す図である。
図１Ｂは、３８ＧＨｚで動作する一般的な薄膜３極バンドパス平行結合線路フィルタを示し、また無線周波波長の変化に比例するフィルタ長の違いを示す図である。
【図２】図２Ａは、低温同時焼成セラミック（ＬＴＣＣ）技術に関連する間隔の一例として、厚膜ＬＴＣＣ材料から作成した３極フィルタを示す図である。
図２Ｂは、低温同時焼成セラミック（ＬＴＣＣ）技術に関連する間隔の一例として、厚膜ＬＴＣＣ材料から作成した３極フィルタを示す図である。
【図３】本発明の例示的な低温同時焼成セラミック３極フィルタ応答に関するフィルタ応答を示すグラフである。
【図４】表面実装パッケージ構造で使用可能な、本発明のＬＴＣＣフィルタの部分平面図である。
【図５】例示的なアルミナ支持板、低温同時焼成セラミックテープ層、および接地層によって形成された、図４に示すフィルタの部分断面図である。
【図６】図４に示すフィルタの部分底面図である。
【図７】異なるＬＴＣＣ層中の２極フィルタを３つ縦続させて作成した、多層６極フィルタの部分平面図である。
【図８】低温同時焼成セラミック材料を層状に積み重ねた、図７に示すフィルタの部分断面図である。
【図９】図７に示すフィルタの部分底面図である。

Claims (25)

1. 反対側の面を有する誘電体基板と、
   前記誘電体基板の表面上に形成される接地平面層と、
   前記接地平面層上に配置され、フィルタ外面を画定する少なくとも１つの低温同時焼成セラミック層と、
   ストリップラインまたはマイクロストリップとして形成され、前記フィルタ外面上に配置される複数の結合線路ミリ波長共振器と、
   前記少なくとも１つの低温同時焼成セラミック層とは反対側の前記誘電体基板の表面上に配置される無線周波終端接点と、
   前記少なくとも１つの低温同時焼成セラミック層、前記接地平面層、および前記誘電体基板を貫通する導電性ビアであって、その各々が、前記無線周波終端接点と結合線路共振器を相互接続する該導電性ビアとを含む表面実装用途向けミリ波フィルタ。
2. 前記接地平面層および前記少なくとも１つの低温同時焼成セラミック層とは反対側の前記誘電体基板の表面上に、前記無線周波終端接点から離して配置される下側接地平面層と、前記低温同時焼成セラミック層および前記誘電体基板を貫通し、前記下側接地平面層と係合する複数の分離ビアとをさらに含む、請求項１に記載のミリ波フィルタ。
3. 複数の低温同時焼成セラミック層と、および多層低温同時焼成セラミック基板を形成するためにその間に挿入された接地平面層と、前記フィルタ外面と前記誘電体基板の間の各セラミック層上に形成され、前記間に挿入された接地平面層によって分離される複数のミリ波長ストリップライン共振器と、前記セラミック層上に形成される前記共振器と前記フィルタ外面を相互接続する導電性ビアとをさらに含む、請求項１に記載のミリ波フィルタ。
4. 前記共振器が、２極平行結合ヘアピンフィルタを形成する、請求項３に記載のミリ波フィルタ。
5. 前記ヘアピン共振器が、約４分の１波長の長さである、請求項４に記載のミリ波フィルタ。
6. 前記フィルタ外面上方に配置され、所定の遮断周波数が生じるように、前記共振器から金属化内側面が離隔された誘電体カバーをさらに含む、請求項１に記載のミリ波フィルタ。
7. 前記誘電体カバーが、前記フィルタ外面上に形成した前記共振器から約０．３８１から約０．６３５ミリ（約１５から約２５ミル）離して配置される、請求項６に記載のミリ波フィルタ。
8. 前記フィルタ外面上に形成した前記共振器が、マイクロストリップとして形成した共振器を含む、請求項６に記載のミリ波フィルタ。
9. 前記誘電体基板が、セラミック材料から形成される、請求項１に記載のミリ波フィルタ。
10. 前記誘電体基板が、酸化アルミニウムから形成される、請求項９に記載のミリ波フィルタ。
11. 前記誘電体基板が、厚さ約０．２５４から約０．８８９ミリ（約１０から約３５ミル）に形成される、請求項９に記載のミリ波フィルタ。
12. 前記少なくとも１つの低温同時焼成セラミック層が、厚さ約０．１２７から約０．１７７８ミリ（約５から約７ミル）に形成される、請求項１に記載のミリ波フィルタ。
13. 反対側の面を有する誘電体基板と、
    前記誘電体基板の表面上に形成される接地平面層と、
    前記接地平面層上に配置され、フィルタ外面を画定する少なくとも１つの低温同時焼成セラミック層と、
    マイクロストリップとして形成され、前記フィルタ外面上に配置される複数の結合線路ミリ波長共振器と、
    前記少なくとも１つの低温同時焼成セラミック層とは反対側の前記誘電体基板の表面上に配置される無線周波終端接点と、
    前記少なくとも１つの低温同時焼成セラミック層、前記接地平面層、および前記誘電体基板を貫通する導電性ビアであって、その各々が、前記無線周波終端接点と結合線路共振器を相互接続する導電性ビアと、
    前記低温同時焼成セラミック層とは反対側の前記誘電体基板の反対側の表面上に、前記無線周波終端接点から離して配置される下側接地平面層と、前記少なくとも１つの低温同時焼成セラミック層および前記誘電体基板を貫通し、前記下側接地平面層と係合する複数の分離ビアと、
    前記フィルタ外面上方に配置され、所定の遮断周波数が生じるように、前記ミリ波長共振器から金属化内側面が離隔された誘電体カバーを含む表面実装用途向けミリ波フィルタ。
14. 複数の低温同時焼成セラミック層、および多層低温同時焼成セラミック基板を形成するためにその間に挿入された接地平面層と、前記フィルタ外面と前記誘電体基板の間の各セラミック層上に形成され、前記間に挿入された接地平面層によって分離される複数のミリ波長ストリップライン共振器と、前記セラミック層上に形成される前記共振器と前記フィルタ外面を相互接続する導電性ビアとをさらに含む、請求項１３に記載のミリ波フィルタ。
15. 前記共振器が、２極ヘアピンフィルタを形成する、請求項１３に記載のミリ波フィルタ。
16. 前記ヘアピン共振器が、約４分の１波長の長さである、請求項１５に記載のミリ波フィルタ。
17. 前記誘電体カバーが、前記フィルタ外面上に形成した前記共振器から約０．３８１から約０．６３５ミリ（約１５から約２５ミル）離して配置される、請求項１６に記載のミリ波フィルタ。
18. 反対側の面を有する誘電体基板と、
    前記誘電体基板の表面上に形成される接地平面層と、
    前記誘電体基板の表面上に配置され、複数の低温同時焼成セラミック層と、前記低温同時焼成セラミック層の間に配置される接地平面層とから形成される、フィルタ外面を画定する多層基板と、
    ストリップラインまたはマイクロストリップとして形成され、前記フィルタ外面上に配置される複数の結合線路ミリ波長ヘアピン共振器と、
    前記セラミック層上にストリップラインとして形成される複数の結合線路ミリ波長ヘアピン共振器と、
    前記セラミック層の各層上に形成される前記ヘアピン共振器の少なくとも１つと前記フィルタ外面を相互接続する導電性ビアと、
    前記多層基板とは反対側の前記誘電体基板の表面上に配置される無線周波終端接点と、
    前記多層基板および前記誘電体基板を貫通する導電性ビアであって、その各々が、前記無線周波終端接点と少なくとも１つの結合線路ヘアピン共振器を相互接続する導電性ビアとを含む表面実装用途向けミリ波フィルタ。
19. 各層およびフィルタ外面の前記ヘアピン共振器の各々が、２極ヘアピンフィルタを形成する、請求項１８に記載のミリ波フィルタ。
20. 前記多層基板とは反対側の前記誘電体基板の反対側の表面上に、前記無線周波終端接点から離して配置される下側接地平面層と、前記基板および前記誘電体基板を貫通し、前記下側接地平面層と係合する複数の分離ビアとをさらに含む、請求項１８に記載のミリ波フィルタ。
21. 前記ミリ波長ヘアピン共振器が、約４分の１波長の長さである、請求項１８に記載のミリ波フィルタ。
22. 前記フィルタ外面上方に配置され、所定の遮断周波数が生じるように、前記ヘアピン共振器から金属化内側面が離隔された誘電体カバーをさらに含む、請求項１８に記載のミリ波フィルタ。
23. 前記誘電体カバーが、前記フィルタ外面上に形成した前記共振器から約０．３８１から約０．６３５ミリ（約１５から約２５ミル）離して配置される、請求項２２に記載のミリ波フィルタ。
24. 前記フィルタ外面上に形成した前記ヘアピン共振器が、マイクロストリップとして形成した共振器を含む、請求項２２に記載のミリ波フィルタ。
25. 各セラミック層および前記フィルタ外面の前記結合線路ヘアピン共振器の各々が、２極ヘアピンフィルタを含む、請求項１８に記載のミリ波フィルタ。

Images