CN104103878A - 毫米波滤波器 - Google Patents

Abstract

本发明提供一种毫米波滤波器，包括：两个曲折发夹形谐振器、两个步阶阻抗发夹形谐振器、第一馈入点以及第二馈入点。所述毫米波滤波器能够应用于CMOS制程技术中，提供谐振组件或滤波器电路间的有效高阻抗隔绝，提升谐振电路品质因子，并且借由CMOS制程技术的低成本优势，扩展毫米波滤波器的应用领域并提升其经济效益。

Description

毫米波滤波器

本申请是申请号为201110280349.1，申请日为2011年9月20日，发明名称为“毫米波滤波器及用于形成毫米波滤波器的基底结构”的中国专利申请的分案申请。

技术领域

本发明涉及一种CMOS集成电路技术与射频集成电路设计，尤指一种可提升谐振电路品质因子(Q)的集成电路基底技术以及毫米波滤波器设计。

背景技术

现今毫米波传输技术的应用相当广泛，提供诸如60GHz的高速短距离无线个人局域网(WPAN)的应用、76-77GHz的汽车雷达应用等。目前针对毫米波在其它潜在应用领域的研究也日益增加，如商业、科学和医疗应用。这方面的需求已经引起业界对于研发低成本、高效率、小尺寸毫米波集成电路的大量投入。

而工作在毫米波频段的无线系统对于天线和射频组件的设计提出了有别于传统低频率组件设计的特殊要求。射频带通滤波器是现代无线通信系统的关键。该滤波器可确保通信系统不会在其它应用使用或被无线电监管机构禁止的频段上传输信号。

随着通讯系统发展到毫米波频段，射频组件的物理尺寸变得比典型CMOS芯片的尺寸更小。因此，将无线收发器系统实现在CMOS芯片的可能性大为增加，进一步推动单芯片系统(System on chip)或封装内系统(System in a package)的发展。

然而，CMOS制程的无源组件(inactive element)还存在大功率失真和噪声系数较高的缺点，故现今滤波器的设计仍避免在CMOS工艺上直接制作无源滤波器(inactive filter)，其原因在于，较大的技术误差导致性能的不稳定，及芯片代工厂严格的设计规则，所造成硅基底的高损耗的、效能低落、制作的谐振器的品质因子(Q值)较差。因此，目前绝大多数的无源滤波器都采用具有较高阻抗的基底或制程技术。

因此，如何提出一种可应用于CMOS制程技术中，同时能够避免CMOS硅基底的高导电性所造成的非线性效应与信号失真的影响的基底结构，实为目前各界亟欲解决的技术问题。

发明内容

有鉴于上述现有技术的缺点，本发明的主要目的在于提供一种毫米波滤波器，可提供谐振组件或滤波器电路间的有效高阻抗隔绝，提升谐振电路品质因子。

本发明所提供的用于形成毫米波滤波器的基底结构包括：由半导体材料所构成且具有第一表面与第二表面的导电基底；设置于该导电基底的第一表面上的底部高阻抗层；以及设置于该导电基底的第一表面上且环绕该底部高阻抗层的外部高阻抗层，其中，该外部高阻抗层与该底部高阻抗层间具有间隙。

此外，本发明还提供一种制造用于形成毫米波滤波器的基底结构的方法，包括：形成由半导体材料所构成且具有第一表面与第二表面的导电基底；于该导电基底的第一表面上设置底部高阻抗层；以及于该导电基底的第一表面上设置环绕该底部高阻抗层的外部高阻抗层且该外部高阻抗层与该底部高阻抗层间具有间隙。

此外，本发明又提供一种毫米波滤波器，包括：两个曲折发夹形谐振器，以开口相对的方式设置，其中，各该曲折发夹形谐振器皆分别由传输线所形成，该传输线包含一主要传输线段及两个侧边传输线段，该两个侧边传输线段分别自该主要传输线段的两端点往同一方向延伸，且该两个侧边传输线段分别形成至少一曲折区域，使该两个侧边传输线段间于该曲折区域的距离缩窄至第一间距，而该第一间距小于该主要传输线段的长度；两个步阶阻抗发夹形谐振器，各该步阶阻抗发夹形谐振器分别设置在该两个曲折发夹形谐振器的开口，且分别与相应的曲折发夹形谐振器的该侧边传输线段耦合；第一馈入点，设置于其中一个该曲折发夹形谐振器的该主要传输线段的一个端点上；以及第二馈入点，设置于另一个该曲折发夹形谐振器的该主要传输线段远离对应该第一馈入点的一个端点上。

相较于现有技术，本发明不但能够克服导电基底的导电性所造成的感应涡旋电流及不同谐振组件之间的信号耦合，有效地达到提升谐振器品质因子的效果，降低非线性效应与信号失真，同时也可利用选择适当的谐振器类型及参数最佳化，提升信号传输频宽毫米波滤波器的品质因子与频带选择效果，借此进一步将应用CMOS集成电路技术的毫米波滤波器设计水平提升至下一个世代。

附图说明

图1是根据本发明实施例示意地描绘用于形成毫米波滤波器的基底结构的立体图；

图2是根据本发明实施例示意地描绘用于形成毫米波滤波器的基底结构的上视图；

图3是根据本发明实施例示意地描绘步阶阻抗发夹形谐振器的电路布局；

图4是根据本发明实施例示意地描绘曲折发夹形谐振器的电路布局；

图5是根据本发明实施例示意地描绘毫米波滤波器的电路布局；

图6用于描绘图5所示的毫米波滤波器的传输响应与反射损耗的测试结果；以及

图7用于描绘图5所示的毫米波滤波器的通带群组延迟的测试结果。

主要组件符号说明

100        基底结构

102        导电基底

104a       底部高阻抗层

104b       外部高阻抗层

106        毫米波滤波器

108a       馈入点

108b       馈入点

30         步阶阻抗发夹形谐振器

315      开口

316      主要传输线段

316a     侧边传输线段

316b     侧边传输线段

40       曲折发夹形谐振器

405      开口

406      主要传输线段

406a     侧边传输线段

406b     侧边传输线段

406c     侧边传输线段

406d     侧边传输线段

50       毫米波滤波器

502      导电基底

506A     曲折发夹形谐振器

506B     曲折发夹形谐振器

508a     馈入点

508b     馈入点

516A     步阶阻抗发夹形谐振器

516B     步阶阻抗发夹形谐振器

S11      曲线

S21      曲线

GD       曲线。

具体实施方式

以下借由特定的具体实施例说明本发明的技术内容，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可借由其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在未悖离本发明的精神下进行各种修饰与变更。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、“主要”、“侧边”、“外部”、“底部”及“一”等用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。

请参阅图1，显示本发明实施例的用于形成毫米波滤波器106的基底结构100的立体图。如图所示，该基底结构100包括导电基底102、底部高阻抗层104a、以及外部高阻抗层104b。此外，该基底结构100可额外包括设置于该底部高阻抗层104a上的毫米波滤波器106、第一馈入点108a及第二馈入点108b。

该导电基底102是由半导体材料(如硅、硅氧化物、氮化物或聚酰亚胺等材料)所构成，具有上表面与下表面。

该底部高阻抗层104a是设置于该导电基底102的上表面上。于本发明的实施例中，该底部高阻抗层104a是由例如多层金属材料与多层绝缘材料(如硅氧化物，氮化物或聚酰亚胺)互相堆栈或交替堆栈所构成。同样地，应体认到，能够以其它方式或材料组合来构成该底部高阻抗层104a。

外部高阻抗层104b也设置于该导电基底102的上表面上，且以一预定距离环绕该底部高阻抗层104a(外部高阻抗层104b与底部高阻抗层104a间具有间隙)。该外部高阻抗层104b阻隔在该底部高阻抗层104a及形成于其上的毫米波滤波器106、第一馈入点108a、第二馈入点108b的外围，能够有效地降低其它谐振电路经过该导电基底102所形成的耦合效应。因此，基于该底部高阻抗层104a与该外部高阻抗层104b，可于CMOS集成电路导电基底上划分出许多区域，每一个区域皆可设置有谐振器或滤波器电路，且借由该底部高阻抗层104a与该外部高阻抗层104b所提供的高阻抗隔绝效果，进而将与相邻或非相邻谐振器或滤波器电路之间通过导电基底所产生的不良耦合效应最小化。

请参阅图2，显示本发明实施例的用于形成毫米波滤波器106的基底结构100的上视图。如图所示，该基底结构100的导电基底102上形成有该底部高阻抗层104a与该外部高阻抗层104b，该底部高阻抗层104a上又形成有毫米波滤波器106、第一馈入点108a及第二馈入点108b，而该外部高阻抗层104b对该底部高阻抗层104a与外界提供高阻抗隔绝效果，使得外界透过该导电基底102所产生的电磁耦合明显降低，进而避免产生非所欲的感应涡旋电流，提升谐振器组件或滤波器组件的品质因子(Q)。

在此须说明的是，于本发明所揭露的所有实施例中，传输线段的所谓转折与直角是指传输线段的走向的变化，并非意指传输线段转弯处必须为直角转折。此外，为了降低传输线段上信号的耗损，本发明所揭露的所有实施例皆于传输线段转弯处采用45度的斜切转角方式。

举例而言，为了尽量减少非相邻(或相邻的)谐振器间有害的耦合及降低所产生感应涡旋电流，可将个别谐振器(或滤波器)下方的导电基底(如导电基底102)分割成多个高阻抗区域。于本实施例中，是在不同的谐振器组件下方设置高阻抗屏蔽层(底部高阻抗层104a)，同时在整个电路布局的周围也额外设置一个高阻抗的边界框(如外部高阻抗层104b)。借由上述设计可明显降低通过导电基底102所形成的有害耦合效应，达到提升谐振器组件或滤波器组件的品质因子(Q)的目的。

须特别提出说明的是，该底部高阻抗层104a并非一般电路设计上所谓的接地平面，而是设置于电路本身的接地平面下方，用于在电路与导电基底102之间提供高阻抗隔绝。该底部高阻抗层104a是设置在电路布局的正下方(也就是电路本身对于电容耦合效应特别敏感的区域)，提供了高阻抗特性。如此一来，可借由将大面积导电基底划分为许多小面积的非耦合区域且在不同的导电基底区域之间设置高阻抗隔绝(如底部高阻抗层104a)，使得非相邻或相邻的谐振器间通过基底或导电基底(硅导电基底)所产生的有害耦合效应得到最小化，同时降低非所欲的感应涡旋电流的产生。

此外，本发明还提出一种毫米波滤波器，可基于上述应用于CMOS集成电路技术以形成毫米波滤波器的基底结构进行实施。本发明所提出的毫米波滤波器是一种四阶交叉耦合滤波器，该滤波器是由两个曲折发夹型谐振器与两个步阶阻抗发夹形谐振器(stepped-impedancehairpin resonator)所构成。

请参阅图3，其用于示意地显示本发明实施例所采用的步阶阻抗发夹形谐振器30的电路布局。如图所示，该步阶阻抗发夹形谐振器30包括主要传输线段316及两个侧边传输线段316a、316b，该两个侧边传输线段316a、316b分别自该主要传输线段316的两端点往同一方向平行延伸，并绕曲形成开口315。

接着请参阅图4，其用于示意地显示本发明实施例所采用的曲折发夹形谐振器40的电路布局。如图所示，该曲折发夹形谐振器40包括主要传输线段406及两个侧边传输线段406a、406b，该两个侧边传输线段406a、406b分别自该主要传输线段406的两端点往同一方向平行延伸且与该主要传输线段406形成直角，且该两个侧边传输线段406a、406b分别形成一曲折区域使两线段406a、406b间的距离在中段发生缩窄(使得该两个侧边传输线段406c、406d间的距离小于该主要传输线段406的长度)，并以该经过缩窄的间距继续平行延伸至终端，并形成开路端405。

接着请参阅图5，示意地显示本发明实施例的毫米波滤波器50的电路布局。如图所示，该毫米波滤波器50形成于导电基底502(或者底部高阻抗层)上，是一种四阶交叉耦合滤波器，由两个步阶阻抗发夹形谐振器516A、516B(如图3所示者)及两个曲折发夹形谐振器506A、506B(如图4所示者)所构成。第一与第二馈入点508a、508b分别设置于对应该两个曲折发夹形谐振器506A、506B相互远离的端点上，用以馈入信号。

该两个曲折发夹形谐振器506A、506B是以开口相对的方式设置，且两者间隔距离为Se。该两个步阶阻抗发夹形谐振器516A、516B是以开口相背离的方式设置，且两者间隔距离为Sm。如图所示，该步阶阻抗发夹形谐振器516A的侧边传输线段与该曲折发夹形谐振器506A的侧边传输线段互相耦合，两者间隔距离为Sx。

由于典型CMOS制程技术的硅基底的高损耗特性，使得耦合传输线内的部份低阻抗值传输线可能会通过基底(或导电基底)产生较大的电容耦合效应。如此一来，可能导致传输损耗的增加。因此，为了使如图3至图5所示的谐振器或滤波器能够获得最高的品质因素，同时保持尺寸的微缩，以下分别提供关于本发明较佳实施例所实施的步阶阻抗发夹形谐振器30、曲折发夹形谐振器40、及毫米波滤波器50的相关物理尺寸。

l₁＝250μm,l₂＝210μm,l₃＝111.1μm

l_c＝140μm,g＝5μm

D₁＝461.2μm,D₂＝335.2μm,D₃＝60μm,D₄＝221.4μm

S_e＝21.70μm,S_m＝5.57μm,S_x＝5.87μm,t＝222μm

根据上述相关物理尺寸，可得到毫米波滤波器50的相关测试结果，请参阅图6与图7。

如图6所示，描绘毫米波滤波器50的传输响应与反射损耗的测试结果。曲线S21代表该毫米波滤波器50的传输响应，显示在频率50GHz-70GHz的范围内具有大约8.5GHz的频宽(或通带(pass band))。另外，曲线S11代表该毫米波滤波器50的反射损耗，显示在50GHz-70GHz的范围内具有优于-10dB的反射损耗。

如图7所示，描绘毫米波滤波器50的通带群组延迟(group delay)的测试结果。曲线GD显示该毫米波滤波器50的群组延迟在频率域(frequency domain)上的分布是相当平均的，且群组延迟在整体通带内大致低于650ps。

综上所述，本发明的用于形成毫米波滤波器的基底结构能够应用在CMOS制程技术中，借由在谐振组件间设置高阻抗层，有效地降低因硅导电基底导电性所造成的感应涡旋电流及所形成的谐振组件间的信号耦合，显著提升谐振器或滤波器品质因子，同时可利用选择适当的谐振器类型及参数最佳化结合上述高阻抗层的设计，提升信号传输频宽毫米波滤波器的品质因子与频带选择效果。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (1)

1.一种毫米波滤波器，包括：

两个曲折发夹形谐振器，以开口相对的方式设置，其中，各该曲折发夹形谐振器皆分别由传输线所形成，该传输线包含一主要传输线段及两个侧边传输线段，该两个侧边传输线段分别自该主要传输线段的两端点往同一方向延伸，且该两个侧边传输线段分别形成至少一曲折区域，使该两个侧边传输线段间于该曲折区域的距离缩窄至第一间距，而该第一间距小于该主要传输线段的长度；

两个步阶阻抗发夹形谐振器，各该步阶阻抗发夹形谐振器分别设置在该两个曲折发夹形谐振器的开口，且分别与相应的曲折发夹形谐振器的该侧边传输线段耦合；

第一馈入点，设置于其中一个该曲折发夹形谐振器的该主要传输线段的一个端点上；以及

第二馈入点，设置于另一个该曲折发夹形谐振器的该主要传输线段远离对应该第一馈入点的一个端点上。