CN107068651A - 一种片上传输线结构及其制备方法 - Google Patents

一种片上传输线结构及其制备方法 Download PDF

Info

Publication number
CN107068651A
CN107068651A CN201611264576.4A CN201611264576A CN107068651A CN 107068651 A CN107068651 A CN 107068651A CN 201611264576 A CN201611264576 A CN 201611264576A CN 107068651 A CN107068651 A CN 107068651A
Authority
CN
China
Prior art keywords
layer
signal
ground wire
wire
rectangle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611264576.4A
Other languages
English (en)
Inventor
王全
刘林林
周伟
郭奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611264576.4A priority Critical patent/CN107068651A/zh
Publication of CN107068651A publication Critical patent/CN107068651A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种片上传输线结构及其制造方法，根据本发明的传输线结构包括半导体衬底，中间填充层，以及位于顶层金属层的信号线和地线，其中，所述中间填充层位于所述半导体衬底和所述顶层金属层之间，所述信号线和地线呈长条状结构且走向相同，所述地线位于所述信号线周围，所述地线的边沿靠近所述信号线的一侧具有长方形齿状结构。

Description

一种片上传输线结构及其制备方法
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种片上传输线结构及其制备方法。
背景技术
随着半导体技术的发展，硅器件的特征尺寸不断减小。随着器件的沟道长度越来越小，CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的fT(截止频率)也越来越高。因此，CMOS技术越来越适合射频、微波、毫米波甚至太赫兹领域的应用。在汽车防撞雷达芯片和5G通讯芯片等应用领域，CMOS射频芯片和逻辑、存储等芯片越来越多地整合在一起，甚至做成SOC(System on Chip，系统级芯片)。
CMOS射频芯片需要在片上集成螺旋电感、传输线或共面波导等无源器件，其中，传输线是常用的片上无源器件。一般传输线可以用来传送共模信号或差分信号，其可以由一对载有大小相等、正负相反的信号的金属线组成，也可由单根信号线和地线组成；而共面波导作为传输线的一种形式，由传递信号的金属线和在金属线两侧的属于同一金属层的一对地线组成。
图1所示为现有技术的射频芯片用到的共面波导的结构示意图。其包括半导体衬底100，中间填充层101，共面波导的信号线102和地线103。共面波导即是利用CMOS工艺中顶层厚金属作为信号线102传输射频/微波信号，并利用信号线102的同层金属在信号线102周围形成走向相同的导线作为地线103来形成电磁场的边界。
图2所示分别为图1中共面波导结构的剖面图(左侧)和俯视图(右侧)，可见在现有技术中，信号线102和地线103一般呈长条状金属结构，这种结构具有较好的可制造性，但是同时产生了较高的特性阻抗，和较高的传输信号的波速。
因此，如何提供一种新的传输线结构，在不牺牲可制造性的情况下，可以降低该无源器件的的特性阻抗和传输信号的波速，就已成为本领域技术人员需要解决的技术问题。
发明内容
本发明解决的技术问题在于提供一种新的传输线结构，其中地线边沿靠近同金属层的信号线一侧具有长方形齿状结构，其长方形齿的大小和长宽比可根据应用频率范围优化。本发明的无源器件可制造性与现有技术相同，同时可以增加片上传输线结构的电容值，使得在电感值相近的情况下，可以有效降低该片上传输线结构的特性阻抗和传输信号的波速，形成一种新的低波速片上传输线结构，同时可以有效减小器件的版图面积，优化射频微波电路设计版图。
为实现上述目的，本发明提供了一种片上传输线结构，包括半导体衬底，中间填充层，以及呈长条状的位于顶层金属层的信号线和地线，其中，中间填充层位于半导体衬底和顶层金属之间，地线位于信号线周围且走向相同，其特征在于，所述地线边沿靠近信号线的一侧具有长方形齿状结构。
在一些优选的实施例中，所述信号线边沿具有与所靠近的地线相对应的长方形齿状结构，所述相对应的长方形齿结构为按照优化的距离交错排列。
在一些优选的实施例中，所述信号线与地线宽度为2um～15um，所述信号线与地线间距为4um～8um。
在一些优选的实施例中，所述长方形齿具有长边和短边，其中，长边与所述地线边沿垂直，短边与所述地线边沿平行，同时，所述长边也与信号传输的方向垂直，所述短边与信号传输的方向平行。更优选地，所述长方形齿的大小和宽长比可以根据应用频率范围进行优化，其中长边的长度为1um～3um，短边的长度为0.1um～1um。
在一些优选的实施例中，还包括对半导体衬底的底层金属屏蔽层，其位于半导体衬底和中间填充层之间。
在一些优选的实施例中，所述中间填充层包括由至少一层通孔层(V1到VN-1)和至少一层金属层(M2到MN)交替构成的金属堆叠结构，铜导线通过位于所述至少一层金属层上的触孔贯穿通孔层，连接所述顶层金属层和所述底层金属屏蔽层，实现共面波导器件的上下联通的多层地线结构，其中N为大于等于2的整数。
为实现上述目的，本发明同时提供了一种片上传输线结构的制造方法，包括：
制备硅衬底，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；
在硅衬底上方制作形成中间填充层；
制作顶层金属层，并通过图形化和化学机械抛光的方法信号线和地线，其中，在图形化的过程中定义地线边沿靠近信号线的一侧具有长方形齿状结构，该长方形齿状结构的长边与信号传输的方法垂直，短边与信号传输的方向平行。
从上述技术方案可以看出，本发明提供的片上传输线结构的有益效果在于：
第一，通过地线和信号线之间的长方形齿状结构，降低了共面波导传输的特性阻抗，形成一种新的低波速的片上传输线结构。
第二，可以通过调节长方形齿状结构的大小和宽长比，来适应不用的频率应用范围，应用前景良好。
第三，不需要增加额外的掩膜版和制造成本，可制造型良好，并且可以减小器件的版图面积，优化射频微波电路设计版图。
附图说明
图1所示为现有技术中共面波导的结构示意图
图2所示为现有技术中共面波导结构的剖面图(左侧)和俯视图(右侧)
图3所示为根据本发明的一个优选的实施例的俯视图
图4所示为根据本发明的一个优选的实施例的剖面图
图5所示为根据本发明的一个优选的实施例的俯视图
具体实施方式
以下结合附图和实施例进一步详细阐述本发明。以下实施例并不是对本发明的限制。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中。
图3示出的是根据本发明提供的一种共片上传输线结构的俯视图。信号线201和地线202都由顶层金属层形成，呈长条状结构且走向相同，其中地线202位于信号线201的周围，作为电磁场的截止边界。根据本发明，地线202的边沿靠近信号线201的一侧具有长方形齿状结构202’。如图3所示，每个长方形齿状结构202’都具有一条长边203和一条宽边204，其中，长边203与信号传输的方向垂直，短边204与信号传输的方向平行。对不同频率器件的应用，长方形齿状结构202’的大小以及宽长比可以进行不同的优化。
图4示出的是根据本发明提供的一种片上传输线结构的剖面图，该片上传输线结构包括硅衬底301、中间填充层302、同属顶层金属层的信号线303和地线304-1，其中硅衬底301表面包括均匀掺杂的阱(未示出)，地线304-1的边沿靠近信号线303的一侧具有长方形齿状结构304’。在这个优选的实施例中，硅衬底301和中间填充层302之间还包括一层底层金属屏蔽层305，其用于屏蔽硅衬底301。在一些优选的实施例中，所述中间填充层可以完全由介质层构成。如图4所示，在该优选的实施例中，中间填充层由至少一层金属层(M2到MN)和通孔层(V1到VN-1)交替构成，其中，铜导线306通过位于金属层上的触孔(未示出)贯穿金属层和通孔层，连接所述底层金属屏蔽层305和所述地线304-1，实现该共面波导器件的上下联通的多层地线(304-2到304-N)，其中，N为大于等于2的整数。
图4同时可以表示出该实施例的制造方法步骤，可以包括：制备硅衬底301，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；在阱上方淀积金属前介质，并电镀铜金属膜形成金属层M1，用图形化的方法定义金属层M1形成底层金属屏蔽层305；在底层金属屏蔽层305上淀积介质层作为通孔层V1，在该通孔层V1上定义金属线和触孔形状，之后电镀铜金属膜形成金属层M2并进行化学机械抛光形成双大马士革金属通孔结构，形成铜连接线306和地线304-2；重复上述步骤N-2次，形成上下联通的堆叠结构，构成该共面波导器件的上下联通的地线304-2到304-N，其中N为大于等于2的整数；在金属层MN上淀积介质层并定义顶层金属形状，之后电镀铜金属膜形成顶层金属层，并进行化学机械抛光形成长条状的地线304-1和信号线303，其中地线304-1的边沿靠近信号线303的一侧具有长方形齿状结构304’。更优选地，信号线303和地线304-1二者的宽度为2um～15um，二者之间的距离为4um～8um，长方形齿状结构304’的长边为1um～3um，短边为0.1um～1um。
图5示出的是根据本发明提供的一种片上传输线结构的俯视图，与图3相比可以看出，图5所示的优选的实施例中，不仅地线401的边沿靠近信号线402的一侧具有长方形齿状结构401’，同时，信号线402的边沿具有与所靠近的地线401上长方形齿状结构401’相对应的长方形齿状结构402’，其中，长方形齿状结构401’和402’按照一定的距离交错排列，该距离可以针对不同的频率应用范围进行优化。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种片上传输线结构，包括半导体衬底，中间填充层，以及位于顶层金属层的信号线和地线，其中，所述中间填充层位于所述半导体衬底和所述顶层金属层之间，所述地线位于所述信号线周围，二者呈长条状且走向相同，其特征在于，所述地线的边沿靠近所述信号线的一侧具有长方形齿状结构。
2.根据权利要求1所述的片上传输线结构，其特征在于，所述信号线的两侧边沿具有相似于所靠近的地线的长方形齿状结构，并且位于所述信号线上的长方形齿状结构和位于所述地线上的相应的长方形齿状结构交错排列。
3.根据权利要求1或2所述的片上传输线结构，其特征在于，还包括底层金属屏蔽层，其位于所述半导体衬底和所述中间填充层之间，所述中间填充层由介质层构成。
4.根据权利要求3所述的片上传输线结构，其特征在于，所述中间填充层包括由至少一层通孔层(V1到VN-1)和至少一层金属层(M2到MN)交替构成的金属堆叠结构，铜导线通过位于所述至少一层金属层上的触孔贯穿通孔层，连接所述顶层金属层和所述底层金属屏蔽层，实现传输线结构的上下联通的多层地线结构，其中N为大于等于2的整数。
5.根据权利要求1或2所述的片上传输线结构，其特征在于，所述长方形齿状结构具有长边和短边，其中，所述长边与信号传输的方向垂直，所述短边与信号传输的方向平行。
6.根据权利要求5所述的片上传输线结构，其特征在于，所述信号线与所述地线的宽度为2um～15um，所述信号线与所述地线间距为4um～8um；所述长边的长度为1um～3um，所述短边的长度为0.1um～1um。
7.一种片上传输线结构的制造方法，包括如下步骤：
制备硅衬底，对所述硅衬底的上表面进行离子注入，形成均匀掺杂的阱；
在硅衬底上方制作形成中间填充层；
制作顶层金属层，并通过图形化和化学机械抛光等的方法形成信号线和地线，其中，在图形化的过程中定义地线边沿靠近信号线的一侧具有长方形齿状结构，该长方形齿状结构的长边与信号传输的方法垂直，短边与信号传输的方向平行。
8.根据权利要求7所述的片上共面波导结构的制造方法，其特征在于，在图形化顶层金属层的过程中，还包括：
定义信号线的边沿具有与所靠近的地线上相对应的长方形齿状结构。
9.根据权利要求7所述的片上共面波导结构的制造方法，其特征在于，包括：
制备硅衬底，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；
在阱上方淀积金属前介质，金属1介质，图形化金属1介质形成金属1形状，电镀铜金属膜并化学机械抛光(CMP)形成金属层M1，即形成底层金属屏蔽层；
在底层金属屏蔽层上淀积介质层，图形化介质层，之后电镀铜金属膜并进行化学机械抛光形成M2+V1的双大马士革金属结构，形成铜连接线和第二条地线；
重复上述步骤N-2次，形成上下联通的堆叠结构，构成该共面波导器件的上下联通的多层地线结构，其中N为大于等于2的整数；
在金属层MN上淀积介质层并图形化介质层，电镀铜金属膜并CMP形成顶层金属即所述地线和信号线，其中，地线边沿靠近信号线的一侧具有长方形齿状结构，该长方形齿状结构的长边与信号传输的方法垂直，短边与信号传输的方向平行。
10.根据权利要求7或8或9所述的片上传输线结构的制造方法，其特征在于，所述地线和所述信号线宽度为2um～15um，所述信号线与所述地线间距为4um～8um；所述长边的长度为1um～3um，所述短边的长度为0.1um～1um。
CN201611264576.4A 2016-12-30 2016-12-30 一种片上传输线结构及其制备方法 Pending CN107068651A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611264576.4A CN107068651A (zh) 2016-12-30 2016-12-30 一种片上传输线结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611264576.4A CN107068651A (zh) 2016-12-30 2016-12-30 一种片上传输线结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107068651A true CN107068651A (zh) 2017-08-18

Family

ID=59624434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611264576.4A Pending CN107068651A (zh) 2016-12-30 2016-12-30 一种片上传输线结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107068651A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390649A (zh) * 2018-10-25 2019-02-26 深圳市信维通信股份有限公司 一种微波传输线
CN112242368A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017270A1 (en) * 1999-11-24 2004-01-29 The Regents Of The University Of California Phase shifters using transmission lines periodically loaded with Barium Strontium Titanate (BST) capacitors
CN1728448A (zh) * 2005-07-29 2006-02-01 华东师范大学 非周期性电容加载的移相器
KR20070034316A (ko) * 2005-09-23 2007-03-28 삼성전자주식회사 이중 격자 구조를 이용한 대역 저지 필터
US20070241844A1 (en) * 2006-04-13 2007-10-18 Cheon Soo Kim Multi-metal coplanar waveguide
CN101499551A (zh) * 2008-01-31 2009-08-05 台湾积体电路制造股份有限公司 在半导体结构中传输射频信号
CN101771038A (zh) * 2008-12-29 2010-07-07 台湾积体电路制造股份有限公司 集成电路结构
CN101834330A (zh) * 2009-03-09 2010-09-15 台湾积体电路制造股份有限公司 共平面波导装置
US20110241796A1 (en) * 2010-04-01 2011-10-06 International Business Machines Corporation On-Chip high performance slow-wave coplanar waveguide structures, method of manufacture and design structure
CN104078725A (zh) * 2014-07-09 2014-10-01 武汉理工大学 一种介电-压电复合薄膜移相器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017270A1 (en) * 1999-11-24 2004-01-29 The Regents Of The University Of California Phase shifters using transmission lines periodically loaded with Barium Strontium Titanate (BST) capacitors
CN1728448A (zh) * 2005-07-29 2006-02-01 华东师范大学 非周期性电容加载的移相器
KR20070034316A (ko) * 2005-09-23 2007-03-28 삼성전자주식회사 이중 격자 구조를 이용한 대역 저지 필터
US20070241844A1 (en) * 2006-04-13 2007-10-18 Cheon Soo Kim Multi-metal coplanar waveguide
CN101499551A (zh) * 2008-01-31 2009-08-05 台湾积体电路制造股份有限公司 在半导体结构中传输射频信号
CN101771038A (zh) * 2008-12-29 2010-07-07 台湾积体电路制造股份有限公司 集成电路结构
CN101834330A (zh) * 2009-03-09 2010-09-15 台湾积体电路制造股份有限公司 共平面波导装置
US20110241796A1 (en) * 2010-04-01 2011-10-06 International Business Machines Corporation On-Chip high performance slow-wave coplanar waveguide structures, method of manufacture and design structure
CN104078725A (zh) * 2014-07-09 2014-10-01 武汉理工大学 一种介电-压电复合薄膜移相器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390649A (zh) * 2018-10-25 2019-02-26 深圳市信维通信股份有限公司 一种微波传输线
CN109390649B (zh) * 2018-10-25 2023-10-17 深圳市信维通信股份有限公司 一种微波传输线
CN112242368A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备
CN112242368B (zh) * 2020-10-19 2022-11-15 Oppo广东移动通信有限公司 芯片和电子设备

Similar Documents

Publication Publication Date Title
US8279025B2 (en) Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions
US7626476B2 (en) Multi-metal coplanar waveguide
CN106783812A (zh) 一种全屏蔽片上共面波导传输结构及其制备方法
US8324979B2 (en) Coupled microstrip lines with ground planes having ground strip shields and ground conductor extensions
CN103165259B (zh) 线圈部件及制造线圈部件的方法
US9425330B2 (en) Metal oxide metal capacitor with slot vias
US20130154773A1 (en) Waveguide
US9831173B2 (en) Slot-shielded coplanar strip-line compatible with CMOS processes
AU2008362015B2 (en) Millimetre wave bandpass filter on CMOS
JP2007306290A (ja) 伝送線路
CN107068651A (zh) 一种片上传输线结构及其制备方法
CN106848517A (zh) 一种新型基片集成间隙波导的封装微带线结构
KR20100074030A (ko) 느린 위상 속도를 위한 밀리미터파 전송라인
US9230855B2 (en) Interconnect structure and forming method thereof
TWI389288B (zh) 階梯式電容結構、其製造方法、及應用其之基板
CN104733426A (zh) 螺旋差分电感器
WO2024051570A1 (zh) 滤波器电路封装结构及其制作方法
CN101170211A (zh) 片上缝隙天线
KR20150025706A (ko) 고품질계수와 단파장을 가지는 저속파 마이크로스트립 라인 구조체 및 그 제조방법
US9263782B2 (en) Notch filter structure with open stubs in semiconductor substrate and design structure
CN109687068A (zh) 宽带sigw带通滤波器
CN101814645A (zh) 耦合微条线结构及其制造方法
CN104981087A (zh) 信号传输线结构及其应用的电子装置
US9214511B2 (en) Integrated inductor and integrated inductor fabricating method
CN105514031A (zh) 一种后道互连空气隙的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818

WD01 Invention patent application deemed withdrawn after publication