CN106783812A - 一种全屏蔽片上共面波导传输结构及其制备方法 - Google Patents

一种全屏蔽片上共面波导传输结构及其制备方法 Download PDF

Info

Publication number
CN106783812A
CN106783812A CN201611262172.1A CN201611262172A CN106783812A CN 106783812 A CN106783812 A CN 106783812A CN 201611262172 A CN201611262172 A CN 201611262172A CN 106783812 A CN106783812 A CN 106783812A
Authority
CN
China
Prior art keywords
layer
metal
full
holding wire
wave guide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611262172.1A
Other languages
English (en)
Inventor
王全
刘林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611262172.1A priority Critical patent/CN106783812A/zh
Publication of CN106783812A publication Critical patent/CN106783812A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种全屏蔽片上共面波导传输结构及其制造方法，根据本发明的共面波导传输结构包括半导体衬底，底层金属屏蔽层，中间填充层，信号线，以及与信号线同属顶层金属层的地线，还包括一个RDL金属屏蔽层，其位于所述顶层金属层上方，且通过通孔连接至所述顶层金属层。其中，所述底层金属屏蔽层位于所述半导体衬底和所述中间填充层之间，所述中间填充层位于所述底层金属屏蔽层和所述顶层金属层之间。

Description

一种全屏蔽片上共面波导传输结构及其制备方法
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种片上共面波导传输结构及其制备方法。
背景技术
随着半导体技术的发展，硅器件的特征尺寸不断减小。随着器件的沟道长度越来越小，CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的fT(截止频率)也越来越高。因此，CMOS技术越来越适合射频、微波和毫米波领域的应用。在汽车防撞雷达芯片和5G通讯芯片等应用领域，CMOS射频芯片和逻辑、存储等芯片越来越多地整合在一起，甚至做成SOC(System on Chip，系统级芯片)。
CMOS射频芯片需要在片上集成螺旋电感、传输线或共面波导等无源器件，其中，共面波导是一种常用的片上波导结构。一般共面波导带有对半导体衬底的屏蔽结构，如图1所示为现有技术的射频芯片用到的共面波导的结构示意图。其包括半导体衬底101，中间填充层102，同属顶层金属层的信号线103和地线104。共面波导即是利用CMOS工艺中顶层金属层作为信号线103传输射频/微波信号，并利用信号线103的同层金属在信号线103周围形成走向相同的导线作为地线104来形成电磁场的边界。同时，在图1所示的现有技术的共面波导结构中，还包括底层金属屏蔽层105，其位于半导体衬底101和中间填充层102之间，用来屏蔽半导体衬底101，防止电磁波的泄露。
然而，由于底层金属屏蔽层105上方开放空间的存在，使得该底层金属屏蔽层105不足以完全屏蔽电磁波，因此会造成电磁波向芯片上方开放空间的泄露，从而造成一定的损耗。
因此，如何提供一种新的共面波导传输结构，可以有效消除电磁波向半导体上方开放空间的泄露，从而可以减小损耗，就已成为本领域技术人员需要解决的技术问题。
发明内容
本发明解决的技术问题在于提供一种全屏蔽的片上共面波导传输结构，不仅包括对半导体衬底进行屏蔽的底层金属屏蔽层，还包括对开放空间进行屏蔽的顶层金属屏蔽结构。这种顶层金属屏蔽结构可以有效的减小甚至消除电磁波向半导体上方开放空间的泄露，从而优化信号的传输特性，弥补了只有底层屏蔽层结构的不足，在射频、微波和毫米波芯片中有较好的应用前景。
为实现上述目的，本发明提供了一种全屏蔽的片上共面波导传输结构，包括半导体衬底，底层金属屏蔽层，中间填充层，信号线，以及位于顶层金属层的地线，其中，所述底层金属屏蔽层位于所述半导体衬底和所述中间填充层之间，所述中间填充层位于所述底层金属屏蔽层和所述顶层金属层之间，其特征在于，还包括一个RDL(Redistribution Layer，再分布层)金属屏蔽层，其位于所述顶层金属层上方，并通过通孔结构连接至所述顶层金属层。
在一些优选的实施例中，所述中间填充层为介质层，所述信号线位于顶层金属层中，且所述地线位于所述信号线的周围。
在一些优选的实施例中，所述中间填充层包括由至少一层通孔层(V1到VN-1)和至少一层金属层(M2到MN)交替构成的金属堆叠结构，铜导线通过位于所述至少一层金属层上的触孔贯穿通孔层，连接所述顶层金属层和所述底层屏蔽层，实现共面波导器件的上下联通的多层地线结构，其中N为大于等于2的整数。
在一些优选的实施例中，所述信号线位于金属层MX中，所述多层地线分布于该信号线周围，其中，X为小于等于N的整数，所述信号线位于中间填充层中的一层金属层上，所述多层地线结构的宽度相同且分布于所述信号线周围。在另一些更优选的实施例中，所述信号线位于金属层MX中，所述多层地线分布于该信号线周围，其中，X为小于等于N的整数，所述多层地线结构的宽度不相同且呈圆形分布于所述信号线周围，越靠近所述信号线的地线宽度越小。
为实现上述目的，本发明同时提供了一种片上共面波导传输结构的制造方法，包括：
制备硅衬底，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；
在硅衬底上方制作形成底层金属屏蔽层；
在底层金属屏蔽层上形成中间填充层；
形成顶层金属层，并通过图形化和化学机械抛光的方法形成地线；
在顶层金属层上方形成RDL金属屏蔽层。
从上述技术方案可以看出，本发明提供的片上共面波导传输结构的有益效果在于：
第一，通过在顶层金属上方增加RDL金属屏蔽层，有效的减小甚至消除了电磁波向半导体上方开放空间的泄露，优化了信号的传输特性，降低了损耗。
第二，制程简单，因此可制造性强，在射频、微波和毫米波芯片中有较好的应用前景。
附图说明
图1所示为现有技术中共面波导的结构示意图。
图2所示为根据本发明的一个优选的实施例的共面波导的结构示意图。
图3所示为图2中优选的实施例的剖面图。
图4所示为根据本发明的另一个优选的实施例的剖面图。
图5所示为根据本发明的另一个优选的实施例的剖面图。
具体实施方式
以下结合附图和实施例进一步详细阐述本发明。以下实施例并不是对本发明的限制。在不背离发明构思的精神和范围下，本领域技术人员能够想到的变化和优点都被包括在本发明中。
图2所示为根据本发明提供的一种全屏蔽的共面波导传输结构的示意图，图3为其剖面图。该共面波导传输结构包括：硅衬底201、底层金属屏蔽层202、中间填充层203、同属于顶层金属层204的地线205-1和信号线206。其特征在于，还包括一个RDL金属屏蔽层207，其位于顶层金属层204上方，通过通孔连接至顶层金属层204，用于对泄露的电磁波进行完全屏蔽。
在一些优选的实施例中，所述中间填充层可以完全由介质层构成。如图3所示，在该优选的实施例中，中间填充层由至少一层金属层(M2到MN)和通孔层(V1到VN-1)交替构成，其中，铜导线208通过位于金属层上的触孔(未示出)贯穿金属层和通孔层，连接所述底层屏蔽层202和位于所述顶层金属层204上的地线205-1，实现该共面波导器件的上下联通的多层地线(205-2到205-N)，其中，N为大于等于2的整数。
图3同时提供了一种全屏蔽共面波导传输结构的制造方法，可以包括：制备硅衬底，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；在硅衬底上方制作形成底层金属屏蔽层；在底层金属屏蔽层上形成中间填充层；形成顶层金属层，并通过图形化和化学机械抛光的方法形成信号线和地线；在顶层金属层上方形成RDL金属屏蔽层。更优选的，该制造方法还可以包括：制备硅衬底201，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；在阱上方淀积金属前介质，并电镀铜金属膜形成金属层M1，用图形化的方法定义金属层M1形成底层金属屏蔽层202；在底层金属屏蔽层202上淀积介质层作为通孔层V1，在该通孔层V1上定义金属线和触孔形状，之后电镀铜金属膜形成金属层M2并进行化学机械抛光形成双大马士革金属通孔结构，形成铜连接线208和地线205-2；重复上述步骤N-2次，形成上下联通的堆叠结构，构成该共面波导器件的上下联通的地线205-2到205-N，其中N为大于等于2的整数；在金属层MN上淀积介质层并定义顶层金属形状，之后电镀铜金属膜形成顶层金属层204，并进行化学机械抛光形成地线205-1和信号线206；在顶层金属层204上淀积介质层并定义通孔的形状，之后淀积铝RDL膜，并定义RDL金属形状形成RDL金属屏蔽层207。
图4示出的是根据本发明提供的另一种全屏蔽共面波导传输结构的剖面图，与图3相比，图4中共面波导传输结构的信号线301不是位于顶层金属层302中，而是位于中间填充层303中的某一层金属层MX中，其中X为小于等于N的整数。在该实施例中，多层地线304-1到304-N的宽度相同，且分布于信号线301的周围。
图5示出的是根据本发明提供的另一种全屏蔽共面波导传输结构的剖面图，与图4相比，图5中多层地线401-1到401-N的宽度不同，更优选地，这些地线呈圆形分布在位于金属层MX的信号线402的周围，即越靠近信号线402的地线宽度越小。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种全屏蔽片上共面波导传输结构，包括半导体衬底，底层金属屏蔽层，中间填充层，信号线，以及位于顶层金属层的地线，其中，所述底层金属屏蔽层位于所述半导体衬底和所述中间填充层之间，所述中间填充层位于所述底层金属屏蔽层和所述顶层金属层之间，其特征在于，还包括一个RDL金属屏蔽层，其位于所述顶层金属层上方，且通过通孔结构连接至所述顶层金属层。
2.根据权利要求1所述的全屏蔽片上共面波导传输结构，其特征在于，所述中间填充层为介质层，所述信号线位于顶层金属层中，且所述地线位于所述信号线的周围。
3.根据权利要求1所述的全屏蔽片上共面波导传输结构，其特征在于，所述中间填充层包括由至少一层通孔层(V1到VN-1)和至少一层金属层(M2到MN)交替构成的金属堆叠结构，连接所述顶层金属层和所述底层金属屏蔽层，实现所述传输结构的上下联通的多层地线结构，其中N为大于等于2的整数。
4.根据权利要求3所述的全屏蔽片上共面波导传输结构，其特征在于，所述信号线位于顶层金属层，并且同属于顶层金属层的地线位于所述信号线周围。
5.根据权利要求3所述的全屏蔽片上共面波导传输结构，其特征在于，所述信号线位于金属层MX中，所述多层地线分布于该信号线周围，其中，X为小于等于N的整数。
6.根据权利要求5所述的全屏蔽片上共面波导传输结构，其特征在于，所述多层地线结构的宽度相同。
7.根据权利要求5所述的全屏蔽片上共面波导传输结构，其特征在于，所述多层地线结构的宽度不相同且呈圆形分布于所述信号线周围，越靠近所述信号线的地线宽度越小。
8.一种全屏蔽片上共面波导传输结构的制造方法，包括如下步骤：
制备硅衬底，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；
在硅衬底上方制作形成底层金属屏蔽层；
在底层金属屏蔽层上形成中间填充层；
形成顶层介质层，并图形化介质层、电镀铜金属膜和化学机械抛光的方法形成信号线和地线；
在顶层金属层上方形成RDL金属屏蔽层。
9.根据权利要求8所述的全屏蔽片上共面波导结构的制造方法，其特征在于，形成RDL金属屏蔽层包括：
在顶层金属层上淀积介质层，并定义出通孔的形状；
淀积铝RDL金属，利用图形化的方式定义RDL金属形状形成顶层屏蔽层。
10.根据权利要求9所述的全屏蔽片上共面波导结构的制造方法，其特征在于，包括：
制备硅衬底，对所述硅衬底表面进行离子注入，形成均匀掺杂的阱；
在阱上方淀积金属前介质，并电镀铜金属膜形成金属层M1，用图形化的方法定义金属层M1形成底层金属屏蔽层；
在底层金属屏蔽层上淀积介质层作为通孔层V1，在该通孔层V1上定义金属线和触孔形状，之后电镀铜金属膜形成金属层M2并进行化学机械抛光形成双大马士革金属通孔结构，形成铜连接线和第二条地线；
重复上述步骤N-2次，形成上下联通的堆叠结构，构成该共面波导器件的上下联通的多层地线结构，其中N为大于等于2的整数；
在金属层MN上淀积介质层并定义顶层金属形状，之后电镀铜金属膜形成顶层金属层，并进行化学机械抛光形成所述地线和信号线；
在顶层金属层上淀积介质层并定义通孔的形状，之后淀积铝RDL金属膜，并定义RDL金属形状形成顶层屏蔽层。
CN201611262172.1A 2016-12-30 2016-12-30 一种全屏蔽片上共面波导传输结构及其制备方法 Pending CN106783812A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611262172.1A CN106783812A (zh) 2016-12-30 2016-12-30 一种全屏蔽片上共面波导传输结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611262172.1A CN106783812A (zh) 2016-12-30 2016-12-30 一种全屏蔽片上共面波导传输结构及其制备方法

Publications (1)

Publication Number Publication Date
CN106783812A true CN106783812A (zh) 2017-05-31

Family

ID=58953944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611262172.1A Pending CN106783812A (zh) 2016-12-30 2016-12-30 一种全屏蔽片上共面波导传输结构及其制备方法

Country Status (1)

Country Link
CN (1) CN106783812A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768345A (zh) * 2017-10-27 2018-03-06 德淮半导体有限公司 半导体装置及其制造方法
CN113013615A (zh) * 2021-02-22 2021-06-22 常熟市泓博通讯技术股份有限公司 配合紧密组装的天线模块
JPWO2021182157A1 (zh) * 2020-03-11 2021-09-16
CN114628368A (zh) * 2022-03-10 2022-06-14 深圳市赛元微电子有限公司 一种芯片电路模块的电磁屏蔽装置
EP4277018A1 (en) * 2022-05-09 2023-11-15 Nxp B.V. Low loss transmission line with stepped structures
US11824249B2 (en) * 2019-03-14 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Transmission line structures for millimeter wave signals
JP7435734B2 (ja) 2020-03-11 2024-02-21 株式会社村田製作所 樹脂多層基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
US20070241844A1 (en) * 2006-04-13 2007-10-18 Cheon Soo Kim Multi-metal coplanar waveguide
US20090108369A1 (en) * 2007-10-24 2009-04-30 Chu Kyong Tae Radio Frequency Device of Semiconductor Type
CN101752343A (zh) * 2008-12-09 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
US20070241844A1 (en) * 2006-04-13 2007-10-18 Cheon Soo Kim Multi-metal coplanar waveguide
US20090108369A1 (en) * 2007-10-24 2009-04-30 Chu Kyong Tae Radio Frequency Device of Semiconductor Type
CN101752343A (zh) * 2008-12-09 2010-06-23 台湾积体电路制造股份有限公司 集成电路结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768345A (zh) * 2017-10-27 2018-03-06 德淮半导体有限公司 半导体装置及其制造方法
US11824249B2 (en) * 2019-03-14 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Transmission line structures for millimeter wave signals
JPWO2021182157A1 (zh) * 2020-03-11 2021-09-16
JP7400941B2 (ja) 2020-03-11 2023-12-19 株式会社村田製作所 樹脂多層基板
JP7435734B2 (ja) 2020-03-11 2024-02-21 株式会社村田製作所 樹脂多層基板
CN113013615A (zh) * 2021-02-22 2021-06-22 常熟市泓博通讯技术股份有限公司 配合紧密组装的天线模块
CN114628368A (zh) * 2022-03-10 2022-06-14 深圳市赛元微电子有限公司 一种芯片电路模块的电磁屏蔽装置
EP4277018A1 (en) * 2022-05-09 2023-11-15 Nxp B.V. Low loss transmission line with stepped structures
US11888204B2 (en) 2022-05-09 2024-01-30 Nxp B.V. Low loss transmission line comprising a signal conductor and return conductors having corresponding curved arrangements

Similar Documents

Publication Publication Date Title
CN106783812A (zh) 一种全屏蔽片上共面波导传输结构及其制备方法
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
US9711465B2 (en) Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US8058953B2 (en) Stacked coplanar waveguide having signal and ground lines extending through plural layers
US10910314B2 (en) Conductive coating for a microelectronics package
EP1218788A2 (en) Waveguide structures integrated with standard cmos circuitry and methods for making the same
EP3560026A1 (en) Surface integrated waveguides and circuit structures therefor
JP5694227B2 (ja) ノイズ除去フィルタ
US20130234337A1 (en) Semiconductor package and fabrication method thereof
US20100156559A1 (en) Millimeter wave transmission line for slow phase velocity
US9455191B2 (en) Shielded coplanar line
KR20210060636A (ko) 환상형 커패시터 ｒｆ, 마이크로파, 및 ｍｍ 파 시스템들
US20200168553A1 (en) High density interconnect structures configured for manufacturing and performance
US20200286982A1 (en) Method of providing partial electrical shielding
US9842774B1 (en) Through substrate via structure for noise reduction
TWM496230U (zh) 晶粒封裝
CN107068651A (zh) 一种片上传输线结构及其制备方法
JP2011041283A (ja) 多帯域及び超広帯域用途のための、インピーダンスが最適化されたマイクロストリップ伝送線路のための方法、構造体、及び設計構造体
US20100102425A1 (en) Ultra wideband system-on-package and method of manufacturing the same
US20200343202A1 (en) Package design scheme for enabling high-speed low-loss signaling and mitigation of manufacturing risk and cost
US9263782B2 (en) Notch filter structure with open stubs in semiconductor substrate and design structure
US9552995B2 (en) Electrical interconnect for an electronic package
CN105185778A (zh) 一种片上集成变压器
CN101290922B (zh) 一种实现多系统间互连的三维互连系统
CN110534442A (zh) 封装结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531