JP2011041283A - 多帯域及び超広帯域用途のための、インピーダンスが最適化されたマイクロストリップ伝送線路のための方法、構造体、及び設計構造体 - Google Patents
多帯域及び超広帯域用途のための、インピーダンスが最適化されたマイクロストリップ伝送線路のための方法、構造体、及び設計構造体 Download PDFInfo
- Publication number
- JP2011041283A JP2011041283A JP2010181355A JP2010181355A JP2011041283A JP 2011041283 A JP2011041283 A JP 2011041283A JP 2010181355 A JP2010181355 A JP 2010181355A JP 2010181355 A JP2010181355 A JP 2010181355A JP 2011041283 A JP2011041283 A JP 2011041283A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- transmission line
- plates
- capacitance
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
- H01P3/006—Conductor backed coplanar waveguides
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
【解決手段】 本方法は、信号線路に関連付けられた接地平面内に複数の開口部を形成すること、複数の開口部の中に複数のキャパシタンス・プレートを形成すること、及び、複数のキャパシタンス・プレートを、信号線路と複数のキャパシタンス・プレートとの間に延びる複数のポストによって信号線路に接続することを含む。
【選択図】 図1
Description
15、115、215:信号線路
20、120:接地平面
25、125、225:基板
30、130:開口部(窓)
35、135、235:キャパシタンス・プレート(プレート)
40、140、240:ポスト
45:中間層
55、65:従来技術
60、70:本発明
80、88:誘電体材料層
82、84、86:金属層
90:絶縁体層
92、94、96、98:ビア層
150、250:コプレーナ導波路側面シールド
900:設計フロー
910:設計プロセス
920:入力設計構造体
930:ライブラリ要素
940:設計仕様
950:特性データ
960:検証データ
970:設計規則
980:ネットリスト
985:テストデータ・ファイル
990:第2の設計構造体
Claims (16)
- 伝送線路における特性インピーダンスを制御するための方法であって、
信号線路に関連付けられた接地平面内に複数の開口部を形成すること、
前記複数の開口部の中に複数のキャパシタンス・プレートを形成すること、及び
前記複数のキャパシタンス・プレートを、前記信号線路と前記複数のキャパシタンス・プレートとの間に延びる複数のポストによって前記信号線路に接続すること、
を含む方法。 - 前記キャパシタンス・プレートを、前記伝送線路がその上に形成される基板の緩和周波数より低い周波数において前記信号線路に付加的なキャパシタンスが与えられるサイズとすることをさらに含み、前記付加的なキャパシタンスが、周波数に基づいて決定される誘導損失に対応する、請求項1に記載の方法。
- 前記複数のキャパシタンス・プレートを形成することが、前記複数のキャパシタンス・プレートを前記接地平面と同一の層内に形成することを含む、請求項1に記載の方法。
- 前記信号線路を前記接地平面の上方の層内に形成することをさらに含む、請求項3に記載の方法。
- 前記信号線路と同一の面内にコプレーナ導波路側面シールドを形成することをさらに含み、前記コプレーナ導波路側面シールドが接地に繋がれる、請求項1に記載の方法。
- 基板の上に形成された信号線路と、
前記信号線路から延びる複数のポストと、
前記複数のポストに対応する複数のプレートと、
大地帰路線路と
を含む半導体伝送線路であって、
前記複数のポストの各々が、前記信号線路に接する第1の端部と、前記複数のプレートのそれぞれ1つに接する第2の端部とを有する、半導体伝送線路。 - 前記大地帰路線路が、前記複数のプレートと同一の面内に形成される、請求項6に記載の半導体伝送線路。
- 前記大地帰路線路が複数の開口部を有し、
前記複数のプレートの各々1つが、前記複数の開口部のそれぞれ1つの中に配置される、請求項7に記載の半導体伝送線路。 - 前記複数のプレートが、閾値周波数より低い周波数において前記信号線路に対してキャパシタンスを付加するように前記基板と相互作用する構造とされ、かつ配置される、請求項8に記載の半導体伝送線路。
- 前記基板がシリコンを含み、
前記閾値周波数が前記基板の緩和周波数である、
請求項9に記載の半導体伝送線路。 - 前記複数の開口部及び前記複数のプレートが、インダクタンスの所定の減少量に対応する量のキャパシタンスを付加するサイズとされる、請求項8に記載の半導体伝送線路。
- 前記大地帰路線路及び前記複数のプレートが最下層の配線レベルに形成され、
前記信号線路が最上層の配線レベルに形成される、
請求項6に記載の半導体伝送線路。 - 前記複数のプレートの底部と前記基板の上部との間に絶縁体をさらに含む、請求項6に記載の半導体伝送線路。
- 前記複数のポストの各々が、前記信号線路と前記複数のプレートを含む層との間の複数のレベルにわたって延びる、請求項6に記載の半導体伝送線路。
- 前記信号線路と同一のレベル内に形成された2つのコプレーナ導波路側面シールドをさらに含み、前記コプレーナ導波路側面シールドが前記大地帰路線路に繋がれる、請求項6に記載の半導体伝送線路。
- 前記大地帰路線路が、前記信号線路と同一のレベル内に形成された2つのコプレーナ導波路側面シールドを含み、
前記伝送線路が、前記信号線路の下方の接地平面を欠く、請求項6に記載の半導体伝送線路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/542,368 US8164397B2 (en) | 2009-08-17 | 2009-08-17 | Method, structure, and design structure for an impedance-optimized microstrip transmission line for multi-band and ultra-wide band applications |
US12/542368 | 2009-08-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011041283A true JP2011041283A (ja) | 2011-02-24 |
JP5511581B2 JP5511581B2 (ja) | 2014-06-04 |
Family
ID=43588240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010181355A Expired - Fee Related JP5511581B2 (ja) | 2009-08-17 | 2010-08-13 | 多帯域及び超広帯域用途のための、インピーダンスが最適化されたマイクロストリップ伝送線路のための方法、構造体、及び設計構造体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8164397B2 (ja) |
JP (1) | JP5511581B2 (ja) |
KR (1) | KR20110018265A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162904A (ja) * | 2016-03-08 | 2017-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3518280B1 (en) * | 2018-01-25 | 2020-11-04 | Murata Manufacturing Co., Ltd. | Electronic product having embedded porous dielectric and method of manufacture |
US10790567B2 (en) * | 2019-02-18 | 2020-09-29 | Qorvo Us, Inc. | Enhanced air core transmission lines and transformers |
US11063353B2 (en) | 2019-09-13 | 2021-07-13 | GlaiveRF, Inc. | E-fuse phase shifter and e-fuse phased array |
US11777208B2 (en) | 2021-05-21 | 2023-10-03 | GlaiveRF, Inc. | E-fuse switched-delay path phased array |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193401A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 高周波チョーク回路 |
JP2001230605A (ja) * | 2000-02-17 | 2001-08-24 | Toyota Central Res & Dev Lab Inc | 高周波伝送線路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4167714A (en) | 1978-03-20 | 1979-09-11 | Burroughs Corporation | Constant impedance transmission line routing network |
US5408053A (en) * | 1993-11-30 | 1995-04-18 | Hughes Aircraft Company | Layered planar transmission lines |
DE4417976C1 (de) * | 1994-05-21 | 1995-05-18 | Ant Nachrichtentech | Mikrowellenleitungsstruktur |
EP0774187A1 (en) | 1994-08-03 | 1997-05-21 | Madge Networks Limited | Electromagnetic interference isolator |
US5634208A (en) | 1995-03-28 | 1997-05-27 | Nippon Telegraph And Telephone Corporation | Multilayer transmission line using ground metal with slit, and hybrid using the transmission line |
US5712607A (en) * | 1996-04-12 | 1998-01-27 | Dittmer; Timothy W. | Air-dielectric stripline |
KR100308871B1 (ko) * | 1998-12-28 | 2001-11-03 | 윤덕용 | 동축 구조의 신호선 및 그의 제조 방법 |
KR100385976B1 (ko) * | 1999-12-30 | 2003-06-02 | 삼성전자주식회사 | 회로기판 및 그 제조방법 |
US7005371B2 (en) | 2004-04-29 | 2006-02-28 | International Business Machines Corporation | Method of forming suspended transmission line structures in back end of line processing |
GB0410186D0 (en) | 2004-05-07 | 2004-06-09 | Ibm | Capacitance modeling |
US7479842B2 (en) | 2006-03-31 | 2009-01-20 | International Business Machines Corporation | Apparatus and methods for constructing and packaging waveguide to planar transmission line transitions for millimeter wave applications |
-
2009
- 2009-08-17 US US12/542,368 patent/US8164397B2/en active Active
-
2010
- 2010-07-21 KR KR1020100070550A patent/KR20110018265A/ko active IP Right Grant
- 2010-08-13 JP JP2010181355A patent/JP5511581B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193401A (ja) * | 1993-12-24 | 1995-07-28 | Nec Corp | 高周波チョーク回路 |
JP2001230605A (ja) * | 2000-02-17 | 2001-08-24 | Toyota Central Res & Dev Lab Inc | 高周波伝送線路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162904A (ja) * | 2016-03-08 | 2017-09-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20110018265A (ko) | 2011-02-23 |
US20110037533A1 (en) | 2011-02-17 |
US8164397B2 (en) | 2012-04-24 |
JP5511581B2 (ja) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613244B2 (ja) | 貫通電極型ウィルキンソン電力分配器のための方法、構造体及び設計構造体 | |
US9035719B2 (en) | Three dimensional branchline coupler using through silicon vias and design structures | |
US8766747B2 (en) | Coplanar waveguide structures with alternating wide and narrow portions, method of manufacture and design structure | |
JP5476196B2 (ja) | 切換可能なオンチップ遅波伝送線路帯域消去フィルタのための回路構造体及び設計構造体並びに製造方法 | |
US8299873B2 (en) | Millimeter wave transmission line for slow phase velocity | |
JP5511581B2 (ja) | 多帯域及び超広帯域用途のための、インピーダンスが最適化されたマイクロストリップ伝送線路のための方法、構造体、及び設計構造体 | |
JP5576480B2 (ja) | 整調可能な特性インピーダンスを有する垂直型共平面導波路、その設計構造、およびその作製方法 | |
JP5671420B2 (ja) | スイッチ素子とインダクタとを含む構造体および半導体回路ならびにこれらに関する設計構造を実施する機械可読媒体 | |
US9553348B2 (en) | On-chip vertical three dimensional microstrip line with characteristic impedance tuning technique and design structures | |
US8130059B2 (en) | On chip slow-wave structure, method of manufacture and design structure | |
US9263782B2 (en) | Notch filter structure with open stubs in semiconductor substrate and design structure | |
US7586195B2 (en) | Semiconductor device | |
US10249581B2 (en) | Transmission line for 3D integrated circuit | |
US20120139667A1 (en) | On-chip high performance slow-wave coplanar waveguide structures, method of manufacture and design structure | |
Ge et al. | High-Performance Interconnects with Reduced Far-End Crosstalk for High-Speed ICs and Communication Systems | |
US8963657B2 (en) | On-chip slow-wave through-silicon via coplanar waveguide structures, method of manufacture and design structure | |
US8566759B2 (en) | Structure for on chip shielding structure for integrated circuits or devices on a substrate | |
US20120139668A1 (en) | On-chip high performance slow-wave microstrip line structures, methods of manufacture and design structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5511581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |