KR100308871B1 - 동축 구조의 신호선 및 그의 제조 방법 - Google Patents

동축 구조의 신호선 및 그의 제조 방법 Download PDF

Info

Publication number
KR100308871B1
KR100308871B1 KR1019990059866A KR19990059866A KR100308871B1 KR 100308871 B1 KR100308871 B1 KR 100308871B1 KR 1019990059866 A KR1019990059866 A KR 1019990059866A KR 19990059866 A KR19990059866 A KR 19990059866A KR 100308871 B1 KR100308871 B1 KR 100308871B1
Authority
KR
South Korea
Prior art keywords
signal line
photoresist
forming
ground line
plating
Prior art date
Application number
KR1019990059866A
Other languages
English (en)
Other versions
KR20000048298A (ko
Inventor
권영세
정인호
Original Assignee
윤덕용
한국과학기술원
이상헌
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤덕용, 한국과학기술원, 이상헌, 텔레포스 주식회사 filed Critical 윤덕용
Priority to KR1019990059866A priority Critical patent/KR100308871B1/ko
Priority to PCT/KR1999/000808 priority patent/WO2000039854A1/en
Priority to EP99962517A priority patent/EP1145317A4/en
Priority to AU18938/00A priority patent/AU1893800A/en
Priority to JP2000591665A priority patent/JP2002533954A/ja
Priority to US09/472,584 priority patent/US6466112B1/en
Publication of KR20000048298A publication Critical patent/KR20000048298A/ko
Application granted granted Critical
Publication of KR100308871B1 publication Critical patent/KR100308871B1/ko
Priority to US10/045,427 priority patent/US6677248B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/005—Manufacturing coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/06—Coaxial lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls

Abstract

본 발명의 동축 구조의 신호선은 고주파의 전기적 시스템에서 발생하는 신호 간섭 문제 및 신호선 연결 문제를 해결하기 위한 것이다.
본 발명의 동축 구조의 신호선을 제조하기 위해, 먼저 반도체 기판에 홈을 형성하고 홈의 표면 및 기판의 평탄한 표면 위에 제1 접지선을 형성한다. 그리고 나서, 홈의 표면 위에 형성된 제1 접지선 위에 유전 물질로 이루어진 제1 유전층을 형성하고, 제1 유전층 위에 신호 전송을 위한 신호선을 형성한다. 이때, 신호선은 기판의 평탄한 표면 위에 있는 제1 접지선과 거의 동일한 높이에 위치하도록 하다. 다음에, 신호선 및 제1 유전층 위에 유전 물질로 이루어진 제2 유전층을 형성하고, 상기 제1 접지선 및 제2 유전층 위에 제2 접지선을 형성한다.
이와 같이 본 발명의 신호선 구조는 신호선이 제1 및 제2 접지선에 의해 전기적으로 차폐되기 때문에 신호선과 반도체 기판의 다른 신호선과의 간섭을 방지할 수 있으며, 이에 따라 반도체 기판 위에 신호선을 콤팩트하게 배치할 수 있어 시스템을 소형화시킬 수 있다.

Description

동축 구조의 신호선 및 그의 제조 방법{coaxial type signal line and fabricating method thereof}
본 발명은 동축 구조의 신호선 및 그의 제조 방법에 관한 것으로서, 특히 고주파 전기적 시스템에서 발생하는 신호 간섭을 제거하고 시스템의 전체 크기를 줄일 수 있도록 하는 동축 구조의 신호선 및 그의 제조 방법에 관한 것이다.
종래 고주파 신호를 이용한 시스템에서는 코플레이너(coplanar) 구조와 마이크로스트립(micro strip)구조의 전송선이 주로 사용되었다.
코플레이너 구조의 전송선은 평면 구조로 제작이 쉬운 장점이 있다. 코플레이너 구조에서는 주로 신호선의 넓이와 접지와의 간격에 의해 특성 임피던스가 결정되는데, 그 특성은 사용 기판의 종류와 질에 의존한다. 이 구조는 주로 평면 구조 제작이 쉬운 반도체 위에 시스템이나 회로를 구현할 때 많이 이용된다.
마이크로스트립 구조는 하부 바닥의 접지와 신호선 사이의 높이 및 신호선의 넓이에 의해 특성 임피던스가 결정되는 구조로 주로 인쇄회로기판(PCB: printed circuit board)을 이용한 시스템 구현에 이용되며, 최근에는 반도체를 이용한 시스템 구현에 이용되기도 한다.
위의 두 가지의 신호선 구조는 모두 신호선이 차폐(shielding)되지 않은 개방 구조로 신호의 전송 과정에서 방사(radiation)에 의한 손실이 발생하며, 또한 개방 영역에 의해 다른 신호선과의 간섭이 발생하는 문제점이 있다. 이러한 문제점을 해결하기 위해서 상술한 두 가지 구조의 상부에 차폐를 위한 금속을 증착하거나 하부의 기판을 식각하는 등 여러 방법이 제안되고 있다. 그러나, 이러한 시도는 부분적인 특성의 개선이 있을 뿐 근본적인 신호 간섭 및 방사에 의한 손실을 해결할 수 없고 제작 또한 어렵다는 한계가 있다.
특히 최근 들어 시스템의 사용 주파수가 높아지고, 고주파의 송신 및 수신 시스템을 아주 작은 크기로 기판에 구현할 것을 요구하기 때문에, 이러한 신호 간섭은 더욱더 시스템의 성능을 좌우하는 요소로 되고 있다.
따라서, 개방 구조의 신호선에 의한 신호 간섭 및 손실을 개선하기 위하여구조적으로 폐쇄된 신호선의 개발이 필요하게 되었다.
도1은 일본 특허 공개 공보 평3-211870에 도시된 폐쇄된 신호선 구조를 나타내는 도면이다.
도1에 도시된 바와 같이, 종래의 폐쇄된 신호선 구조에 의하면 반도체 기판(1) 위에 제1 접지 도체(2)가 형성되고, 제1 접지 도체(2)위에 제1 유전층(dielectric layer)(3)이 형성된다. 제1 유전층의 중앙 부근 위에는 신호선(4)이 형성되고, 제1 유전층(3) 및 신호선(4) 위에는 제2 유전체층(5)이 형성된다. 그리고, 제2 접지 도체(6)가 제1 유전층(3) 및 제2 유전층(5)을 둘러싸고 있으며, 제1 접지 도체(2)와 연결되어 있다.
이와 같은 구조에 따르면, 신호선(4)이 제1 접지 도체(2)와 제2 접지 도체(6)에 의해 전기적으로 차폐되기 때문에, 인접하는 신호선과의 간섭을 줄일 수 있다.
그러나, 도1에 도시한 종래의 신호선 구조에 따르면, 신호선(4)이 반도체 기판의 표면 위에 바로 위치하지 않고 반도체 표면으로부터 일정 거리만큼 떨어진 곳에 위치하기 때문에, 반도체 기판의 표면에 있는 다른 신호선과의 연결이 쉽지 않다는 문제점이 있다. 또한 신호선(4)을 반도체 기판의 표면에 있는 다른 신호선과 연결한다고 하더라도 쉽게 단선되는 문제점이 있다. 따라서, 도1에 도시한 종래의 신호선 구조는 단지 신호선의 패키징에만 이용될 수 있을 뿐, 집적회로(IC) 제작에는 직접 적용되기 어렵다는 한계가 있었다.
한편, 종래의 신호선 구조는 신호선(4)이 유전체 물질 위에 형성되기 때문에, 신호선(4)에 의해 전송되는 주파수가 높을수록 손실(loss)이 증가하는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 이와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 고주파의 전기적 시스템에서 발생하는 신호 간섭 문제 및 신호선 연결 문제를 해결하기 위한 동축 구조의 신호선 및 그의 제조 방법을 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 신호 전송시 발생되는 신호 손실을 줄이기 위한 동축 구조의 신호선 및 그의 제조 방법을 제공하기 위한 것이다.
도1은 종래의 신호선 구조의 단면도이다.
도2 내지 도7은 본 발명의 제1 실시예에 따른 신호선의 제조 방법을 나타내는 도면이다.
도8 내지 도15는 본 발명의 제2 실시예에 따른 신호선의 제조 방법을 나타내는 도면이다.
도16은 본 발명의 제3 실시예에 따른 신호선 구조를 나타내는 도면이다.
도17 내지 도23은 본 발명의 제4실시예에 따른 신호선의 제조 방법을 나타내는 도면이다.
이와 같은 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 동축 구조의 신호선은
홈을 가지는 기판; 상기 홈의 표면 및 상기 기판의 평탄한 표면 위에 형성되는 제1 접지선; 상기 홈의 표면 위에 형성되는 상기 제1 접지선 위에 형성되는 제1 유전층; 상기 제1 유전층 위에 형성되며 신호를 전송하는 신호선; 상기 신호선과 상기 제1 유전층 위에 형성되어 상기 신호선을 둘러싸는 제2 유전층; 및 상기 제2 유전층 및 상기 제1 접지선 위에 형성되어 상기 신호선을 전기적으로 차폐하는 제2 접지선을 포함한다.
한편, 본 발명의 다른 특징에 따른 동축 구조의 신호선은
홈을 가지는 기판; 상기 홈의 표면 및 상기 기판의 평탄한 표면 위에 형성되는 제1 접지선; 상기 홈의 표면 위에 형성된 상기 제1 접지선 위에 형성되는 지지수단; 상기 지지수단 위에 형성되며 신호를 전송하는 신호선; 및 상기 기판의 평탄한 표면 위에 형성되는 상기 제1 접지선에 연결되며 스페이스를 두고 상기 신호선을 둘러싸는 제2 접지선을 포함한다.
한편, 본 발명의 하나의 특징에 따른 동축 구조의 신호선 제조 방법은
기판에 홈을 형성하는 단계; 상기 홈의 표면 및 기판의 평탄한 표면 위에 제1 접지선을 형성하는 단계; 상기 홈의 표면 위에 형성된 상기 제1 접지선 위에 유전 물질로 이루어진 제1 유전층을 형성하는 단계; 상기 제1 유전층 위에 신호 전송을 위한 신호선을 형성한 단계; 상기 신호선 및 상기 제1 유전층 위에 유전 물질로 이루어진 제2 유전층을 형성하는 단계; 및 상기 제1 접지선 및 상기 제2 유전층 위에 제2 접지선을 형성하는 단계를 포함한다.
한편, 본 발명의 다른 특징에 따른 동축 구조의 신호선 제조 방법은
기판에 홈을 형성하는 단계; 상기 홈의 표면 및 상기 기판의 평탄한 표면 위에 제1 접지선을 형성하는 단계; 상기 홈의 표면 위에 형성된 상기 제1 접지선 위에 지지수단을 형성하는 단계; 상기 홈의 표면 위에 형성된 상기 제1 접지선 및 상기 지지수단 위에 제1 포토레지스트를 형성한 후 상기 지지수단에 대응하는 상기 제1 포토레지스트를 제거하여 상기 지지수단을 개방시키는 단계; 상기 개방된 지지수단 위에 신호를 전송하기 위한 신호선을 형성하는 단계; 상기 신호선 및 상기 제1 포토레지스트 위에 제2 포토레지스트를 형성하는 단계; 상기 제1 접지선 및 상기 제2 포토레지스트 위에 제2 접지선을 형성하는 단계; 및 상기 제1 및 제2 접지선 내부에 있는 상기 제1 및 제2 포토레지스트를 제거하는 단계를 포함한다.
여기서, 상기 지지수단을 개방하는 단계는
상기 홈의 표면 및 상기 기판의 평탄한 부분에 형성된 상기 제1 접지선 및 상기 지지수단 위에 제1 포토레지스트를 형성하는 단계; 및 상기 지지수단에 대응하는 상기 제1 포토레지스트를 제거하여 상기 지지수단을 개방시키는 단계를 포함할 수 있다.
또한, 상기 신호선을 형성하는 단계는
상기 제1 포토레지스트 및 상기 개방된 지지 수단 위에 도금을 위한 희생 금속을 형성하는 단계; 상기 희생 금속 위에 제3 포토레지스트를 도포한 후, 상기 지지 수단에 대응하는 부분에 있는 상기 제3 포토레지스트를 제거하여 상기 지지 수단 위에 형성된 희생 금속을 개방시키는 단계; 및 도금을 통해 상기 개방된 희생 금속 위에 신호 전송을 위한 신호선을 형성하는 단계를 포함할 수 있다.
또한, 상기 제2 포토레지스트를 형성하는 단계는
상기 제3 포토레지스트 및 상기 희생 금속을 제거하는 단계; 상기 제1 포토레지스트를 평탄화하여 상기 기판의 평탄한 표면 위에 있는 제1 접지선 위를 개방하는 단계; 및 상기 신호선 및 상기 제1 포토레지스트 위에 상기 제2 포토레지스트를 형성하는 단계를 포함할 수 있다.
한편, 본 발명의 또 다른 특징에 따른 동축 구조의 신호선 제조 방법은
기판 위에 제1 희생 금속층을 형성하는 단계; 상기 제1 희생 금속층 위에 제1, 제2, 제3 개구부를 가지는 제1 포토레지스트를 형성하는 단계; 도금을 행하여상기 제1, 제2, 제3 개구부에 각각 제1, 제2, 제3 도금층을 행하는 단계; 상기 제1, 제2, 제3 도금층 위에 각각 제4, 제5, 제6 개구부를 가지는 제2 포토레지스트를 상기 제1 포토레지스트 위에 형성하는 단계; 도금을 행하여 상기 제4, 제5, 제6 개구부에 각각 제4, 제5, 제6 도금층을 형성하는 단계; 상기 제4, 제5, 제6 도금층 위에 각각 제7, 제8, 제9 개구부를 가지는 제3 포토레지스트를 상기 제2 포토레지스트 위에 형성하는 단계; 도금을 행하여 상기 제7, 제8, 제9 개구부에 각각 제7, 제8, 제9 도금층을 형성하는 단계; 상기 제7 및 제9 도금층 위에 각각 제10 및 제11 개구부를 가지는 제4 포토레지스트를 상기 제3 포토레지스트 및 상기 제8 도금층 위에 형성하는 단계; 도금을 행하여 상기 제10 및 제11 개구부에 각각 제10 및 제11 도금층을 형성하는 단계; 상기 제4 포토레지스트 및 상기 제10 및 제11 도금층 위에 제2 희생 금속층을 형성하는 단계; 상기 제2 희생 금속층 위에 상기 제10 및 제11 도금층을 연결하는 제12 개구부를 가지는 제5 포토레지스트를 형성하는 단계; 도금을 행하여 상기 제12 개구부에 제12 도금층을 행하는 단계; 및 상기 제1 내지 제5 포토레지스트 및 상기 도금층에 인접하지 않은 상기 제1 및 제2 희생 금속층을 제거하는 단계를 포함한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 상세하게 설명한다.
먼저, 도2 내지 도7을 참조하여 본 발명의 제1 실시예에 따른 동축 구조의 신호선 및 신호선 제조 방법을 설명한다.
도7은 본 발명의 제1 실시예에 따른 신호선 구조의 단면도이다.
도7에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 신호선 구조는 반도체 기판(11), 제1 및 제2 접지선(21, 61), 제1 및 제2 유전층(31, 51), 및 신호선(41)을 포함한다.
반도체 기판(11)은 소정 형태의 홈(groove)을 가지며, 제1 접지선(21)은 반도체 기판(11)의 표면 및 상기 홈의 표면상에 형성된다. 제1 유전층(31)은 상기 반도체 기판(11)의 홈 위에 형성된 제1 접지선 위에 형성된다. 제1 유전층(31) 위의 중앙 부근에는 신호를 전송하기 위한 신호선(41)이 형성된다. 이때, 신호선(41)은 반도체 기판(11)의 표면 위에 형성된 제1 접지선(21)과 거의 같은 높이 상에 위치한다. 제2 유전체층(51)은 신호선(41)과 제1 유전층(31) 위에 형성되어 신호선(41)을 감싸고 있으며, 제2 접지선(61)은 제2 유전층(51) 및 제1 접지선(21) 위에 형성된다. 제1 및 제2 접지선(21, 61)은 신호선(41)을 전기적으로 차폐하는 역할을 한다.
다음은, 도2 내지 도7을 참조하여 본 발명의 제1 실시예에 따른 신호선 구조의 제조 방법을 설명한다.
먼저, 도2에 도시한 바와 같이 반도체 기판(11)의 신호선이 형성될 부분에 홈(11a)을 소정 형태로 식각한 후, 도3에 도시한 바와 같이 반도체 기판(11) 위에 금속을 증착 또는 도금하여 제1 접지선(21)을 형성한다.
그리고 나서, 도4에 도시한 바와 같이 반도체 기판의 홈(11a) 위에 형성된 제1 접지선(21) 위에 유전 물질로 이루어진 제1 유전층(31)을 도포하고 평탄화한다. 다음에, 도5에 도시한 바와 같이 제1 유전층(31) 위의 중앙 부근에 신호 전송을 위한 금속의 신호선(41)을 형성한다.
다음에, 신호선(41)의 상부 및 제1 유전층(31)의 상부에 제2 유전층(51)을 형성한다. 이때, 신호선(41)이 제1 유전층(31) 및 제2 유전층(51)의 좌우 및 상하 대칭이 되도록 제2 유전층(51)을 형성하는 것이 바람직하다. 이를 위해 먼저, 제2 유전층(51)을 유기 화학 증착 또는 스핀 코팅으로 형성시킨 다음 신호선(41)이 제1 유전층(31) 및 제2 유전층(51)의 좌우 및 상하 대칭이 되도록 제2 유전층(51)의 특정 부분을 플라즈마 가스를 이용하여 식각한다.
마지막으로, 금속을 증착 또는 도금하여 제2 접지선(61)을 형성시킨다. 이때 제1 및 제2 접지선(21,61)은 제1 접지선(21)이 이미 드러나 있기 때문에 자연적으로 연결된다.
본 발명의 제1 실시예에 따른 신호선 구조는 신호선의 두께와 폭 및 제1 및 제2 접지선에 의해 둘러싸인 유전층의 형태(즉, 반도체 기판 및 유전층의 식각 형태)에 의해 특성 임피던스와 전송 특성이 결정된다.
이와 같은 본 발명의 제1 실시예에 따른 신호선 구조는 신호선(31)이 두 접지선(21, 61)에 의해 전기적으로 차폐되기 때문에 신호선과 반도체 기판의 다른 신호선과의 간섭을 방지할 수 있다. 따라서, 반도체 기판 위에 신호선을 콤팩트하게 배치할 수 있어 시스템을 소형화시킬 수 있다.
또한, 신호선이 반도체 기판의 표면과 거의 같은 높이에서 형성되기 때문에 반도체 기판의 표면에 형성된 다른 신호선과 쉽게 연결할 수 있다. 따라서, 본 발명의 제1 실시예에 따른 신호선 구조는 패키징 뿐만 아니라 집적 회로에도 직접 이용할 수 있다.
그러나, 본 발명의 제1 실시예에 따른 신호선 구조는 신호선(41)이 제1 유전층 및 제2 유전층(31, 51)에 의해 둘러싸여 있기 때문에, 신호선(41)에 의해 전송되는 주파수가 높을수록 유전물질에 의한 손실이 증가하는 문제점이 있다.
이하에서 설명하는 본 발명의 제2 실시예에 따른 신호선 구조는 이와 같은 문제점을 해결하기 위한 것이다.
다음에는 도8 내지 도15를 참조하여 본 발명의 제2 실시예에 따른 동축 구조의 신호선 및 신호선 제조 방법을 설명한다.
도15는 본 발명의 제2 실시예에 따른 신호선 구조의 단면도이다.
도15에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 신호선 구조는 반도체 기판(100), 제1 및 제2 접지선(110, 180), 지지 수단(130) 및 신호선(160)을 포함한다.
반도체 기판(100)은 소정 형태의 홈(groove)을 가지며, 제1 접지선(110)은 반도체 기판(100)의 표면 및 상기 홈의 표면 위에 형성된다. 지지 수단(130)은 유전물질로 이루어지며, 반도체 기판(100)의 홈 위에 형성된 제1 접지선(110) 위의 중앙 부근에 형성된다. 지지 수단(130) 위에는 신호를 전송하기 위한 신호선(160)이 형성된다. 이때, 신호선(160)은 반도체 기판(100)의 표면 위에 형성된 제1 접지선(110)과 거의 같은 높이 상에 위치한다. 제2 접지선(180)은 일정한 스페이스(190)를 둔 채 신호선(160)을 둘러싸며 접지선(110)과 연결된다. 이때, 스페이스(190)는 진공 상태일 수도 있으며, 공기가 들어가 있는 상태일 수도 있다.제1 접지선(110)과 제2 접지선(180)은 신호선(160)을 전기적으로 차폐하는 역할을 한다. 다음은, 도8 내지 도15를 참조하여 본 발명의 제2 실시예에 따른 신호선 구조의 제조 방법을 설명한다.
먼저, 도8에 도시한 바와 같이 반도체 기판(100)의 신호선이 형성될 부분에 홈을 소정 형태로 식각한 후, 상기 홈 및 반도체 기판(100)의 표면 위에 금속을 증착 또는 도금하여 제1 접지선(110)을 형성한다.
그리고 나서, 도9에 도시한 바와 같이 홈 위에 형성된 제1 접지선(110) 위의 중앙 부근에 지지 수단(120)을 형성한다. 구체적으로 본 발명의 제2 실시예에 따르면 제1 접지선(110) 위에 감광성의 유전 물질을 도포한 후 사진 작업을 이용해 지지 수단(120)을 형성한다.
다음에, 도10에 도시한 바와 같이, 제1 접지선(110) 및 지지수단(120) 위에 포토레지스트(130)를 도포한 후, 지지 수단(130)의 위에 도포된 포토레지스트를 제거하여 지지 수단(120)을 개방시킨다.
그리고 나서, 도11에 도시한 바와 같이 포토레지스트(130) 및 개방된 지지 수단(120)위에 도금을 위한 희생 금속(140)을 형성하고 희생 금속(140) 위에 포토레지스트(150)를 도포한 후,지지 수단(120)에 대응하는 부분에 있는 포토레지스트를 제거하여 지지 수단(120) 위에 형성된 희생 금속 부분을 개방시킨다.
다음에, 도12에 도시한 바와 같이 도금을 행하여 개방된 희생 금속 위에 신호 전송을 위한 신호선(160)을 형성한 다.
그 후, 도13에 도시한 바와 같이 포토레지스트(150) 및 희생 금속(140)을 제거한 후, 포토레지스트(120)를 평탄화하여 제1 접지선(120) 위를 개방한다.
그리고 나서, 도14에 도시한 바와 같이 신호선(160) 및 포토레지스트(160)의 위에 포토레지스트(170)를 형성한다. 이때, 신호선(160)이 포토레지스트(130) 및 포토레지스트(170))의 좌우 및 상하 대칭이 되도록 포토레지스트(130)를 형성하는 것이 바람직하다. 그리고 나서, 금속을 증착 또는 도금하여 제2 접지선(180)을 형성시킨다. 이때 제1 및 제2 접지선(110,180)은 제1 접지선(21)이 이미 드러나 있기 때문에 자연적으로 연결된다.
마지막으로, 제1 및 제2 접지선(110,180) 내부의 포토레지스트(120, 170)를 개방되어 있는 부분(도15에서는 지면에 수직한 방향에 있는 신호선의 앞과 뒤에 대응하는 부분)을 통해 제거하여 제1 및 제2 접지선(110, 180)에 의해 둘러싸인 스페이스(190)를 진공 상태 또는 공기가 들어가 있는 상태로 한다.
이와 같은 본 발명의 제2 실시예에 따른 신호선 구조는 신호선(160)이 두 접지선(110, 180)에 의해 전기적으로 차폐되기 때문에 신호선과 반도체 기판의 다른 신호선과의 간섭을 방지할 수 있으며, 또한 신호선이 반도체 기판의 표면과 거의 같은 높이에서 형성되기 때문에 반도체 기판의 표면에 형성된 다른 신호선과 쉽게 연결할 수 있다.
또한, 본 발명의 제2 실시예에 따른 신호선 구조는 제1 및 제2 접지선(110, 180)에 의해 둘러싸인 스페이스(190)가 유전 물질이 채워진 상태가 아닌, 진공 상태 또는 공기가 들어가 있는 상태이기 때문에 신호선(160)에 의해 전송되는 주파수의 증가에 따른 신호 손실을 줄일 수 있다.
한편, 본 발명의 제2 실시예에 다른 신호선 구조는 제1 및 제2 접지선(110,180) 내부의 포토레지스트(120, 170)를 신호선의 앞과 뒤에 대응하는 부분을 통해 제거해야 하는데, 만일 신호선의 길이가 긴 경우에는 내부의 포토레지스트를 제거하는데 어려움이 있을 수 있다.
이와 같은 문제는 도16에 도시한 본 발명의 제3 실시예에 따른 신호선 구조를 통해 해결할 수 있다 .
본 발명의 제3 실시예에 따른 신호선 구조는 본 발명의 제2 실시예에 따른 신호선 구조와 동일하며, 단지 신호선(160)의 상부에 있는 제2 접지선(180)의 일부분(200)이 개방된 것만이 다를 뿐이다. 이때, 개방된 부분의 크기는 신호선을 통해 전송되는 파장의 100분의 1이 이하인 것이 바람직하다. 이와 같은 본 발명의 제3 실시예에 따른 신호선 구조는 신호선의 앞뒤의 개방된 부분뿐만 아니라, 제2 접지선의 개방된 부분(200)을 통해서도 내부의 포토레지스트를 제거하기 때문에, 내부의 포토레지스트를 효과적으로 제거할 수 있다. 이때, 본 발명의 제3 실시예에 따른 신호선 구조는 개방 부분(200)을 가지고 있으나, 개방 부분의 크기를 전송 신호의 파장 보다 충분히 작게(예를 들어, 개방 부분의 크기를 파장의 100분의 1 이하로 함)하였기 때문에 거의 손실 없이 전기적 차폐 효과를 유지할 수 있다.
다음에는 도17 내지 도23을 참조하여 본 발명의 제4 실시예에 따른 동축 구조의 신호선 및 신호선 제조 방법을 설명한다.
도23은 본 발명의 제4 실시예에 따른 신호선 구조의 단면도이다.
도23에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 신호선 구조는 절연기판(300), 접지선(340a, 340b, 440), 접지 외벽(470a, 470b), 지지 수단(460) 및 신호선(402)을 포함한다.
절연 기판(300)의 표면 위에는 금속 물질로 이루어지는 접지선(340a, 340b)이 형성된다. 이때, 접지선(340a, 340b)은 연속되지 않고 두 부분으로 분리되다. 분리된 두 접지선(340a, 340b) 사이의 절연 기판(300)의 표면 위에는 금속 물질로 이루어진 지지수단(460)이 형성된다. 지지 수단(460) 위에는 신호를 전송하기 위한 신호선(402)이 형성된다. 이때, 지지 수단(400)은 신호선(402) 밑에 연속해서 형성될 필요는 없으며, 신호선(402)을 지지할 정도의 간격을 유지한 채 형성되는 것이 바람직하다.
분리된 접지선(340a, 340b)의 위에는 각각 접지선(340a, 340b)과 거의 수직하게 접지 외벽(470a, 470b)이 형성된다. 접지 외벽(470a, 470b) 위에는 접지선(440)이 형성되며, 이 접지선(440)은 접지 외벽(470a, 470b)을 전기적으로 연결시킨다.
접지선(340a, 340b, 440)과 접지 외벽(470a, 470b)은 일정한 스페이스를 둔채 신호선(402)을 둘러쌓아 신호선(402)을 전기적으로 차폐하는 역할을 한다. 이때 스페이스는 진공 상태일 수도 있으며, 공기가 들어가 있는 상태일 수도 있다.
다음은, 도17 내지 도23을 참조하여 본 발명의 제4 실시예에 따른 신호선 구조의 제조 방법을 설명한다.
먼저, 도17에 도시한 바와 같이, 절연기판(300) 위에 희생 금속층(310)과 금속층(320)을 차례로 증착한다. 본 발명의 제4 실시예에서는 공기 중에서 빠르게 표면만 산화되는 티탄(Ti)을 희생 금속층(310)으로 사용하였으며, 금속층(320)으로는 금을 사용하였다.
그리고 나서, 도18에 도시한 바와 같이, 하부 접지선 및 지지 수단이 형성될 부분을 제외한 나머지 부분의 금속층(320)을 제거한 후, 금속층(320)이 제거된 영역에 포토레지스트(330)를 형성한다. 다음, 전기적으로 도금을 행하여 포토레지스트가 형성되지 않은 영역에 제1 도금층(340, 342)을 형성한다. 이때, 도금층(340)은 접지선으로 사용하기 위한 것이며, 도금층(342)은 신호선 지지 수단으로 사용하기 위한 것이다. 본 발명의 제4 실시예에서는 도금층(340, 342)으로 구리를 사용하였다.
다음에, 도19에 도시한 바와 같이 포토레지스트(330) 및 제1 도금층(340, 342) 위에 포토레지스트(350)를 형성한 후, 접지 외벽 및 지지 수단이 형성될 영역의 포토레지스트를 제거하여 제1 도금층(340, 342)의 일부 영역을 개방한다. 그리고 나서, 도금을 행하여 개방된 제1 도금층(340, 342) 위에 제2 도금층(360, 362)을 형성한다. 제2 도금층(360)은 접지 외벽으로 사용하기 위한 것이며, 제2 도금층(362)은 신호선 지지 수단으로 사용하기 위한 것이다. 이때, 본 발명의 제4 실시예에 따르면 제2 도금층(360, 362)이 제1 도금층(340, 342) 위에 각각 형성되기 때문에, 도금을 위해 별도로 희생 금속층을 형성할 필요는 없다.
그리고 나서, 도20에 도시한 바와 같이 포토레지스트(350), 제2 도금층(360, 362) 위에 희생 금속층(370)과 금속층(380)을 차례로 증착하고, 접지 외벽 및 지지 수단이 형성될 부분을 제외한 나머지 부분의 금속층(380)을 제거한후, 금속층(380)이 제거된 영역에 포토레지스트(390)를 형성한다. 다음, 전기적으로 도금을 행하여 포토레지스터가 형성되지 않은 영역에 제3 도금층(400, 402)을 형성한다. 이때, 도금층(400)은 접지 외벽으로 사용하기 위한 것이며, 도금층(402)은 신호를 전송하기 위한 신호선으로 사용하기 위한 것이다.
그리고 나서, 도21에 도시한 바와 같이 포토레지스트(390) 및 제3 도금층(400, 402) 위에 포토레지스트(410)를 형성하고, 접지 외벽이 형성될 영역의 포토레지스트를 제거하여 제3 도금층(400)의 일부 영역을 개방한다. 그리고 나서, 도금을 행하여 개방된 제3 도금층(400) 위에 제4 도금층(420)을 형성한다.
그리고 나서, 도22에 도시한 바와 같이, 포토레지스트(410), 제4 도금층(420) 위에 희생 금속층(430)과 금속층(440)을 차례로 증착하고, 상부 접지선이 형성될 부분을 제외한 나머지 부분의 금속층(440)을 제거한 후, 금속층(440)이 제거된 영역에 포토레지스트(450)를 형성한다. 다음, 전기적으로 도금을 행하여 포토레지스터가 형성되지 않은 영역에 제5 도금층(460)을 형성한다. 이때, 제5 도금층(460)은 도16에 도시한 제3 실시예와 마찬가지로 일부분이 개방될 수 있으며, 개방된 부분의 크기는 신호선에 전송되는 파장에 비해 상당히 작게 (예컨대, 100분의 1 이하로) 하는 것이 바람직하다.
마지막으로 도23에 도시한 바와 같이, 포토레지스트 및 희생 금속층을 제거하여 본 발명의 제4 실시예에 따른 동축 신호선을 형성한다.
앞서 설명한 바와 같이 본 발명의 제4 실시예에서는 희생 금속층으로 티탄(Ti)을 사용하였는데, 이러한 Ti을 희생 금속층으로 사용하면 다음과 같은 이점이 있다. 여러 층의 포토레지스트를 사용하는 공정에서 하부 포토레지스트는 공정이 진행될수록 그 평판도가 나빠지기 때문에, 상부의 도금 공정시 마스크 역할을 하는 하부 포토레지스트의 아래에도 도금이 행해질 수 있다. 그러나, 본 발명의 제4 실시예에 따르면, 하부 포토레지스트 위에 형성된 티탄은 공기 중에서 급속히 표면만 산화되므로 희생 금속으로서의 전도성을 그대로 유지한 채, 하부 포토레지스트의 평탄도와 무관하게 하부 포토레지스트 아래로 도금이 행해지는 것을 방지할 수 있다.
이상에서는 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니고 그 외의 다양한 변경이나 변형이 가능하다.
예컨대, 본 발명의 제2 실시예에서는 신호선을 도금을 통해 형성하였으나, 이외에 증착 등의 방법을 통해 형성할 수 있다. 이 경우의 구체적인 방법은 이 발명이 속하는 기술분야의 전문가라면 이미 설명한 내용으로부터 쉽게 알 수 있으므로 구체적인 설명은 생략한다.
또한, 본 발명의 제1 실시예 및 제2 실시예에서 제1 및 제2 접지선에 의해 둘러싸인 부분은 육각형의 구조를 취하고 있으나, 이외에도 타원형 또는 원형 등의 대칭구조를 취할 수도 있으며, 또한 비대칭 구조를 취할 수 있다.
또한, 본 발명의 제4 실시예에서는 금속층과 도금층을 다른 금속으로 사용하였으나, 동일한 금속을 사용할 수 있다. 또한, 본 발명의 실시예에서는 반도체 기판만을 설명하였으나, 그 외의 다른 형태의 기판일수도 있다.
이상에서 설명한 바와 같이 본 발명에 따르면, 고주파의 전기적 시스템에서 발생하는 신호 간섭 문제를 해결할 수 있으므로 시스템을 소형화시킬 수 있다.
또한, 본 발명의 신호선 구조는 전기적으로 차폐하기 위한 신호선과 반도체 기판 위에 있는 다른 신호선을 쉽게 연결할 수 있기 때문에, 패키징 뿐만 아니라 집적 회로로도 구현할 수 있다.
또한, 본 발명의 신호선 구조는 고주파의 신호 전송시 발생되는 신호 손실을 줄일 수 있다.

Claims (26)

  1. 홈을 가지는 기판;
    상기 홈의 표면 및 상기 기판의 평탄한 표면 위에 형성되는 제1 접지선;
    상기 홈의 표면 위에 형성되는 상기 제1 접지선 위에 형성되는 제1 유전층;
    상기 제1 유전층 위에 형성되며 신호를 전송하는 신호선;
    상기 신호선과 상기 제1 유전층 위에 형성되어 상기 신호선을 둘러싸는 제2 유전층; 및
    상기 제2 유전층 및 상기 제1 접지선 위에 형성되어, 상기 신호선을 전기적으로 차폐하는 제2 접지선을 포함하는 동축 구조의 신호선.
  2. 제1항에 있어서,
    상기 기판은 반도체 기판인 것을 특징으로 하는 동축 구조의 신호선.
  3. 제1항에 있어서,
    상기 신호선은 상기 기판의 평탄한 표면 위에 형성된 상기 제1 접지선과 거의 같은 높이 상에 위치하는 것을 특징으로 하는 동축 구조의 신호선.
  4. 제1항에 있어서,
    상기 신호선은 상기 제1 접지선 및 제2 접지선에 의해 대칭 형태로 둘러싸인것을 특징으로 하는 동축 구조의 신호선.
  5. 기판에 홈을 형성하는 단계;
    상기 홈의 표면 및 기판의 평탄한 표면 위에 제1 접지선을 형성하는 단계;
    상기 홈의 표면 위에 형성된 상기 제1 접지선 위에 유전 물질로 이루어진 제1 유전층을 형성하는 단계;
    상기 제1 유전층 위에 신호 전송을 위한 신호선을 형성한 단계;
    상기 신호선 및 상기 제1 유전층 위에 유전 물질로 이루어진 제2 유전층을 형성하는 단계; 및
    상기 제1 접지선 및 상기 제2 유전층 위에 제2 접지선을 형성하는 단계를 포함하는 동축 구조의 신호선 제조 방법.
  6. 제5항에 있어서,
    상기 기판은 반도체 기판이며,
    상기 홈은 식각에 의해 형성되는 것을 특징으로 하는 동축 구조의 신호선 제조 방법.
  7. 제5항에 있어서,
    상기 제1 유전층을 형성하는 단계는
    상기 제1 접지선 위에 제1 유전층을 도포하는 단계; 및
    상기 유전층을 평탄화하여, 상기 기판의 평탄한 표면 위에 있는 제1 접지선을 개방하는 단계를 포함하는 동축 구조의 신호선 제조 방법.
  8. 제5항에 있어서,
    상기 신호선은 상기 제1 접지선 및 제2 접지선에 의해 대칭 형태로 둘러싸인 것을 특징으로 하는 동축 구조의 신호선의 제조방법.
  9. 제8항에 있어서,
    상기 제2 유전층을 형성하는 단계는
    신호선 및 상기 제1 유전층 위에 유전 물질을 유기 화학 증착 또는 스핀 코팅으로 형성시키는 단계 및
    상기 유전물질을 플라즈마 가스를 이용하여 식각하여 제2 유전층을 형성함으로써, 상기 신호선이 제1 유전층 및 상기 제2 유전층에 의해 대칭되도록 하는 동축 구조의 신호선의 제조방법.
  10. 홈을 가지는 기판;
    상기 홈의 표면 및 상기 기판의 평탄한 표면 위에 형성되는 제1 접지선;
    상기 홈의 표면 위에 형성된 상기 제1 접지선 위에 형성되는 지지수단;
    상기 지지수단 위에 형성되며 신호를 전송하는 신호선; 및
    상기 기판의 평탄한 표면 위에 형성되는 상기 제1 접지선에 연결되며, 스페이스를 두고 상기 신호선을 둘러싸는 제2 접지선을 포함하는 동축 구조의 신호선.
  11. 제10항에 있어서,
    상기 신호선은 상기 기판의 평탄한 표면 위에 형성된 상기 제1 접지선과 거의 같은 높이 상에 위치하는 것을 특징으로 하는 동축 구조의 신호선.
  12. 제10항에 있어서,
    상기 지지수단은 유전 물질로 이루어진 것을 특징으로 하는 동축 구조의 신호선.
  13. 제10항에 있어서,
    상기 스페이스는 진공 상태 또는 공기가 들어가 있는 상태인 것을 특징으로 하는 동축 구조의 신호선.
  14. 제10항에 있어서,
    상기 제2 접지선은 상부에 개방된 부분을 가지는 것을 특징으로 하는 동축 구조의 신호선.
  15. 기판에 홈을 형성하는 단계;
    상기 홈의 표면 및 상기 기판의 평탄한 표면 위에 제1 접지선을 형성하는 단계;
    상기 홈의 표면 위에 형성된 상기 제1 접지선 위에 지지수단을 형성하는 단계;
    상기 홈의 표면 위에 형성된 상기 제1 접지선 및 상기 지지수단 위에 제1 포토레지스트를 형성한 후, 상기 지지수단에 대응하는 상기 제1 포토레지스트를 제거하여 상기 지지수단을 개방시키는 단계;
    상기 개방된 지지수단 위에 신호를 전송하기 위한 신호선을 형성하는 단계;
    상기 신호선 및 상기 제1 포토레지스트 위에 제2 포토레지스트를 형성하는 단계;
    상기 제1 접지선 및 상기 제2 포토레지스트 위에 제2 접지선을 형성하는 단계; 및
    상기 제1 및 제2 접지선 내부에 있는 상기 제1 및 제2 포토레지스트를 제거하는 단계를 포함하는 동축 구조의 신호선 제조 방법.
  16. 제15항에 있어서,
    상기 지지수단을 개방하는 단계는
    상기 홈의 표면 및 상기 기판의 평탄한 부분에 형성된 상기 제1 접지선 및 상기 지지수단 위에 제1 포토레지스트를 형성하는 단계; 및
    상기 지지수단에 대응하는 상기 제1 포토레지스트를 제거하여 상기 지지수단을 개방시키는 단계를 포함하는 동축 구조의 신호선 제조 방법.
  17. 제16항에 있어서,
    상기 신호선을 형성하는 단계는
    상기 제1 포토레지스트 및 상기 개방된 지지 수단 위에 도금을 위한 희생 금속을 형성하는 단계;
    상기 희생 금속 위에 제3 포토레지스트를 도포한 후, 상기 지지 수단에 대응하는 부분에 있는 상기 제3 포토레지스트를 제거하여 상기 지지 수단 위에 형성된 희생 금속을 개방시키는 단계; 및
    도금을 통해 상기 개방된 희생 금속 위에 신호 전송을 위한 신호선을 형성하는 단계를 포함하는 동축 구조의 신호선 제조 방법.
  18. 제17항에 있어서,
    상기 제2 포토레지스트를 형성하는 단계는
    상기 제3 포토레지스트 및 상기 희생 금속을 제거하는 단계;
    상기 제1 포토레지스트를 평탄화하여 상기 기판의 평탄한 표면 위에 있는 제1 접지선 위를 개방하는 단계; 및
    상기 신호선 및 상기 제1 포토레지스트 위에 상기 제2 포토레지스트를 형성하는 단계를 포함하는 동축 구조의 신호선 제조 방법.
  19. 제16항에 있어서,
    상기 신호선은 상기 기판의 평탄한 표면 위에 형성된 상기 제1 접지선과 거의 같은 높이 상에 위치하는 것을 특징으로 하는 동축 구조의 신호선 제조 방법.
  20. 제16항에 있어서,
    상기 제2 접지선은 상부에 개방된 부분을 가지며,
    상기 제1 및 제2 접지선 내부에 있는 상기 제1 및 제2 포토레지스트는 상기 개방된 부분을 통해 제거되는 것을 특징으로 하는 동축 구조의 신호선 제조 방법.
  21. (a) 기판 위에 제1 희생 금속층을 형성하는 단계;
    (b) 상기 제1 희생 금속층 위에 제1, 제2, 제3 개구부를 가지는 제1 포토레지스트를 형성하는 단계;
    (c) 도금을 행하여 상기 제1, 제2, 제3 개구부에 각각 제1, 제2, 제3 도금층을 행하는 단계;
    (d) 상기 제1, 제2, 제3 도금층 위에 각각 제4, 제5, 제6 개구부를 가지는 제2 포토레지스트를 상기 제1 포토레지스트 위에 형성하는 단계;
    (e) 도금을 행하여 상기 제4, 제5, 제6 개구부에 각각 제4, 제5, 제6 도금층을 형성하는 단계;
    (f) 상기 제4, 제5, 제6 도금층 위에 각각 제7, 제8, 제9 개구부를 가지는 제3 포토레지스트를 상기 제2 포토레지스트 위에 형성하는 단계;
    (g) 도금을 행하여 상기 제7, 제8, 제9 개구부에 각각 제7, 제8, 제9 도금층을 형성하는 단계;
    (h) 상기 제7 및 제9 도금층 위에 각각 제10 및 제11 개구부를 가지는 제4 포토레지스트를 상기 제3 포토레지스트 및 상기 제8 도금층 위에 형성하는 단계;
    (i) 도금을 행하여 상기 제10 및 제11 개구부에 각각 제10 및 제11 도금층을 형성하는 단계;
    (j) 상기 제4 포토레지스트 및 상기 제10 및 제11 도금층 위에 제2 희생 금속층을 형성하는 단계;
    (k) 상기 제2 희생 금속층 위에 상기 제10 및 제11 도금층을 연결하는 제12 개구부를 가지는 제5 포토레지스트를 형성하는 단계;
    (l) 도금을 행하여 상기 제12 개구부에 제12 도금층을 행하는 단계; 및
    (m) 상기 제1 내지 제5 포토레지스트 및 상기 도금층에 인접하지 않은 상기 제1 및 제2 희생 금속층을 제거하는 단계를 포함하는 동축 구조의 신호선 제조 방법.
  22. 제21항에 있어서,
    상기 제8 도금층은 신호를 전송하기 위한 신호선이며,
    상기 제1, 제4, 제7, 제10, 제12, 제11, 제9, 제6, 및 제3 도금층은 전기적으로 연결되어, 상기 제8 도금층을 차폐하는 것을 특징으로 하는 동축 구조의 신호선 제조 방법.
  23. 제22항에 있어서,
    상기 제12 도금층은 상부에 개방된 부분을 가지며,
    상기 제1, 제4, 제7, 제10, 제12, 제11, 제9, 제6, 및 제3 도금층에 의해 둘러싸인 상기 제1 내지 제5 포토레지스트는 상기 개방된 부분을 통해 제거되는 것을 특징으로 하는 동축 구조의 신호선 제조 방법.
  24. 제22항에 있어서,
    상기 단계 (e)는 상기 제4, 제5, 제6 도금층 및 상기 제2 포토레지스트 위에 제3 희생층을 형성하는 단계를 추가로 포함하며,
    상기 단계 (f)는 상기 제4, 제5, 제6 도금층에 대응하는 상기 제7, 제8, 제9 개구부를 가지는 제3 포토레지스트를 상기 제3 희생층 위에 형성하는 것을 특징으로 하는 동축 구조의 신호선 제조 방법.
  25. 제24항에 있어서,
    상기 제1 내지 제3 도금층, 제7 내지 제9 도금층, 제12 도금층을 각각 상기 제1, 제3, 제2 희생 금속층 위에 형성하기 전에, 상기 도금층이 형성될 부분에 대응하는 상기 제1 내지 제3 희생 금속층의 영역 위에 금속층을 형성하는 단계를 추가로 포함하는 동축 구조의 신호선 제조 방법.
  26. 제22항에 있어서,
    상기 희생 금속층은 티탄인 것을 특징으로 하는 동축 구조의 신호선 제조 방법.
KR1019990059866A 1998-12-28 1999-12-21 동축 구조의 신호선 및 그의 제조 방법 KR100308871B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990059866A KR100308871B1 (ko) 1998-12-28 1999-12-21 동축 구조의 신호선 및 그의 제조 방법
PCT/KR1999/000808 WO2000039854A1 (en) 1998-12-28 1999-12-23 Coaxial type signal line and manufacturing method thereof
EP99962517A EP1145317A4 (en) 1998-12-28 1999-12-23 COAXIAL TYPE SIGNAL LINE AND METHOD FOR MANUFACTURING THE SAME
AU18938/00A AU1893800A (en) 1998-12-28 1999-12-23 Coaxial type signal line and manufacturing method thereof
JP2000591665A JP2002533954A (ja) 1998-12-28 1999-12-23 同軸構造の信号線及びその製造方法
US09/472,584 US6466112B1 (en) 1998-12-28 1999-12-27 Coaxial type signal line and manufacturing method thereof
US10/045,427 US6677248B2 (en) 1998-12-28 2001-11-08 Coaxial type signal line and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19980059189 1998-12-28
KR1019980059189 1998-12-28
KR1019990059866A KR100308871B1 (ko) 1998-12-28 1999-12-21 동축 구조의 신호선 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000048298A KR20000048298A (ko) 2000-07-25
KR100308871B1 true KR100308871B1 (ko) 2001-11-03

Family

ID=26634487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059866A KR100308871B1 (ko) 1998-12-28 1999-12-21 동축 구조의 신호선 및 그의 제조 방법

Country Status (6)

Country Link
US (2) US6466112B1 (ko)
EP (1) EP1145317A4 (ko)
JP (1) JP2002533954A (ko)
KR (1) KR100308871B1 (ko)
AU (1) AU1893800A (ko)
WO (1) WO2000039854A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651526B2 (en) 2016-08-16 2020-05-12 Samsung Electronics Co., Ltd. Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331226B1 (ko) * 2000-02-23 2002-04-26 이상헌 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
US6714113B1 (en) * 2000-11-14 2004-03-30 International Business Machines Corporation Inductor for integrated circuits
US6844236B2 (en) * 2001-07-23 2005-01-18 Agere Systems Inc. Method and structure for DC and RF shielding of integrated circuits
US7259640B2 (en) 2001-12-03 2007-08-21 Microfabrica Miniature RF and microwave components and methods for fabricating such components
US20050032375A1 (en) * 2003-05-07 2005-02-10 Microfabrica Inc. Methods for electrochemically fabricating structures using adhered masks, incorporating dielectric sheets, and/or seed layers that are partially removed via planarization
US20080121343A1 (en) 2003-12-31 2008-05-29 Microfabrica Inc. Electrochemical Fabrication Methods Incorporating Dielectric Materials and/or Using Dielectric Substrates
US9614266B2 (en) 2001-12-03 2017-04-04 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
US7239219B2 (en) 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
DE10227615A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung
WO2004004061A1 (en) * 2002-06-27 2004-01-08 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
EP2395598B1 (en) 2003-03-04 2018-08-22 Nuvotronics, LLC Coaxial waveguide microstructures and methods of formation
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
US7005371B2 (en) * 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
US7015569B1 (en) * 2004-08-26 2006-03-21 Lsi Logic Corporation Method and apparatus for implementing a co-axial wire in a semiconductor chip
US7889031B2 (en) * 2004-11-24 2011-02-15 Banpil Photonics, Inc. High-speed electrical interconnects and method of manufacturing
AT502716B1 (de) * 2005-11-09 2007-10-15 Robert Swoboda Struktur und schaltung zur vermeidung des einflusses der parasitären kapazitiven substrat- kopplung von integrierten widerständen
US7851709B2 (en) * 2006-03-22 2010-12-14 Advanced Semiconductor Engineering, Inc. Multi-layer circuit board having ground shielding walls
JP2007335241A (ja) * 2006-06-15 2007-12-27 Canon Inc 配線基板、電子源、画像表示装置及び画像再生装置
EP2064773A1 (en) 2006-09-22 2009-06-03 Powerwave Technologies Sweden AB Method of manufacturing a transverse electric magnetic (tem) mode transmission line and such transmission line
JP2008188755A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
JP2008188754A (ja) 2006-12-30 2008-08-21 Rohm & Haas Electronic Materials Llc 三次元微細構造体およびその形成方法
TW200843190A (en) * 2006-12-30 2008-11-01 Rohm & Haas Elect Mat Three-dimensional microstructures and methods of formation thereof
JP4752796B2 (ja) * 2007-03-12 2011-08-17 日立電線株式会社 フレキシブルプリント配線板
KR101472134B1 (ko) 2007-03-20 2014-12-15 누보트로닉스, 엘.엘.씨 동축 전송선 마이크로구조물 및 그의 형성방법
EP3104450A3 (en) * 2007-03-20 2016-12-28 Nuvotronics, LLC Integrated electronic components and methods of formation thereof
US7821110B2 (en) * 2007-05-11 2010-10-26 International Business Machines Corporation Circuit structures and methods with BEOL layer(s) configured to block electromagnetic interference
US20090070916A1 (en) * 2007-09-13 2009-03-19 Mikhail Kassam Personal protective garment
EP2043193B1 (en) * 2007-09-28 2013-04-24 Alcatel Lucent A directional coupler and a method thereof
US8138563B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Circuit structures and methods with BEOL layers configured to block electromagnetic edge interference
EP2211421A1 (en) * 2009-01-21 2010-07-28 Alcatel Lucent Directional coupling device
US8659371B2 (en) 2009-03-03 2014-02-25 Bae Systems Information And Electronic Systems Integration Inc. Three-dimensional matrix structure for defining a coaxial transmission line channel
US8313659B2 (en) * 2009-07-10 2012-11-20 Seagate Technology Llc Fabrication of multi-dimensional microstructures
US8164397B2 (en) * 2009-08-17 2012-04-24 International Business Machines Corporation Method, structure, and design structure for an impedance-optimized microstrip transmission line for multi-band and ultra-wide band applications
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
US8917150B2 (en) 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
WO2011091334A2 (en) * 2010-01-22 2011-07-28 Nuvotronics, Llc Thermal management
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
EP2731783A4 (en) 2011-07-13 2016-03-09 Nuvotronics Llc METHOD FOR PRODUCING ELECTRONIC AND MECHANICAL STRUCTURES
CN103974564B (zh) * 2013-01-24 2018-11-06 北大方正集团有限公司 Pcb同轴电缆的制作方法及pcb同轴电缆
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
EP2876747B1 (en) * 2013-11-21 2018-04-25 Spinner GmbH RF connector assembly
JP6535347B2 (ja) 2014-01-17 2019-06-26 ヌボトロニクス、インク． ウエハースケールのテスト・インターフェース・ユニット：高速および高密度の混合信号インターコネクトおよびコンタクタのための低損失および高絶縁性の装置および方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
WO2016094129A1 (en) 2014-12-03 2016-06-16 Nuvotronics, Inc. Systems and methods for manufacturing stacked circuits and transmission lines
US20160204494A1 (en) * 2015-01-08 2016-07-14 Microsoft Technology Licensing, Llc 3d multilayer high frequency signal line
US10939541B2 (en) * 2017-03-31 2021-03-02 Huawei Technologies Co., Ltd. Shield structure for a low crosstalk single ended clock distribution circuit
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10790567B2 (en) * 2019-02-18 2020-09-29 Qorvo Us, Inc. Enhanced air core transmission lines and transformers
WO2022008026A1 (en) * 2020-07-06 2022-01-13 Huawei Technologies Co., Ltd. Electronic device comprising signal transmission structure
CN112086371B (zh) * 2020-08-19 2023-03-14 中国电子科技集团公司第二十九研究所 宽带射频板级互连集成方法、结构及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4021789A (en) * 1975-09-29 1977-05-03 International Business Machines Corporation Self-aligned integrated circuits
FR2573272A1 (fr) * 1984-11-14 1986-05-16 Int Standard Electric Corp Procede de realisation d'un substrat comportant un conducteur coaxial
US4673904A (en) * 1984-11-14 1987-06-16 Itt Corporation Micro-coaxial substrate
US4776087A (en) * 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
JPH01125956A (ja) * 1987-11-11 1989-05-18 Mitsubishi Electric Corp 半導体装置
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
US5574415A (en) * 1992-06-11 1996-11-12 Peterson; Robert K. Method of fabricating microwave interconnects and packaging and the interconnects and packaging
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
JPH08125412A (ja) * 1994-10-19 1996-05-17 Mitsubishi Electric Corp 伝送線路，及びその製造方法
FR2728727B1 (fr) * 1994-12-23 1997-05-23 Thomson Csf Circuits hyperfrequences avec lignes de transmission micro-guide
JP2912184B2 (ja) * 1995-03-30 1999-06-28 日本電気株式会社 半導体装置
US5756932A (en) * 1996-07-31 1998-05-26 Hewlett-Packard Company Signal distribution structure having lossy insulator
KR200156483Y1 (ko) * 1996-11-11 1999-09-01 정몽규 자동차의 후드 스테이 로드 지지구조
JP3218996B2 (ja) * 1996-11-28 2001-10-15 松下電器産業株式会社 ミリ波導波路
KR19980044215A (ko) * 1996-12-06 1998-09-05 문정환 반도체소자의 배선구조 및 그 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651526B2 (en) 2016-08-16 2020-05-12 Samsung Electronics Co., Ltd. Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing

Also Published As

Publication number Publication date
JP2002533954A (ja) 2002-10-08
AU1893800A (en) 2000-07-31
EP1145317A4 (en) 2006-07-26
US6466112B1 (en) 2002-10-15
KR20000048298A (ko) 2000-07-25
US20020075104A1 (en) 2002-06-20
WO2000039854A1 (en) 2000-07-06
US6677248B2 (en) 2004-01-13
EP1145317A1 (en) 2001-10-17

Similar Documents

Publication Publication Date Title
KR100308871B1 (ko) 동축 구조의 신호선 및 그의 제조 방법
EP0288767B1 (en) Method for forming a shielded transmission line
US6943452B2 (en) Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US5414221A (en) Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5386088A (en) Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
JP3450713B2 (ja) 半導体装置およびその製造方法、マイクロストリップ線路の製造方法
KR100723077B1 (ko) 도파관 구조물 및 그 제조 방법
TWI464840B (zh) 在後段製程形成懸吊式傳輸線結構之方法
US6995457B2 (en) Wiring structure and manufacturing method therefor, semiconductor device including wiring structure and wiring board
US6107686A (en) Interlevel dielectric structure
US20170162958A1 (en) Radio frequency connector receptical
US20030071700A1 (en) Coaxial type signal line and manufacturing method thereof
JPH0685158A (ja) 電気伝送線路およびその製造方法
US20020106888A1 (en) Process for manufacturing an electronic semiconductor device with improved insulation by means of air gaps
US7309639B1 (en) Method of forming a metal trace with reduced RF impedance resulting from the skin effect
CN113496990B (zh) 半导体结构及半导体结构的形成方法
JP3108495B2 (ja) 配線構造体の製作方法
JP2004079818A (ja) 配線基板およびその製造方法
JP2023079175A (ja) 半導体構造及びその製造方法
JP2003204129A (ja) プリント配線基板及びその製造方法
CN104900628A (zh) 一种具有电磁屏蔽效能的垂直互连结构及其制作方法
KR20020055530A (ko) 집적회로내의 코일 제조방법
CN117177656A (zh) 空气桥及其制造方法、量子芯片
JPS6353952A (ja) 多層配線の形成方法
KR20010111358A (ko) 고주파용 전송선 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee