JP2912184B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2912184B2 JP2912184B2 JP7073095A JP7309595A JP2912184B2 JP 2912184 B2 JP2912184 B2 JP 2912184B2 JP 7073095 A JP7073095 A JP 7073095A JP 7309595 A JP7309595 A JP 7309595A JP 2912184 B2 JP2912184 B2 JP 2912184B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- clock
- clock signal
- wirings
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
クロック信号線を有する半導体装置に関する。
クロック信号線を有する半導体装置に関する。
【０００２】
【従来の技術】半導体装置の動作周波数の上昇にともな
い、同期回路においては、同期信号であるクロック信号
の位相のずれ（クロックスキュー）が問題となる。クロ
ックスキュー低減の１手法としてプロシーディングズ・
オブ・ザ・アイ・イー・イー・イー・１９９２・カスタ
ム・インテグレーテッド・サーキッツ・コンファレンス
（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ
１９９２ ＣＵＳＴＯＭＩＮＴＥＧＲＡＴＥＤ ＣＩＲ
ＣＵＩＴＳ ＣＯＮＦＥＲＥＮＣＥ）２８．３．１−２
８．３．４頁に記載されているように、Ｈツリーに代表
される木構造に基づきファンアウトや配線長を等しく
し、供給されるそれぞれのクロック信号遅延を揃えて分
配する方法が知られている。
い、同期回路においては、同期信号であるクロック信号
の位相のずれ（クロックスキュー）が問題となる。クロ
ックスキュー低減の１手法としてプロシーディングズ・
オブ・ザ・アイ・イー・イー・イー・１９９２・カスタ
ム・インテグレーテッド・サーキッツ・コンファレンス
（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ
１９９２ ＣＵＳＴＯＭＩＮＴＥＧＲＡＴＥＤ ＣＩＲ
ＣＵＩＴＳ ＣＯＮＦＥＲＥＮＣＥ）２８．３．１−２
８．３．４頁に記載されているように、Ｈツリーに代表
される木構造に基づきファンアウトや配線長を等しく
し、供給されるそれぞれのクロック信号遅延を揃えて分
配する方法が知られている。
【０００３】また、クロックスキューの原因として、プ
ロセスのばらつきや、隣接配線又は上下配線とのカップ
リングノイズによる遅延のずれも考えられるが、その影
響を正確に見積るのは困難である。
ロセスのばらつきや、隣接配線又は上下配線とのカップ
リングノイズによる遅延のずれも考えられるが、その影
響を正確に見積るのは困難である。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
では、クロックの位相を高精度に揃えるには、クロック
ツリーによる等長配線設計においても、単位長さあたり
の配線負荷は上下左右のパタンに依存し一定でなく、各
レジスタのクロック入力までのクロック信号遅延を揃え
るために、隣接配線との距離や上下のパタンによる寄生
容量値の正確な見積りのために膨大な計算を必要とし、
その上、計算のもとになるパラメータは配線密度や下層
パタンに依存するプロセス上のばらつきの影響を受ける
ため正確な見積り自体が容易でないという問題点があっ
た。さらに、今後の一層の微細化の進展により、配線抵
抗の増大や隣接配線間容量の増大といった配線負荷の増
加による信号波形の急峻特性の劣化によりクロック周波
数の限界も懸念されるが、その劣化を抑制するためのク
ロック信号線構造に関する技術も不可欠である。
では、クロックの位相を高精度に揃えるには、クロック
ツリーによる等長配線設計においても、単位長さあたり
の配線負荷は上下左右のパタンに依存し一定でなく、各
レジスタのクロック入力までのクロック信号遅延を揃え
るために、隣接配線との距離や上下のパタンによる寄生
容量値の正確な見積りのために膨大な計算を必要とし、
その上、計算のもとになるパラメータは配線密度や下層
パタンに依存するプロセス上のばらつきの影響を受ける
ため正確な見積り自体が容易でないという問題点があっ
た。さらに、今後の一層の微細化の進展により、配線抵
抗の増大や隣接配線間容量の増大といった配線負荷の増
加による信号波形の急峻特性の劣化によりクロック周波
数の限界も懸念されるが、その劣化を抑制するためのク
ロック信号線構造に関する技術も不可欠である。
【０００５】本発明の目的は、設計が容易な高周波用集
積回路のクロック信号線を有する半導体装置を提供する
ことにある。
積回路のクロック信号線を有する半導体装置を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
木構造によりクロック信号を供給するクロックツリーの
階層毎に、半導体基板上に形成した一定の厚さと幅のク
ロック配線と、前記クロック配線の左右にそれぞれ一定
の幅の絶縁層を介して配置した第１の配線と、前記クロ
ック配線および左右の前記第１の配線を含む領域の上下
にそれぞれ一定の厚さの絶縁層を介して配置した第２の
配線を有し且つ前記第１および第２の配線のそれぞれが
少なくとも１つの基準電位に設定されており、前記階層
毎に単位長当りの配線負荷を均一にしていることを特徴
とする。
木構造によりクロック信号を供給するクロックツリーの
階層毎に、半導体基板上に形成した一定の厚さと幅のク
ロック配線と、前記クロック配線の左右にそれぞれ一定
の幅の絶縁層を介して配置した第１の配線と、前記クロ
ック配線および左右の前記第１の配線を含む領域の上下
にそれぞれ一定の厚さの絶縁層を介して配置した第２の
配線を有し且つ前記第１および第２の配線のそれぞれが
少なくとも１つの基準電位に設定されており、前記階層
毎に単位長当りの配線負荷を均一にしていることを特徴
とする。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の第１の実施例を示す断面図
である。
である。
【０００９】図１に示すように、幅ｗ、厚さｔの断面寸
法を有するクロック配線１の左右にそれぞれ幅Ｌの絶縁
層を介してクロック配線１とほぼ同じ断面寸法の配線
２，３を配置し、これらのクロック配線１および配線
２，３を含む領域の上下にそれぞれ厚さＨの絶縁層を介
して配線２の外側面から配線３の外側面までの寸法に相
当する幅ｗa のＧＮＤ（接地）配線５，６を有し、配線
２，３の上下の絶縁層に形成したスルーホール４に埋込
まれた導電層を介して配線２，３がＧＮＤ配線５，６に
接続されて構成され、ノイズシールドとして機能させ、
且つ単位長当りの配線負荷を均一にしている。
法を有するクロック配線１の左右にそれぞれ幅Ｌの絶縁
層を介してクロック配線１とほぼ同じ断面寸法の配線
２，３を配置し、これらのクロック配線１および配線
２，３を含む領域の上下にそれぞれ厚さＨの絶縁層を介
して配線２の外側面から配線３の外側面までの寸法に相
当する幅ｗa のＧＮＤ（接地）配線５，６を有し、配線
２，３の上下の絶縁層に形成したスルーホール４に埋込
まれた導電層を介して配線２，３がＧＮＤ配線５，６に
接続されて構成され、ノイズシールドとして機能させ、
且つ単位長当りの配線負荷を均一にしている。
【００１０】図２は本発明の第２の実施例を示す断面図
である。
である。
【００１１】図２に示すように、ＧＮＤ配線５の代りに
電源配線７を配置し、スルーホール４を介して配線２を
電源配線７に接続し、同様に配線３をＧＮＤ配線６に接
続した以外は第１の実施例と同様の構成を有している。
電源配線７を配置し、スルーホール４を介して配線２を
電源配線７に接続し、同様に配線３をＧＮＤ配線６に接
続した以外は第１の実施例と同様の構成を有している。
【００１２】図３は本発明の第３の実施例を説明するた
めのブロック図、図４（ａ），（ｂ）は第３の実施例を
示す断面図である。
めのブロック図、図４（ａ），（ｂ）は第３の実施例を
示す断面図である。
【００１３】図３に示すように、インバータ１０３に印
加されたクロック信号を各レジスタ１０５へ低スキュー
で供給するために、インバータ１０３からインバータ１
０４までのクロック信号線１０１とインバータ１０４か
らレジスタ１０５までのクロック信号線１０２のそれぞ
れを各レジスタ１０５までの配線長が等しくなるように
Ｈツリー構造とし、各クロック信号線１０１，１０２に
クロック信号を供給するインバータ１０３，１０４が分
岐点の手前に配置される。
加されたクロック信号を各レジスタ１０５へ低スキュー
で供給するために、インバータ１０３からインバータ１
０４までのクロック信号線１０１とインバータ１０４か
らレジスタ１０５までのクロック信号線１０２のそれぞ
れを各レジスタ１０５までの配線長が等しくなるように
Ｈツリー構造とし、各クロック信号線１０１，１０２に
クロック信号を供給するインバータ１０３，１０４が分
岐点の手前に配置される。
【００１４】ここで、クロック信号線１０１は図４
（ａ）に示すように、幅ｗ、厚さｔの断面寸法を有する
クロック配線１の左右にそれぞれ幅Ｌの絶縁層を介して
設けた配線２２，２３と、これらを含む領域の上下に厚
さＨの絶縁層を介して形成し、且つスルーホール２４を
介して配線２２，２３に接続したＧＮＤ配線２５，２６
を有して構成され、ノイズシールドとして機能させてい
る。また、クロック信号線１０２は図４（ｂ）に示すよ
うに、幅ｗ／２，厚さｔの断面寸法を有するクロック配
線２１の左右にそれぞれ幅Ｌ／２の絶縁層を介して配置
した配線２２，２３と、これらを含む領域の上下に厚さ
Ｈの絶縁層を介して形成し、且つスルーホール１４を介
して配線２２，２３に接続したＧＮＤ配線２７，２８を
有して構成され、ノイズシールドされる。ここで、クロ
ック信号線１０２はクロック信号線１０１に対して配線
抵抗は断面積に反比例するため２倍となり、容量は平行
平板の場合は距離に反比例するため隣接配線との容量が
約２倍、上下は面積が半分となり約０．５倍Ｌ＝Ｈと仮
定すると全容量は約１．２５倍である。微細化は横方向
に進む傾向があり、Ｌ＜Ｈと仮定すれば容量は２倍に近
づく。微細化により配線容量および配線抵抗が増大す
る。
（ａ）に示すように、幅ｗ、厚さｔの断面寸法を有する
クロック配線１の左右にそれぞれ幅Ｌの絶縁層を介して
設けた配線２２，２３と、これらを含む領域の上下に厚
さＨの絶縁層を介して形成し、且つスルーホール２４を
介して配線２２，２３に接続したＧＮＤ配線２５，２６
を有して構成され、ノイズシールドとして機能させてい
る。また、クロック信号線１０２は図４（ｂ）に示すよ
うに、幅ｗ／２，厚さｔの断面寸法を有するクロック配
線２１の左右にそれぞれ幅Ｌ／２の絶縁層を介して配置
した配線２２，２３と、これらを含む領域の上下に厚さ
Ｈの絶縁層を介して形成し、且つスルーホール１４を介
して配線２２，２３に接続したＧＮＤ配線２７，２８を
有して構成され、ノイズシールドされる。ここで、クロ
ック信号線１０２はクロック信号線１０１に対して配線
抵抗は断面積に反比例するため２倍となり、容量は平行
平板の場合は距離に反比例するため隣接配線との容量が
約２倍、上下は面積が半分となり約０．５倍Ｌ＝Ｈと仮
定すると全容量は約１．２５倍である。微細化は横方向
に進む傾向があり、Ｌ＜Ｈと仮定すれば容量は２倍に近
づく。微細化により配線容量および配線抵抗が増大す
る。
【００１５】
【発明の効果】以上説明したように本発明は、半導体基
板に形成されたクロック配線の左右に一定の幅の絶縁層
を介し、且つその上下に一定の厚さの絶縁層を介して基
準電位に接続された導電層を配置させることにより、ク
ロックスキューの低減とクロック信号の急峻特性劣化防
止に寄与し、クロック信号遅延の高精度設計を容易にす
るという効果がある。
板に形成されたクロック配線の左右に一定の幅の絶縁層
を介し、且つその上下に一定の厚さの絶縁層を介して基
準電位に接続された導電層を配置させることにより、ク
ロックスキューの低減とクロック信号の急峻特性劣化防
止に寄与し、クロック信号遅延の高精度設計を容易にす
るという効果がある。
【図１】本発明の第１の実施例を示す断面図。
【図２】本発明の第２の実施例を示す断面図。
【図３】本発明の第３の実施例を説明するためのブロッ
ク図。
ク図。
【図４】本発明の第３の実施例を示す断面図。
【符号の説明】 １ クロック配線 ２，３，２２，２３ 配線 ４，２４ スルーホール ５，６，２５，２６，２７，２８ ＧＮＤ配線 ７ 電源配線
Claims (1)
- 【請求項１】 木構造によりクロック信号を供給するク
ロックツリーの階層毎に、半導体基板上に形成した一定
の厚さと幅のクロック配線と、前記クロック配線の左右
にそれぞれ一定の幅の絶縁層を介して配置した第１の配
線と、前記クロック配線および左右の前記第１の配線を
含む領域の上下にそれぞれ一定の厚さの絶縁層を介して
配置した第２の配線を有し且つ前記第１および第２の配
線のそれぞれが少なくとも１つの基準電位に設定されて
おり、前記階層毎に単位長当りの配線負荷を均一にして
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7073095A JP2912184B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7073095A JP2912184B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274167A JPH08274167A (ja) | 1996-10-18 |
| JP2912184B2 true JP2912184B2 (ja) | 1999-06-28 |
Family
ID=13508439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7073095A Expired - Lifetime JP2912184B2 (ja) | 1995-03-30 | 1995-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2912184B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514766B2 (en) | 2005-10-07 | 2009-04-07 | Nec Electronics Corporation | Semiconductor device |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100308871B1 (ko) * | 1998-12-28 | 2001-11-03 | 윤덕용 | 동축 구조의 신호선 및 그의 제조 방법 |
| JP3563030B2 (ja) * | 2000-12-06 | 2004-09-08 | シャープ株式会社 | 半導体装置の製造方法 |
| US7239219B2 (en) | 2001-12-03 | 2007-07-03 | Microfabrica Inc. | Miniature RF and microwave components and methods for fabricating such components |
| WO2003049514A2 (en) | 2001-12-03 | 2003-06-12 | Memgen Corporation | Miniature rf and microwave components and methods for fabricating such components |
| US9614266B2 (en) | 2001-12-03 | 2017-04-04 | Microfabrica Inc. | Miniature RF and microwave components and methods for fabricating such components |
| JP3846796B2 (ja) * | 2002-11-28 | 2006-11-15 | 三菱電機株式会社 | 半導体装置 |
| US10297421B1 (en) | 2003-05-07 | 2019-05-21 | Microfabrica Inc. | Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures |
| JP5008872B2 (ja) * | 2005-02-02 | 2012-08-22 | 株式会社リコー | 半導体集積装置 |
| WO2011033599A1 (ja) | 2009-09-21 | 2011-03-24 | 株式会社 東芝 | 半導体装置 |
| JP5847527B2 (ja) | 2011-10-13 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | ディジタル制御発振装置および高周波信号処理装置 |
| JP6514949B2 (ja) * | 2015-04-23 | 2019-05-15 | 日立オートモティブシステムズ株式会社 | オンチップノイズ保護回路を有する半導体チップ |
| KR102523641B1 (ko) | 2016-07-28 | 2023-04-21 | 삼성전자주식회사 | 입력 샘플링 커패시터를 포함하는 비교 회로 및 그것을 포함하는 이미지 센서 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196462A (ja) * | 1990-11-28 | 1992-07-16 | Hitachi Ltd | 多層配線構造の配線方法および半導体装置 |
| JPH0547767A (ja) * | 1991-08-19 | 1993-02-26 | Yamaha Corp | 集積回路装置の配線構造 |
| JPH0555227A (ja) * | 1991-08-27 | 1993-03-05 | Seiko Epson Corp | 半導体集積回路 |
| JPH06268186A (ja) * | 1993-03-12 | 1994-09-22 | Sony Corp | 電荷転送装置 |
| JPH0722511A (ja) * | 1993-07-05 | 1995-01-24 | Mitsubishi Electric Corp | 半導体装置 |
-
1995
- 1995-03-30 JP JP7073095A patent/JP2912184B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7514766B2 (en) | 2005-10-07 | 2009-04-07 | Nec Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08274167A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2912184B2 (ja) | 半導体装置 | |
| Becker et al. | Modeling, simulation, and measurement of mid-frequency simultaneous switching noise in computer systems | |
| US6305000B1 (en) | Placement of conductive stripes in electronic circuits to satisfy metal density requirements | |
| JP3105885B2 (ja) | Ｖｌｓｉ回路 | |
| US5135889A (en) | Method for forming a shielding structure for decoupling signal traces in a semiconductor | |
| JP4560846B2 (ja) | クロストーク防止回路 | |
| US20070162885A1 (en) | Semiconductor device layout method, a computer program, and a semiconductor device manufacture method | |
| US9087171B2 (en) | Semiconductor device and designing method of semiconductor device | |
| JPH07105445B2 (ja) | 集積回路の配線構造 | |
| EP0926736B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| JP3599017B2 (ja) | クロック伝搬遅延時間の調整方法 | |
| US6340798B1 (en) | Printed circuit board with reduced crosstalk noise and method of forming wiring lines on a board to form such a printed circuit board | |
| US6128347A (en) | Signal transmission circuit with protection line driven with signal having same phase as transmission signal | |
| US6388277B1 (en) | Auto placement and routing device and semiconductor integrated circuit | |
| US6819138B2 (en) | Dividing and distributing the drive strength of a single clock buffer | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| KR0154720B1 (ko) | 칩내의 노이즈를 제거하기 위한 레이아웃 | |
| JPH07153844A (ja) | 半導体集積回路装置 | |
| JP3065285B2 (ja) | 自動配置配線装置および自動配置配線方法 | |
| JP2638276B2 (ja) | 電子回路の配線間容量の算出方法 | |
| US6842092B2 (en) | Apparatus and method for reducing propagation delay in a conductor | |
| JPH08236704A (ja) | 半導体集積回路 | |
| JPH04229634A (ja) | クロック分配回路 | |
| JPH11312738A (ja) | 半導体集積回路の自動配線レイアウト方法 | |
| JPS60110136A (ja) | Ｃｍｏｓ演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |