JPH07105445B2 - 集積回路の配線構造 - Google Patents
集積回路の配線構造Info
- Publication number
- JPH07105445B2 JPH07105445B2 JP63201963A JP20196388A JPH07105445B2 JP H07105445 B2 JPH07105445 B2 JP H07105445B2 JP 63201963 A JP63201963 A JP 63201963A JP 20196388 A JP20196388 A JP 20196388A JP H07105445 B2 JPH07105445 B2 JP H07105445B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- clock signal
- power supply
- wirings
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、クロック信号が高速に伝搬されるクロック
信号配線の配置設計を容易に行なうことができる集積回
路の配線構造に関する。
信号配線の配置設計を容易に行なうことができる集積回
路の配線構造に関する。
（従来の技術） 近年、半導体技術の飛躍的な発展にともなって、集積回
路の大規模化、高速化がめざましい勢いで進んでいる。
路の大規模化、高速化がめざましい勢いで進んでいる。
このような背景の中で、回路の動作上非常に重要な信号
の一つであるクロック信号は、多くのゲートに供給され
るとともに、その周波数は速くなってきている。
の一つであるクロック信号は、多くのゲートに供給され
るとともに、その周波数は速くなってきている。
クロック信号が供給されるゲートが多くなると、供給側
の負荷を駆動するためのバッファ回路が多数必要とな
る。一方、クロック信号の周波数が短かくなると、クロ
ック信号の立上り時間、立下り時間の動作処理に対する
影響が無視できなくなる。このため、立上り、立下りの
シャープなクロック信号が必要になってくる。
の負荷を駆動するためのバッファ回路が多数必要とな
る。一方、クロック信号の周波数が短かくなると、クロ
ック信号の立上り時間、立下り時間の動作処理に対する
影響が無視できなくなる。このため、立上り、立下りの
シャープなクロック信号が必要になってくる。
このようなクロック信号を伝搬させるクロック信号配線
は、第14図に示すように他の信号の伝搬路となる信号配
線が形成されている配線領域内に配置形成されている。
は、第14図に示すように他の信号の伝搬路となる信号配
線が形成されている配線領域内に配置形成されている。
このようなクロック信号配線のレイアウトにあっては、
微細加工化の技術により配線間の距離は小さくなってい
る。このため、配線間の容量は、配線と基板との容量に
比べて無視できないものとなる。したがって、高速かつ
シャープな波形がクロック信号に要求される場合には、
配線間容量を考慮に入れて配線のレイアウト設計を行な
わなければならない。
微細加工化の技術により配線間の距離は小さくなってい
る。このため、配線間の容量は、配線と基板との容量に
比べて無視できないものとなる。したがって、高速かつ
シャープな波形がクロック信号に要求される場合には、
配線間容量を考慮に入れて配線のレイアウト設計を行な
わなければならない。
しかしながら、配線間容量の信号伝搬への影響は、隣接
する配線の電圧に依存する。このため、クロック信号配
線を信号レベルが変化する信号が伝搬する他の信号配線
に隣接してレイアウトすると、クロック信号配線の配線
容量のクロック信号伝搬への影響を容易にシミュレーシ
ョンすることは難かしくなる。
する配線の電圧に依存する。このため、クロック信号配
線を信号レベルが変化する信号が伝搬する他の信号配線
に隣接してレイアウトすると、クロック信号配線の配線
容量のクロック信号伝搬への影響を容易にシミュレーシ
ョンすることは難かしくなる。
また、配線間容量の大きな信号線に対して、急峻な波形
の信号を印加すると、容量性のカップリングにより、信
号線の電位が一時的に変動する。このため、急峻な波形
のクロック信号が伝搬されるクロック信号配線と他の信
号配線とを、長い距離にわたって並行して配置レイアウ
トすることは困難となる。
の信号を印加すると、容量性のカップリングにより、信
号線の電位が一時的に変動する。このため、急峻な波形
のクロック信号が伝搬されるクロック信号配線と他の信
号配線とを、長い距離にわたって並行して配置レイアウ
トすることは困難となる。
一方、クロック信号配線が長くなり、クロック信号の高
速化が要求される場合には、クロック信号の出力側と入
力側との間でバッファするようにすればよい。このため
に、クロック信号を入力とするバッファ回路が必要とな
る。このバッファ回路は、当然ながら電源を必要とす
る。したがって、電源配線とクロック信号配線とが離れ
ている場合には、クロック信号配線を電源配線の近傍に
まで引き込まなければならない。あるいは、クロック信
号配線と電源配線との距離が短い場所に、バッファ回路
を配置レイアウトする必要がある。
速化が要求される場合には、クロック信号の出力側と入
力側との間でバッファするようにすればよい。このため
に、クロック信号を入力とするバッファ回路が必要とな
る。このバッファ回路は、当然ながら電源を必要とす
る。したがって、電源配線とクロック信号配線とが離れ
ている場合には、クロック信号配線を電源配線の近傍に
まで引き込まなければならない。あるいは、クロック信
号配線と電源配線との距離が短い場所に、バッファ回路
を配置レイアウトする必要がある。
（発明が解決しようとする課題） 上記したように、他の信号配線と隣接して短い配線間隔
で配設されているクロック信号配線は、その配線間容量
のクロック信号伝搬への影響が隣接する信号配線の電位
に左右される。このため、クロック信号配線の配線間容
量の影響をシミュレーションすることは困難となる。ま
た、配線間容量が大きくなると、クロック信号が他の信
号に影響を与えることになる。さらに、クロック信号を
バッファするバッファ回路の配置場所に制約を受けるこ
とになる。
で配設されているクロック信号配線は、その配線間容量
のクロック信号伝搬への影響が隣接する信号配線の電位
に左右される。このため、クロック信号配線の配線間容
量の影響をシミュレーションすることは困難となる。ま
た、配線間容量が大きくなると、クロック信号が他の信
号に影響を与えることになる。さらに、クロック信号を
バッファするバッファ回路の配置場所に制約を受けるこ
とになる。
したがって、これらを考慮して、シャープな波形のクロ
ック信号を高速に伝搬させるクロック信号配線を、高密
度に配置レイアウトすることは、極めて困難な作業とな
っていた。
ック信号を高速に伝搬させるクロック信号配線を、高密
度に配置レイアウトすることは、極めて困難な作業とな
っていた。
そこで、この発明は、上記に鑑みてなされてものであ
り、その目的とするところは、周波数の高いシャープな
波形のクロック信号を伝搬させるクロック信号配線の設
計レイアウトを、容易に行なうことが可能な集積回路の
配線構造を提供することにある。
り、その目的とするところは、周波数の高いシャープな
波形のクロック信号を伝搬させるクロック信号配線の設
計レイアウトを、容易に行なうことが可能な集積回路の
配線構造を提供することにある。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明は、クロック信号
の外部入力からクロック信号を被供給回路に与えるバッ
ファ回路の内、被供給回路に最も近いバッファ回路まで
のクロック信号配線は、該配線のみが電源配線に隣接さ
れて電源配線間に配置形成されてなる。
の外部入力からクロック信号を被供給回路に与えるバッ
ファ回路の内、被供給回路に最も近いバッファ回路まで
のクロック信号配線は、該配線のみが電源配線に隣接さ
れて電源配線間に配置形成されてなる。
（作用） 上記構成において、この発明には、クロック信号配線に
隣接する配線の電位を固定とするようにしている。
隣接する配線の電位を固定とするようにしている。
（実施例） 以下、図面を用いてこの発明の実施例を説明する。
第１図乃至第13図はこの発明の第１の実施例乃至第13の
実施例に係る集積回路の配線構造を示すパターン平面図
である。これらの実施例では、クロック信号配線だけ
を、電源配線間に配置レイアウトするようにしている。
実施例に係る集積回路の配線構造を示すパターン平面図
である。これらの実施例では、クロック信号配線だけ
を、電源配線間に配置レイアウトするようにしている。
第１図に示す第１の実施例では、クロック信号配線１の
みを、それぞれ異なる電位の電源を供給する電源配線１
と電源配線２との間に配置したものである。このような
配置レイアウトにあっては、クロック信号配線１と隣接
する配線が電源配線1,2となる。また、電源配線1,2の電
位は、通常一定電位に保持されるように設計されてい
る。このため、クロック信号配線１に隣接する配線の電
位は一定電位となり、電源配線1,2に対するクロック信
号配線１の配線間容量のクロック信号伝搬への影響を容
易にシミュレーションすることができるようになる。し
たがって、所望のクロック信号を伝搬させるためのクロ
ック信号配線の配線幅や隣接する配線との間隔及び配線
経路を容易に決定することが可能となる。
みを、それぞれ異なる電位の電源を供給する電源配線１
と電源配線２との間に配置したものである。このような
配置レイアウトにあっては、クロック信号配線１と隣接
する配線が電源配線1,2となる。また、電源配線1,2の電
位は、通常一定電位に保持されるように設計されてい
る。このため、クロック信号配線１に隣接する配線の電
位は一定電位となり、電源配線1,2に対するクロック信
号配線１の配線間容量のクロック信号伝搬への影響を容
易にシミュレーションすることができるようになる。し
たがって、所望のクロック信号を伝搬させるためのクロ
ック信号配線の配線幅や隣接する配線との間隔及び配線
経路を容易に決定することが可能となる。
また、配線間容量によるクロック信号配線１と電源配線
1,2とのクロストークはなくなり、クロック信号が電源
配線に与える影響はほとんどなくなる。
1,2とのクロストークはなくなり、クロック信号が電源
配線に与える影響はほとんどなくなる。
したがって、周波数の高いシャープな波形のクロック信
号を伝搬させるクロック信号配線の配置設計を容易に行
なうことができるようになる。
号を伝搬させるクロック信号配線の配置設計を容易に行
なうことができるようになる。
第２図に示す第２の実施例は、クロック信号配線１みの
を、同一電位の電源を供給する２本の電源配線１の間に
配置レイアウトしたものである。このような配置構造に
あっても、第１の実施例と同様の効果が得られる。
を、同一電位の電源を供給する２本の電源配線１の間に
配置レイアウトしたものである。このような配置構造に
あっても、第１の実施例と同様の効果が得られる。
第３図に示す第３の実施例は、第１の実施例に対して、
クロック信号配線１を伝搬するクロック信号をバッファ
するバッファ回路11を設けたものである。このバッファ
回路11は、それぞれの電源配線1,2からコンタクト領域1
3を介して給電され、入力端子15からクロック信号を受
け、バッファしたクロック信号を出力端子17を介してク
ロック信号配線１に出力する。
クロック信号配線１を伝搬するクロック信号をバッファ
するバッファ回路11を設けたものである。このバッファ
回路11は、それぞれの電源配線1,2からコンタクト領域1
3を介して給電され、入力端子15からクロック信号を受
け、バッファしたクロック信号を出力端子17を介してク
ロック信号配線１に出力する。
このように、クロック信号をバッファするバッファ回路
を配置するような場合には、電源配線1,2とクロック信
号配線が隣接しているため、クロック信号配線を電源配
線のところまで引き込んで配線する必要はなくなる。さ
らに、バッファ回路における配置場所の制約が少なくな
る。したがって、この第３の実施例では、第１の実施例
と同様な効果が得られるとともに、上記した効果が得ら
れる。
を配置するような場合には、電源配線1,2とクロック信
号配線が隣接しているため、クロック信号配線を電源配
線のところまで引き込んで配線する必要はなくなる。さ
らに、バッファ回路における配置場所の制約が少なくな
る。したがって、この第３の実施例では、第１の実施例
と同様な効果が得られるとともに、上記した効果が得ら
れる。
なお、第３の実施例にあっては、バッファ回路11の代り
にインバータ回路であってもかまわない。また、クロッ
ク信号をバッファするバッファ回路やインバータ回路
は、所望のクロック信号が得られるように、その配置場
所及び個数を決定すればよい。
にインバータ回路であってもかまわない。また、クロッ
ク信号をバッファするバッファ回路やインバータ回路
は、所望のクロック信号が得られるように、その配置場
所及び個数を決定すればよい。
第４図に示す第４の実施例は、クロック信号とこのクロ
ック信号を反転したあるいは位相のずれたクロック信号
を伝搬するクロック信号配線1,2だけを、異なる電位の
電源配線1,2との間に配置レイアウトしたことを特徴と
している。
ック信号を反転したあるいは位相のずれたクロック信号
を伝搬するクロック信号配線1,2だけを、異なる電位の
電源配線1,2との間に配置レイアウトしたことを特徴と
している。
第５図に示す第５の実施例及び第６図に示す第６の実施
例は、第１の電源電位を２本の電源配線１により供給
し、第２の電源電位を１本の電源配線２により供給する
ものにおいて、クロック信号配線１のみを、電源配線1,
2間に配置レイアウトしたことを特徴としている。
例は、第１の電源電位を２本の電源配線１により供給
し、第２の電源電位を１本の電源配線２により供給する
ものにおいて、クロック信号配線１のみを、電源配線1,
2間に配置レイアウトしたことを特徴としている。
第７図に示す第７の実施例は、第５及び第６の実施例と
同様な電源配線1,2の配置にあって、２種類のクロック
信号をそれぞれ伝搬させるクロック信号配線1,2を、そ
れぞれのクロック信号配線1,2のみが電源配線1,2間に配
置されるようにしたことを特徴としている。
同様な電源配線1,2の配置にあって、２種類のクロック
信号をそれぞれ伝搬させるクロック信号配線1,2を、そ
れぞれのクロック信号配線1,2のみが電源配線1,2間に配
置されるようにしたことを特徴としている。
第８図に示す第８の実施例は、第７の実施例における一
方のクロック信号配線を、クロック信号とは別の他の信
号が伝搬される信号配線１としたものである。
方のクロック信号配線を、クロック信号とは別の他の信
号が伝搬される信号配線１としたものである。
第９図に示す第９の実施例は、それぞれ異なる３種類の
電源電位を供給する電源配線1,2,3の間に、クロック信
号配線１のみを配置したことを特徴とする。
電源電位を供給する電源配線1,2,3の間に、クロック信
号配線１のみを配置したことを特徴とする。
第10図に示す第10図の実施例は、第９の実施例に示す一
方のクロック信号配線１を、このクロック信号配線１を
伝搬するクロック信号とは別のクロック信号を伝搬する
クロック信号配線２としたことを特徴とする。
方のクロック信号配線１を、このクロック信号配線１を
伝搬するクロック信号とは別のクロック信号を伝搬する
クロック信号配線２としたことを特徴とする。
第11図乃至第12図に示す第11の実施例乃至第12の実施例
は、第１の実施例と同様な電源配線1,2とクロック信号
配線１の配置レイアウトにあって、クロック信号配線１
及び電源配線1,2とは異なる第２の配線層を有する多層
配線構造に適用したものである。
は、第１の実施例と同様な電源配線1,2とクロック信号
配線１の配置レイアウトにあって、クロック信号配線１
及び電源配線1,2とは異なる第２の配線層を有する多層
配線構造に適用したものである。
第11図に示す第11の実施例は、信号配線1,2、及び電源
配線1,2間に配置されたクロック信号配線１と直交する
クロック信号配線１を、第２の配線層で形成したもので
ある。
配線1,2間に配置されたクロック信号配線１と直交する
クロック信号配線１を、第２の配線層で形成したもので
ある。
第12図に示す第12の実施例は、前記した第３の実施例と
同様にバッファ回路21を設けたものであり、それぞれの
電源配線1,2からコンタクト領域23を介して給電され、
入力端子25からクロック信号を受けるバッファ回路21の
クロック信号配線１と直交する出力配線27を、第２の配
線層で形成したことを特徴としている。
同様にバッファ回路21を設けたものであり、それぞれの
電源配線1,2からコンタクト領域23を介して給電され、
入力端子25からクロック信号を受けるバッファ回路21の
クロック信号配線１と直交する出力配線27を、第２の配
線層で形成したことを特徴としている。
第13図に示す第13の実施例は、第12の実施例に対して、
コンタクト領域29を介してクロック信号が与えられる出
力配線31を、クロック信号と同様の第１の配線層で形成
したことを特徴としている。
コンタクト領域29を介してクロック信号が与えられる出
力配線31を、クロック信号と同様の第１の配線層で形成
したことを特徴としている。
なお、第12及び第13の実施例において、バッファ回路21
はインバータ回路であってもかまわない。また、この発
明は、上記した実施例に限定されるものではなく、電源
配線の本数及び電源電位の数、クロック信号配線の本数
にかかわらず、実施できることは勿論である。
はインバータ回路であってもかまわない。また、この発
明は、上記した実施例に限定されるものではなく、電源
配線の本数及び電源電位の数、クロック信号配線の本数
にかかわらず、実施できることは勿論である。
［発明の効果］ 以上説明したように、この発明が適用されたクロック信
号配線の配置にあっては、隣接する配線の電位が一定と
なる。これにより、配線間容量のクロック信号伝搬への
影響を容易にシミュレーションすることができるととも
に、クロック信号の隣接配線への影響を防止することが
できる。さらに、クロック信号をバッファする回路の配
置場所の制約が少なくなる。この結果、周波数の高いシ
ャープな波形のクロック信号を、周囲に影響を与えるこ
となく伝搬させるクロック信号配線の設計レイアウトを
容易に行なうことができるようになる。
号配線の配置にあっては、隣接する配線の電位が一定と
なる。これにより、配線間容量のクロック信号伝搬への
影響を容易にシミュレーションすることができるととも
に、クロック信号の隣接配線への影響を防止することが
できる。さらに、クロック信号をバッファする回路の配
置場所の制約が少なくなる。この結果、周波数の高いシ
ャープな波形のクロック信号を、周囲に影響を与えるこ
となく伝搬させるクロック信号配線の設計レイアウトを
容易に行なうことができるようになる。
第１図乃至第13図はこの発明の第１の実施例乃至第13の
実施例に係る集積回路の配線構造を示すパターン平面
図、第14図は従来の集積回路の配線構造を示すパターン
平面図である。
実施例に係る集積回路の配線構造を示すパターン平面
図、第14図は従来の集積回路の配線構造を示すパターン
平面図である。
Claims (4)
- 【請求項１】クロック信号の外部入力からクロック信号
を被供給回路に与えるバッファ回路の内、被供給回路に
最も近いバッファ回路までのクロック信号配線は、該配
線のみが電源配線に隣接されて電源配線間に配置形成さ
れてなることを特徴とする集積回路の配線構造。 - 【請求項２】クロック信号をバッファするバッファ回路
をクロック信号配線に沿って分散させて配置してなるこ
とを特徴とする請求項１記載の集積回路の配線構造。 - 【請求項３】クロック信号配線又は電源配線を多層配線
におけるいずれか１つの配線層により形成してなること
を特徴とする請求項１又は２記載の集積回路の配線構
造。 - 【請求項４】クロック信号配線又は電源配線を他の信号
配線とは別の配線層で形成してなることを特徴とする請
求項1,2又は３記載の集積回路の配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201963A JPH07105445B2 (ja) | 1988-08-15 | 1988-08-15 | 集積回路の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201963A JPH07105445B2 (ja) | 1988-08-15 | 1988-08-15 | 集積回路の配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0251252A JPH0251252A (ja) | 1990-02-21 |
| JPH07105445B2 true JPH07105445B2 (ja) | 1995-11-13 |
Family
ID=16449666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201963A Expired - Fee Related JPH07105445B2 (ja) | 1988-08-15 | 1988-08-15 | 集積回路の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07105445B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629393A (ja) * | 1992-05-12 | 1994-02-04 | Nec Corp | 半導体集積回路 |
| JP2855975B2 (ja) * | 1992-07-06 | 1999-02-10 | 富士通株式会社 | 半導体集積回路 |
| JPH0677403A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置及びその設計方法 |
| JPH0758301A (ja) * | 1993-08-13 | 1995-03-03 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| JP2921463B2 (ja) * | 1996-01-30 | 1999-07-19 | 日本電気株式会社 | 半導体集積回路チップ |
| JP4560846B2 (ja) * | 1998-07-23 | 2010-10-13 | 日本テキサス・インスツルメンツ株式会社 | クロストーク防止回路 |
| US6588005B1 (en) * | 1998-12-11 | 2003-07-01 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit device |
| US7739624B2 (en) | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
| US7943436B2 (en) | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
| JP2006173529A (ja) * | 2004-12-20 | 2006-06-29 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2007027314A (ja) | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体集積回路装置 |
| JP2007103863A (ja) * | 2005-10-07 | 2007-04-19 | Nec Electronics Corp | 半導体デバイス |
| JP2009014796A (ja) | 2007-06-30 | 2009-01-22 | Sony Corp | Ｅｌ表示パネル、電源線駆動装置及び電子機器 |
| JP4552073B2 (ja) * | 2008-02-21 | 2010-09-29 | 日本電気株式会社 | 半導体集積回路 |
| CN110177425B (zh) * | 2019-04-16 | 2020-08-28 | 百度在线网络技术（北京）有限公司 | 印刷电路板及印刷电路板层叠设计方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115352A (en) * | 1979-02-27 | 1980-09-05 | Fujitsu Ltd | Clock distributing circuit of ic device |
| JPS60254654A (ja) * | 1984-05-30 | 1985-12-16 | Nec Corp | 半導体集積回路 |
| JPS6341048A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 標準セル方式大規模集積回路 |
| JPS63133560A (ja) * | 1986-11-25 | 1988-06-06 | Mitsubishi Electric Corp | 多入力論理回路のパタ−ンレイアウト |
-
1988
- 1988-08-15 JP JP63201963A patent/JPH07105445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251252A (ja) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105445B2 (ja) | 集積回路の配線構造 | |
| US5309015A (en) | Clock wiring and semiconductor integrated circuit device having the same | |
| JPH01251738A (ja) | スタンダードセル | |
| KR970062923A (ko) | 마이크로컴퓨터 | |
| JPH06244282A (ja) | 半導体集積回路装置 | |
| JPH0621331A (ja) | 半導体集積回路 | |
| JP3026387B2 (ja) | 半導体集積回路 | |
| US6043704A (en) | Clock distribution circuit for semiconductor integrated circuit | |
| JP3476403B2 (ja) | 半導体回路、その遅延調整方法及びそのレイアウト方法 | |
| US5994924A (en) | Clock distribution network with dual wire routing | |
| JP2001144091A (ja) | 半導体集積回路 | |
| KR20020017082A (ko) | 버스라인들 간의 스큐를 방지하기 위한 메모리 모듈 | |
| US5532500A (en) | Semiconductor integrated circuit device having clock signal wiring construction for suppressing clock skew | |
| Liaw et al. | Crossing the planes at high speed. Signal integrity issues at split ground and power planes | |
| US20090206946A1 (en) | Apparatus and method for reducing propagation delay in a conductor | |
| US6388277B1 (en) | Auto placement and routing device and semiconductor integrated circuit | |
| JP3073547B2 (ja) | クロック分配回路 | |
| JPH0582646A (ja) | クロストークノイズ防止機能を備えた半導体回路 | |
| US5812031A (en) | Ring oscillator having logic gates interconnected by spiral signal lines | |
| JPH022122A (ja) | 半導体集積回路装置 | |
| JPH04247651A (ja) | 半導体集積回路装置 | |
| JPS62217632A (ja) | 半導体集積回路 | |
| JP2560813B2 (ja) | 半導体集積回路 | |
| JPH0652761B2 (ja) | 集積回路構造体 | |
| JPH0749803Y2 (ja) | 集積回路のピン配置構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |