CN110177425B - 印刷电路板及印刷电路板层叠设计方法 - Google Patents
印刷电路板及印刷电路板层叠设计方法 Download PDFInfo
- Publication number
- CN110177425B CN110177425B CN201910304494.5A CN201910304494A CN110177425B CN 110177425 B CN110177425 B CN 110177425B CN 201910304494 A CN201910304494 A CN 201910304494A CN 110177425 B CN110177425 B CN 110177425B
- Authority
- CN
- China
- Prior art keywords
- layer
- signal
- power supply
- signal power
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了印刷电路板及印刷电路板层叠设计方法,印刷电路板可采用N层层叠设计方式;所述N层包括:至少一个信号层、至少一个信号电源混合层以及至少一个地层;其中,第一层为信号层;任一信号层与信号电源混合层及其它信号层均不为相邻层;任一信号电源混合层与信号层及其它信号电源混合层均不为相邻层。应用本发明所述方案,可减少对于走线的限制等。
Description
【技术领域】
本发明涉及硬件设计技术,特别涉及印刷电路板及印刷电路板层叠设计方法。
【背景技术】
硬件印刷电路板(PCB,Printed Circuit Board)设计在完成主要元器件的布局后,需要进一步对印刷电路板的布线瓶颈区域进行分析,结合电子设计自动化工具分析电路板的布线密度,综合有特殊布线要求的信号线如时钟高速线、差分线、模拟信号线等的数量和种类确定信号走线层的层数,根据电源的种类、隔离和抗干扰的要求来确定内层走线层的层数等。
在印刷电路板的层叠设计方式中,比较常用的是如下的四层层叠设计方式:第一层为地层,第二层为信号电源混合层,第三层为信号电源混合层,第四层为电源层。
但上述方式中,中间两层信号电源混合层需要拉开间距,走线方向需要垂直,否则可能引入串扰,从而导致电路功能异常,但这样无疑增加了实现复杂度,而且,信号层都在中间层,给调试带来了不便等。
【发明内容】
有鉴于此,本发明提供了印刷电路板及印刷电路板层叠设计方法。
具体技术方案如下:
一种印刷电路板,所述印刷电路板采用N层层叠设计方式;
所述N层包括:至少一个信号层、至少一个信号电源混合层以及至少一个地层;
其中,第一层为所述信号层;
任一信号层与所述信号电源混合层及其它信号层均不为相邻层;
任一信号电源混合层与所述信号层及其它信号电源混合层均不为相邻层。
根据本发明一优选实施例,当N为4时,所述N层包括:一个信号层、一个信号电源混合层以及两个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为所述信号电源混合层,第四层为第二地层。
根据本发明一优选实施例,当N为6时,所述N层包括:一个信号层、两个信号电源混合层以及三个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层。
根据本发明一优选实施例,当N为8时,所述N层包括:一个信号层、三个信号电源混合层以及四个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层,第七层为第三信号电源混合层、第八层为第四地层。
根据本发明一优选实施例,所述信号电源混合层上的电源采用宽线走线方式。
一种印刷电路板层叠设计方法,包括:
将所述印刷电路板设计为包括至少一个信号层、至少一个信号电源混合层以及至少一个地层;
其中,第一层为所述信号层;
任一信号层与所述信号电源混合层及其它信号层均不为相邻层;
任一信号电源混合层与所述信号层及其它信号电源混合层均不为相邻层。
根据本发明一优选实施例,所述印刷电路板中包括:一个信号层、一个信号电源混合层以及两个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为所述信号电源混合层,第四层为第二地层。
根据本发明一优选实施例,所述印刷电路板中包括:一个信号层、两个信号电源混合层以及三个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层。
根据本发明一优选实施例,所述印刷电路板中包括:一个信号层、三个信号电源混合层以及四个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层,第七层为第三信号电源混合层、第八层为第四地层。
根据本发明一优选实施例,将所述信号电源混合层上的电源设计为采用宽线走线方式。
基于上述介绍可以看出,采用本发明所述方案,信号层与信号层之间不为相邻层,从而使得走线方向无需垂直,减少了对于走线的限制,实现上更为简单方便,而且不是所有的信号层均在中间层,从而方便了调试。
【附图说明】
图1为本发明所述印刷电路板4层层叠设计方式示意图。
图2为本发明所述印刷电路板6层层叠设计方式示意图。
图3为本发明所述印刷电路板8层层叠设计方式示意图。
图4示出了适于用来实现本发明实施方式的示例性计算机系统/服务器12的框图。
【具体实施方式】
为了使本发明的技术方案更加清楚、明白,以下参照附图并举实施例,对本发明所述方案进行进一步说明。
显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
另外,应理解,本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
印刷电路板的走线层数越多,信号层、电源层及地层等的排列组合方式也就越多,印刷电路板的层叠设计方式需要综合考虑各方面的需求,以达到产品设计最佳的平衡点。
本发明所述印刷电路板可采用N层层叠设计方式,所述N层包括:至少一个信号层(Signal)、至少一个信号电源混合层(Signal/PWR)以及至少一个地层(Gnd)。信号电源混合层指在同一层上同时包括信号层和电源层。
其中,第一层为信号层,任一信号层与信号电源混合层及其它信号层均不为相邻层,任一信号电源混合层与信号层及其它信号电源混合层均不为相邻层。也就是说,信号层与信号层、信号层与信号电源混合层、信号电源混合层与信号电源混合层之间均不为相邻层,从而使得走线方向无需垂直,减少了对于走线的限制,实现上更为简单方便,而且不是所有的信号层均在中间层,从而方便了调试。
N的具体取值可根据实际需要而定,包括但不限于4、6和8,以下分别对N的取值为4、6和8时的具体实现方式进行说明。
一)当N为4时
当N为4时,所述N层可包括:一个信号层、一个信号电源混合层以及两个地层。为便于表述,将两个地层分别称为第一地层和第二地层。
优选地,第一层为信号层,第二层为第一地层,第三层为信号电源混合层,第四层为第二地层,如图1所示,图1为本发明所述印刷电路板4层层叠设计方式示意图。
上述设计方式至少存在以下优势:
1)信号层与信号电源混合层之间不为相邻层,从而使得走线方向无需垂直,减少了对于走线的限制,实现上更为简单方便,且通过地层隔离有效地避免了串扰,另外不是所有的信号层均在中间层,从而方便了调试。
2)具有较好的信号完整性和较好的电磁兼容性,电磁兼容性主要包括两个方面的要求,一方面是指硬件设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的阈值,另一方面是指硬件设备对所在环境中存在的电磁干扰具有一定程度的抵抗能力。上述设计方式中,信号层和信号电源混合层均与地层相邻,可利用内电层(如地层或电源层)来为信号层及信号电源混合层提供屏蔽,另外,时钟高速线等可布设在信号电源混合层中的信号层,信号电源混合层位于中间层,两个内电层之间,这样,两个内电层的铜膜可为高速信号传输等提供屏蔽,同时也能有效的将高速信号的辐射限制在两个内电层之间,不会对外造成干扰。
3)紧邻信号层和信号电源混合层分别有一个地层,噪声有最短路径泻放,抗噪效果好。
4)信号电源混合层上的电源可采用宽线走线方式,从而可以降低电源电流的路径阻抗,
5)整个信号电源混合层均为走线层,专用于走线,不用考虑元器件对走线的阻挡干扰等因素,可减少层叠层数,从而降低了硬件成本。
二)当N为6时
当N为6时,所述N层可包括:一个信号层、两个信号电源混合层以及三个地层。相比于N为4时,本方式中增加了一个信号电源混合层以及一个地层。为便于表述,将两个信号电源混合层分别称为第一信号电源混合层以及第二信号电源混合层,将三个地层分别称为第一地层、第二地层以及第三地层。
优选地,第一层为信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层,如图2所示,图2为本发明所述印刷电路板6层层叠设计方式示意图。
上述设计方式至少存在以下优势:
1)信号层与信号电源混合层以及信号电源混合层与信号电源混合层之间均不为相邻层,从而使得走线方向无需垂直,减少了对于走线的限制,实现上更为简单方便,且通过地层隔离有效地避免了串扰,另外不是所有的信号层均在中间层,从而方便了调试。
2)具有较好的信号完整性和较好的电磁兼容性,信号层和信号电源混合层均与地层相邻,可利用内电层(如地层或电源层)来为信号层及信号电源混合层提供屏蔽,另外,时钟高速线等可布设在信号电源混合层中的信号层,信号电源混合层位于中间层,两个内电层之间,这样,两个内电层的铜膜可为高速信号传输等提供屏蔽,同时也能有效的将高速信号的辐射限制在两个内电层之间,不会对外造成干扰。
3)紧邻信号层和信号电源混合层分别有一个地层,噪声有最短路径泻放,抗噪效果好。
4)信号电源混合层上的电源可采用宽线走线方式,从而可以降低电源电流的路径阻抗。
5)整个信号电源混合层均为走线层,专用于走线,不用考虑元器件对走线的阻挡干扰等因素,可减少层叠层数,从而降低了硬件成本。
三)当N为8时
当N为8时,所述N层可包括:一个信号层、三个信号电源混合层以及四个地层。相比于N为4时,本方式中增加了两个信号电源混合层以及两个地层,相比于N为6时,本方式中增加了一个信号电源混合层以及一个地层。为便于表述,将三个信号电源混合层分别称为第一信号电源混合层、第二信号电源混合层以及第三信号电源混合层,将四个地层分别称为第一地层、第二地层、第三地层以及第四地层。
优选地,第一层为信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层,第七层为第三信号电源混合层、第八层为第四地层,如图3所示,图3为本发明所述印刷电路板8层层叠设计方式示意图。
上述设计方式至少存在以下优势:
1)信号层与信号电源混合层以及信号电源混合层与信号电源混合层之间均不为相邻层,从而使得走线方向无需垂直,减少了对于走线的限制,实现上更为简单方便,且通过地层隔离有效地避免了串扰,另外不是所有的信号层均在中间层,从而方便了调试。
2)具有较好的信号完整性和较好的电磁兼容性,信号层和信号电源混合层均与地层相邻,可利用内电层(如地层或电源层)来为信号层及信号电源混合层提供屏蔽,另外,时钟高速线等可布设在信号电源混合层中的信号层,信号电源混合层位于中间层,两个内电层之间,这样,两个内电层的铜膜可为高速信号传输等提供屏蔽,同时也能有效的将高速信号的辐射限制在两个内电层之间,不会对外造成干扰。
3)紧邻信号层和信号电源混合层分别有一个地层,噪声有最短路径泻放,抗噪效果好。
4)信号电源混合层上的电源可采用宽线走线方式,从而可以降低电源电流的路径阻抗。
5)整个信号电源混合层均为走线层,专用于走线,不用考虑元器件对走线的阻挡干扰等因素,可减少层叠层数,从而降低了硬件成本。
6)多层地参考平面的使用具有很好的地磁吸收能力。
在实际应用,具体采用上述哪种设计方式可根据实际需要而定,比如,4层层叠设计方式可适用于板上表层(第一层)芯片较多的情况,6层层叠设计方式可适用于芯片密度较大且时钟频率较高的情况等。
本发明中同时公开了一种印刷电路板层叠设计方法,可包括:将印刷电路板设计为包括至少一个信号层、至少一个信号电源混合层以及至少一个地层;其中,第一层为信号层,任一信号层与信号电源混合层及其它信号层均不为相邻层,任一信号电源混合层与信号层及其它信号电源混合层均不为相邻层。
具体实现包括但不限于以下方式:
1)印刷电路板中包括:一个信号层、一个信号电源混合层以及两个地层,即印刷电路板可采用4层层叠设计方式。
优选地,第一层为信号层,第二层为第一地层,第三层为信号电源混合层,第四层为第二地层。
2)印刷电路板中包括:一个信号层、两个信号电源混合层以及三个地层,即印刷电路板可采用6层层叠设计方式。
优选地,第一层为信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层。
3)印刷电路板中包括:一个信号层、三个信号电源混合层以及四个地层,即印刷电路板可采用8层层叠设计方式。
优选地,第一层为信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层,第七层为第三信号电源混合层、第八层为第四地层。
上述各方式中,可将信号电源混合层上的电源设计为采用宽线走线方式。
具体实现及相应设计所带来的优势可参照前述相关说明,不再赘述。
图4示出了适于用来实现本发明实施方式的示例性计算机系统/服务器12的框图。图4显示的计算机系统/服务器12仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图4所示,计算机系统/服务器12以通用计算设备的形式表现。计算机系统/服务器12的组件可以包括但不限于:一个或者多个处理器(处理单元)16,存储器28,连接不同系统组件(包括存储器28和处理器16)的总线18。
总线18表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器,外围总线,图形加速端口,处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说,这些体系结构包括但不限于工业标准体系结构(ISA)总线,微通道体系结构(MAC)总线,增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
计算机系统/服务器12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机系统/服务器12访问的可用介质,包括易失性和非易失性介质,可移动的和不可移动的介质。
存储器28可以包括易失性存储器形式的计算机系统可读介质,例如随机存取存储器(RAM)30和/或高速缓存存储器32。计算机系统/服务器12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例,存储系统34可以用于读写不可移动的、非易失性磁介质(图4未显示,通常称为“硬盘驱动器”)。尽管图4中未示出,可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器,以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下,每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品,该程序产品具有一组(例如至少一个)程序模块,这些程序模块被配置以执行本发明各实施例的功能。
具有一组(至少一个)程序模块42的程序/实用工具40,可以存储在例如存储器28中,这样的程序模块42包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
计算机系统/服务器12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信,还可与一个或者多个使得用户能与该计算机系统/服务器12交互的设备通信,和/或与使得该计算机系统/服务器12能与一个或多个其它计算设备进行通信的任何设备(例如网卡,调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口22进行。并且,计算机系统/服务器12还可以通过网络适配器20与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图4所示,网络适配器20通过总线18与计算机系统/服务器12的其它模块通信。应当明白,尽管图中未示出,可以结合计算机系统/服务器12使用其它硬件和/或软件模块,包括但不限于:微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理器16通过运行存储在存储器28中的程序,从而执行各种功能应用以及数据处理,例如实现如上述印刷电路板层叠设计方法。
本发明同时公开了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时将实现如上述印刷电路板层叠设计方法。
可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括——但不限于——无线、电线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如”C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
在本发明所提供的几个实施例中,应该理解到,所揭露的装置和方法等,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (10)
1.一种印刷电路板,其特征在于,
所述印刷电路板采用N层层叠设计方式;
所述N层包括:至少一个信号层、至少一个信号电源混合层以及至少一个地层;
其中,第一层为所述信号层;
任一信号层与所述信号电源混合层及其它信号层均不为相邻层;
任一信号电源混合层与所述信号层及其它信号电源混合层均不为相邻层。
2.根据权利要求1所述的印刷电路板,其特征在于,
当N为4时,所述N层包括:一个信号层、一个信号电源混合层以及两个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为所述信号电源混合层,第四层为第二地层。
3.根据权利要求1所述的印刷电路板,其特征在于,
当N为6时,所述N层包括:一个信号层、两个信号电源混合层以及三个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层。
4.根据权利要求1所述的印刷电路板,其特征在于,
当N为8时,所述N层包括:一个信号层、三个信号电源混合层以及四个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层,第七层为第三信号电源混合层、第八层为第四地层。
5.根据权利要求1-4中任一项所述的印刷电路板,其特征在于,
所述信号电源混合层上的电源采用宽线走线方式。
6.一种印刷电路板层叠设计方法,其特征在于,包括:
将所述印刷电路板设计为包括至少一个信号层、至少一个信号电源混合层以及至少一个地层;
其中,第一层为所述信号层;
任一信号层与所述信号电源混合层及其它信号层均不为相邻层;
任一信号电源混合层与所述信号层及其它信号电源混合层均不为相邻层。
7.根据权利要求6所述的方法,其特征在于,
所述印刷电路板中包括:一个信号层、一个信号电源混合层以及两个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为所述信号电源混合层,第四层为第二地层。
8.根据权利要求6所述的方法,其特征在于,
所述印刷电路板中包括:一个信号层、两个信号电源混合层以及三个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层。
9.根据权利要求6所述的方法,其特征在于,
所述印刷电路板中包括:一个信号层、三个信号电源混合层以及四个地层;
其中,第一层为所述信号层,第二层为第一地层,第三层为第一信号电源混合层,第四层为第二地层,第五层为第二信号电源混合层,第六层为第三地层,第七层为第三信号电源混合层、第八层为第四地层。
10.根据权利要求6-9中任一项所述的方法,其特征在于,
将所述信号电源混合层上的电源设计为采用宽线走线方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910304494.5A CN110177425B (zh) | 2019-04-16 | 2019-04-16 | 印刷电路板及印刷电路板层叠设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910304494.5A CN110177425B (zh) | 2019-04-16 | 2019-04-16 | 印刷电路板及印刷电路板层叠设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110177425A CN110177425A (zh) | 2019-08-27 |
CN110177425B true CN110177425B (zh) | 2020-08-28 |
Family
ID=67689985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910304494.5A Active CN110177425B (zh) | 2019-04-16 | 2019-04-16 | 印刷电路板及印刷电路板层叠设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110177425B (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105445B2 (ja) * | 1988-08-15 | 1995-11-13 | 株式会社東芝 | 集積回路の配線構造 |
CN1248554C (zh) * | 2000-09-18 | 2006-03-29 | 神达电脑股份有限公司 | 适用高速信号的六层电路板的压合方法及其成品 |
CN101052275A (zh) * | 2006-05-22 | 2007-10-10 | 华为技术有限公司 | 一种设计背板的方法及背板 |
CN200976709Y (zh) * | 2006-09-25 | 2007-11-14 | 佛山市顺德区顺达电脑厂有限公司 | 可抑制电磁波辐射的电路板堆迭结构 |
JP2012164794A (ja) * | 2011-02-07 | 2012-08-30 | Sony Corp | 積層配線基板 |
CN201947528U (zh) * | 2011-02-28 | 2011-08-24 | 博罗康佳精密科技有限公司 | 多层印制电路板 |
CN106455295A (zh) * | 2016-10-14 | 2017-02-22 | 盛科网络(苏州)有限公司 | Pcb板 |
CN108834302A (zh) * | 2018-06-29 | 2018-11-16 | 郑州云海信息技术有限公司 | 一种多层pcb板及服务器 |
-
2019
- 2019-04-16 CN CN201910304494.5A patent/CN110177425B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110177425A (zh) | 2019-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10223491B2 (en) | Integrated circuit design changes using through-silicon vias | |
US20090248943A1 (en) | Server | |
US8288657B2 (en) | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules | |
US8539417B2 (en) | Generating physical designs for electronic circuit boards | |
US9703428B2 (en) | Touch panel and touch detecting method therefor | |
CN115510801A (zh) | 一种数据传输系统、方法、装置及存储介质 | |
CN110177425B (zh) | 印刷电路板及印刷电路板层叠设计方法 | |
CN106507580A (zh) | 一种pcb及信号传输系统 | |
WO2023115887A1 (zh) | 光交换机设计方法、光交换机、电子设备及存储介质 | |
US7137088B2 (en) | System and method for determining signal coupling coefficients for lines | |
US11877390B2 (en) | Fabricating tamper-respondent sensors with random three-dimensional security patterns | |
CN104991610B (zh) | 虚拟仪器平台 | |
US20040172608A1 (en) | Triangular assignment of pins used for diagonal interconnections between diagonal chips in a multi-chip module | |
CN105430871A (zh) | Pcb和隔离pcb中高噪声电源的方法 | |
CN102955868A (zh) | 布线检查系统及方法 | |
US7945883B2 (en) | Apparatus, and computer program for implementing vertically coupled noise control through a mesh plane in an electronic package design | |
WO2010050969A1 (en) | Sata/esata port configuration | |
CN217279442U (zh) | 一种基于银河麒麟操作系统的便携式前置服务器 | |
CN206193618U (zh) | 具有浪涌静电保护装置的平板电脑主板 | |
CN107247677A (zh) | 一种转换装置和电子设备 | |
US6809625B2 (en) | Integrated connector and positive thermal coefficient switch | |
CN221057128U (zh) | 一种抗干扰的led显示屏及其驱动电路 | |
US20110031627A1 (en) | Reducing Crosstalk In The Design Of Module Nets | |
JP7238477B2 (ja) | 半導体装置 | |
US20240054274A1 (en) | Dummy metal filling method and apparatus, device and medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |