CN106455295A - Pcb板 - Google Patents

Pcb板 Download PDF

Info

Publication number
CN106455295A
CN106455295A CN201610896065.8A CN201610896065A CN106455295A CN 106455295 A CN106455295 A CN 106455295A CN 201610896065 A CN201610896065 A CN 201610896065A CN 106455295 A CN106455295 A CN 106455295A
Authority
CN
China
Prior art keywords
layer
mils
medium
thickness
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610896065.8A
Other languages
English (en)
Inventor
曾照武
朱光
刘丹
李庆山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centec Networks Suzhou Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN201610896065.8A priority Critical patent/CN106455295A/zh
Publication of CN106455295A publication Critical patent/CN106455295A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明揭示了一种PCB板，所述PCB板包括八层，其中，第一层、第六层、第八层为信号层，第二层、第五层、第七层为地层，第三层、第四层为电源层，所述第一层与第二层之间设有第一介质层，其他各层之间设有相应介质层，其中，第一层与第八层的厚度均为1.9密耳，第二层、第三层、第四层，以及第五层的厚度均为2.4密耳，所第六层与第七层的厚度均为1.2密耳；第一介质层与第七介质层的厚度为5.42密耳，第二介质层、第四介质层，以及第六介质层的厚度为6.69密耳，第三介质层与第五介质层的厚度为15密耳。本发明所述的PCB板具有易加工、成本低、且在不使用背钻工艺的情况下能够满足信号质量的要求的优点。

Description

PCB板
技术领域
本发明涉及一种印刷电路板技术领域，尤其是涉及一种能够避免高速信号做背钻工艺的PCB板。
背景技术
随着芯片的集成度、工作频率越来越高，PCB的复杂程度越来越高，高速化和小型化已成为电路设计的必然趋势。由于信号频率的提高、电路板的尺寸变小、布线密度增大等原因，引发了许多电气因素的干扰，因此给信号的稳定性和质量带来隐患。
在印刷电路板上是没有真正的地(GND)的，通常所述的地一般是指回流路径或参考平面。对于实际的印刷电路板来说，最好的地应该是一个完整的、公共的地平面，这种简单的地可以减小印刷电路板上走线之间的串扰，减少电磁干扰。现有技术中，如图1所示的一种印刷电路板，所述印刷电路板共分为8层，从上到下依次为信号层、地层、信号层、电源层、地层、信号层、电源层、信号层，所述各层之间设有介质层。其中，第八成，也即底层(BOTTOM)，没有完整的参考平面，因此对高速信号的质量产生重大的影响。同时第七层为电源层，位于第六层和第八层之间，第六层为信号层，第七层电源层没有与地层相邻，因此，电源纹波较大，第七层电源层与第五层地层耦合时，对第六层信号层产生干扰，影响信号的质量。
完整的参考平面可以用来保证回路的连续性，同样的，线宽可以降低信号的导体损耗，更进一步的，采用背钻工艺可以减小过孔的残端(Stub)，因为多余的残端(Stub)会增加电容和电感，最终导致阻抗不连续、损耗等完整性问题。一般的，高速信号的Stub≥20密耳时，对信号质量产生较大的影响，此时，使用背钻工艺可以减小Stub对信号质量的影响。但背钻工艺增加了加工工序，延长了加工周期，降低了产品的成功率，同时，增加了一定的成本。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种PCB板，既满足信号传输质量的要求，又满足不使用背钻工艺，不额外增加PCB板的成本。
为实现上述目的，本发明提出如下技术方案：一种PCB板，所述PCB板包括八层，第一层、第六层、第八层为用于为PCB板的芯片与器件之间传递信号的信号层，第二层、第五层、第七层为地层，第三层、第四层为电源层，所述第一层与第二层之间设有第一介质层，其他各层之间设有相应介质层，所述第一介质层与第七介质层的厚度为5.42密耳，第二介质层、第四介质层，以及第六介质层的厚度为6.69密耳，第三介质层与第五介质层的厚度为15密耳。
优选地，所述第一层与第八层的厚度均为1.9密耳。
优选地，所述第二层、第三层、第四层，以及第五层的厚度均为2.4密耳。
优选地，所述第六层与第七层的厚度均为1.2密耳。
优选地，所述第一介质层、第三介质层、第五介质层，以及第七介质层为PP层。
优选地，所述第二介质层、第四介质层，以及第六介质层为CORE层。
本发明的有益效果是：
本发明所述的PCB板，具有易加工、成本低等优点，并且，所述PCB板，在不使用背钻工艺的情况下能够满足信号传输质量的要求。
附图说明
图1是现有技术中的PCB板示意图；
图2是本发明的PCB板层叠示意图；
图3是本发明的高速信号走线示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
结合图1、图2所示，本发明所揭示的一种PCB板，主要适用于高性能的以太网交换芯片CTC8096，所述CTC8096共有96对SERDES(SERializer-串行器/DESerializer-解串器)，其中80对支持10G传输速率，16对支持25G传输速率。为了保证SERDES的信号传输质量，同时不额外增加PCB板(PCB，Printed Circuit Board，印刷电路板)的生产成本，通过调整芯板和介质层的厚度，优化高速信号走线层的设置，即使不使用背钻工艺同样可以满足对信号传输质量的要求。
所述高性能的以太网交换芯片CTC8096，所述CTC8096芯片出40对10G的SREDES到光模块。由于CTC8096芯片走线扇出，以及10G和40G光模块的连接器物理结构限制，所以SERDES最少需要2层。
更进一步的，由于电源的种类比较多，并且电流很大，所以需要2个电源层，相应就需要2个地层。并且，由于主要器件都在顶层(TOP层)，顶层上基本没有长距离的走线，因此最少需要3个走线层，也即需要3个信号层。2个电源层、2个地层，以及3个信号层一共7层。为了保证底层(BOTTOM)有完整的参考平面，因此，与底层相邻的层，也即倒数第2层需要设置为地层(GND)，综上所述，最终采用8层板的叠层。如图2所示。
为了降低信号的衰减，在保证特征阻抗的情况下，需要加宽信号线的线宽，这样会导致了信号和对应参考平面之间的介质厚度增加。更重要的是，当一般高速信号的Stub≥20密耳时，Stub对信号质量影响比较大，此时需要考虑使用背钻工艺来减小对信号质量的影响。但是背钻工艺增加了加工工序，延长了加工周期，降低了产品的成功率，增加了成本，所以应当减少背钻工艺的使用。为了满足信号传输质量要求，应当保证高速信号的Stub＜20密耳。一般PCB板上的主要元器件和连接器都放在顶层，所以高速信号就要尽量走在底层(BOTTOM)或者靠近底层(BOTTOM)的内层。综上考虑，确定了本发明所述的一种能够避免高速信号做背钻工艺的8层PCB板，如图2所示。
所述PCB板，包括第一层、第二层、第三层、第四层、第五层、第六层、第七层、第八层，
所述第一层为信号层，
所述第二层为地层，
所述第三层为电源层，
所述第四层为电源层，
所述第五层为地层，
所述第六层为信号层，
所述第七层为地层，
所述第八层为信号层。
其中，所述各层之间填充有介质，其中第一层与第二层为第一介质层，所述第一介质层为PP层(Prepreg，半固化片)，第二层与第三层之间为第二介质层，所述第二介质层为CORE层，所述CORE层为上下具有铜箔的芯板，第三层与第四层之间为第三介质层，所述第三介质层为PP层，第四层与第五层之间为第四介质层，所述第四介质层为CORE层，第五层与第六层之间为第五介质层，所述第五介质层为PP层，第六层与第七层之间为第六介质层，所述第六介质层为CORE层，第七层与第八层之间为第七介质层，所述第七介质层为PP层。
更进一步地，所述第一层信号层的铜箔厚度为1.9密耳。
第二层地层的铜箔厚度为2.4密耳，所述第一层与第二层之间的第一介质层PP层厚度为5.42密耳。
第三层电源层的铜箔厚度为2.4密耳，第三层与第二层之间的第二介质层core层厚度为6.69密耳。
第四层电源层的铜箔厚度为2.4密耳，第四层与第三层之间的第三介质层PP层厚度为15密耳。
第五层地层的铜箔厚度为2.4密耳，第五层与第四层之间的第四介质层core层厚度为6.69密耳。
第六层信号层的铜箔厚度为1.2密耳，第六层与第五层之间的第五介质层PP层厚度为15密耳。
第七层地层铜箔厚度为1.2密耳，第七层与第六层之间的第六介质层core层厚度为6.69密耳。
第八层信号层铜箔厚度为1.9密耳，第八层与第七层之间的第七介质层PP层厚度为5.42密耳。
如图3所示，高速信号走第六层和第八层时，则Stub的长度，Stub length＝1.9+5.42+1.2+6.69＝15.42＜20密耳，因此，高速信号走第六层和第八层(BOTTOM)，减小了STUB的长度。
更重要的是，在保证线宽、阻抗的情况下，应当尽量减小了第六介质层和第七介质层的厚度，同时增加第三介质层的厚度，以减小两个电源层干扰，即第三层与第四层的干扰，减小电源纹波。
本发明所述的PCB板能够满足信号质量的要求，并且不使用背钻工艺，易加工、成本低。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (6)

1.一种PCB板，其特征在于，所述PCB板包括八层，第一层、第六层、以及第八层为用于为PCB板的芯片与器件之间传递信号的信号层，第二层、第五层、以及第七层为地层，第三层、第四层为电源层，所述第一层与第二层之间设有第一介质层，其他各层之间设有相应介质层，所述第一介质层与第七介质层的厚度为5.42密耳，第二介质层、第四介质层，以及第六介质层的厚度为6.69密耳，第三介质层与第五介质层的厚度为15密耳。
2.根据权利要求1所述的PCB板，其特征在于，所述第一层与第八层的厚度均为1.9密耳。
3.根据权利要求1所述的PCB板，其特征在于，所述第二层、第三层、第四层，以及第五层的厚度均为2.4密耳。
4.根据权利要求1所述的PCB板，其特征在于，所述第六层与第七层的厚度均为1.2密耳。
5.根据权利要求1所述的PCB板，其特征在于，所述第一介质层、第三介质层、第五介质层，以及第七介质层为PP层。
6.根据权利要求1所述的PCB板，其特征在于，所述第二介质层、第四介质层，以及第六介质层为CORE层。
CN201610896065.8A 2016-10-14 2016-10-14 Pcb板 Pending CN106455295A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610896065.8A CN106455295A (zh) 2016-10-14 2016-10-14 Pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610896065.8A CN106455295A (zh) 2016-10-14 2016-10-14 Pcb板

Publications (1)

Publication Number Publication Date
CN106455295A true CN106455295A (zh) 2017-02-22

Family

ID=58174636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610896065.8A Pending CN106455295A (zh) 2016-10-14 2016-10-14 Pcb板

Country Status (1)

Country Link
CN (1) CN106455295A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110177425A (zh) * 2019-04-16 2019-08-27 百度在线网络技术（北京）有限公司 印刷电路板及印刷电路板层叠设计方法
CN110446332A (zh) * 2019-08-23 2019-11-12 苏州浪潮智能科技有限公司 用于设计印刷电路板的方法和装置以及印刷电路板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275278A (ja) * 1996-04-05 1997-10-21 Hitachi Ltd プリント配線基板、電子機器装置および設計支援システム
CN1295429A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板的压合方法及其成品
CN1295430A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板压合方法及其成品
CN1295431A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板的压合方法及其成品
CN1295427A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板的压合方法及其成品
TW448707B (en) * 1999-08-26 2001-08-01 Mitac Int Corp Pressing method of eight-layer circuit board and its manufactured product
TW448710B (en) * 1999-08-26 2001-08-01 Mitac Int Corp Structure and press molding method of eight-layered print circuit board
TW535470B (en) * 1999-08-26 2003-06-01 Mitac Int Corp Pressing method of eight-layered circuit board and the structure thereof
CN1758828A (zh) * 2004-10-09 2006-04-12 鸿富锦精密工业（深圳）有限公司 适用于高速信号的印刷电路板结构
CN201947528U (zh) * 2011-02-28 2011-08-24 博罗康佳精密科技有限公司 多层印制电路板
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN204350437U (zh) * 2015-01-28 2015-05-20 吴江市东风电子有限公司 多层电路板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275278A (ja) * 1996-04-05 1997-10-21 Hitachi Ltd プリント配線基板、電子機器装置および設計支援システム
TW448707B (en) * 1999-08-26 2001-08-01 Mitac Int Corp Pressing method of eight-layer circuit board and its manufactured product
TW448710B (en) * 1999-08-26 2001-08-01 Mitac Int Corp Structure and press molding method of eight-layered print circuit board
TW535470B (en) * 1999-08-26 2003-06-01 Mitac Int Corp Pressing method of eight-layered circuit board and the structure thereof
CN1295429A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板的压合方法及其成品
CN1295430A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板压合方法及其成品
CN1295431A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板的压合方法及其成品
CN1295427A (zh) * 1999-11-04 2001-05-16 神达电脑股份有限公司 八层电路板的压合方法及其成品
CN1758828A (zh) * 2004-10-09 2006-04-12 鸿富锦精密工业（深圳）有限公司 适用于高速信号的印刷电路板结构
CN201947528U (zh) * 2011-02-28 2011-08-24 博罗康佳精密科技有限公司 多层印制电路板
CN104470266A (zh) * 2014-12-09 2015-03-25 深圳怡化电脑股份有限公司 一种控制高速pcb信号阻抗的方法
CN204350437U (zh) * 2015-01-28 2015-05-20 吴江市东风电子有限公司 多层电路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110177425A (zh) * 2019-04-16 2019-08-27 百度在线网络技术（北京）有限公司 印刷电路板及印刷电路板层叠设计方法
CN110446332A (zh) * 2019-08-23 2019-11-12 苏州浪潮智能科技有限公司 用于设计印刷电路板的方法和装置以及印刷电路板

Similar Documents

Publication Publication Date Title
US8791550B1 (en) Hybrid conductor through-silicon-via for power distribution and signal transmission
US20050225955A1 (en) Multi-layer printed circuit boards
US8319113B2 (en) Printed circuit board with reduced dielectric loss
US20180184515A1 (en) Cross-talk reduction for high speed signaling at ball grid array region and connector region
TW201240531A (en) Printed circuit board
CN101378618B (zh) 印刷电路板
CN109511220B (zh) 电路板和光模块
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN105578714A (zh) 一种多层高速pcb的新型叠层结构及信号过孔优化方法
CN109587942A (zh) 用于反钻式差分通孔的间隙大小减小
CN103906350A (zh) 一种减小高速串扰的走线方法
US10045435B2 (en) Concentric vias and printed circuit board containing same
US20150170996A1 (en) Through-mesh-plane vias in a multi-layered package
CN103687274A (zh) 多层式印刷电路板
CN106455295A (zh) Pcb板
CN112996286B (zh) 一种基于sfp+系列光模块的金手指出线设计方法
US7088200B2 (en) Method and structure to control common mode impedance in fan-out regions
CN105657962A (zh) 一种多层pcb电路板
US20160276091A1 (en) Inductors for circuit board through hole structures
CN113727513B (zh) 封装基板、印刷电路板、封装器件和电子装置
CN101730398A (zh) 印刷电路板及其制作方法
CN106714475A (zh) Pcb六层板叠层方法
US10973116B2 (en) 3D high-inductive ground plane for crosstalk reduction
CN201146631Y (zh) 印制电路板、具有该印制电路板的成品板与电子设备
CN211087227U (zh) 一种卡片电脑及其主板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170222