CN115510801A - 一种数据传输系统、方法、装置及存储介质 - Google Patents
一种数据传输系统、方法、装置及存储介质 Download PDFInfo
- Publication number
- CN115510801A CN115510801A CN202211271573.9A CN202211271573A CN115510801A CN 115510801 A CN115510801 A CN 115510801A CN 202211271573 A CN202211271573 A CN 202211271573A CN 115510801 A CN115510801 A CN 115510801A
- Authority
- CN
- China
- Prior art keywords
- channel
- sub
- order byte
- signal line
- byte signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种数据传输系统,包括:控制器芯片、印制电路板以及至少一个存储芯片组;存储芯片组包括表层存储芯片和底层存储芯片;控制器芯片中第一子通道的高位字节信号线在表层沿第一方向,由第一子通道的高位字节引脚延伸至第一预设区域,并在第一预设区域通过过孔进入第二布线内层,再经过第二布线内层后接入底层存储芯片;其中,第一方向为远离第二子通道的低位字节引脚的方向。本发明实施例的技术方案,在不增加制作印制电路板的工艺复杂度的同时,避免了较长距离的表层布线导致串扰较大的问题出现,降低了信号传输阻抗和外界干扰,提升了数据传输系统的稳定性,另外,避免了信号线与过孔距离过近引发的串扰问题。
Description
技术领域
本发明涉及芯片技术领域,尤其涉及一种数据传输系统、方法、装置及存储介质。
背景技术
随着芯片密度以及传输速率的不断提升,对高速并行传输通道的设计也提出了更高的要求,如何确保信号的完整性也变得尤为重要。
现有技术中对于控制器芯片与存储芯片之间的互联设计,为了确保其具备高速并行的传输通道,通常通过表层走线释放一些走线通道,或者增加印制电路板(PrintedCircuit Board,PCB)的层数,以此增加走线通道的数量。
然而,表层走线的串扰较大,阻抗难以管控,且容易受到外界干扰,降低了系统稳定性;PCB层数的增加,使得硬件成本显著增加,也提升了制作PCB的工艺复杂度。
发明内容
本发明提供了一种数据传输系统、方法、装置及存储介质,以解决印制电路板中高速并行通道的串扰问题。
根据本发明的一方面,提供了一种数据传输系统,包括:控制器芯片、印制电路板以及至少一个存储芯片组;所述控制器芯片位于所述印制电路板的表层,所述存储芯片组包括表层存储芯片和底层存储芯片;
所述印制电路板包括第一布线内层和第二布线内层,所述第一布线内层连接所述表层存储芯片,所述第二布线内层连接所述底层存储芯片,所述第一布线内层与所述表层之间的距离小于所述第二布线内层与所述表层之间的距离;
所述控制器芯片包括至少一个通道,所述通道包括第一子通道和第二子通道,所述第一子通道和所述第二子通道均包括低位字节引脚和高位字节引脚;
所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层;其中,所述第一方向为远离所述第二子通道的低位字节引脚的方向。
所述第一子通道的低位字节信号线,通过所述第一子通道的低位字节引脚下方的盲孔或者背钻后的通孔进入所述第一布线内层;和/或所述第二子通道的低位字节信号线,通过所述第二子通道的低位字节引脚下方的盲孔或者背钻后的通孔进入所述第一布线内层。当低位字节信号线通过盲孔进入第一布线内层时,盲孔的设置不但释放了印制电路板的表层空间,提高了电磁兼容性,而且减少了信号残留,提高了信号的传输质量;而当低位字节信号线通过当前低位字节引脚下方背钻后的通孔进入第一布线内层时,背钻后的通孔减少了杂讯干扰,提升了信号完整度,在确保信号传输质量的同时,降低了制作印制电路板的工艺复杂度。
所述第一布线内层通过盲孔连接所述表层存储芯片;和/或所述第二布线内层通过盲孔连接所述底层存储芯片。低位字节信号线通过第一布线内层后,通过盲孔进入表层存储芯片,避免了过孔stub(残端)的存在,满足了高速传输需求,同时,确保了表层存储芯片区域的过孔不钻穿印制电路板,避免了对底层存储芯片的信号扇出造成干扰;高位字节信号通过第二布线内层后,通过盲孔进入底层存储芯片,同样避免了过孔stub(残端)的存在,满足了高速传输需求,同时,确保了底层存储芯片区域的过孔不钻穿印制电路板,避免了对表层存储芯片的信号扇出造成干扰。
所述第二子通道的高位字节信号线,通过所述第二子通道的高位字节引脚下方的通孔或者背钻后的通孔进入所述第二布线内层;和/或所述第一子通道的高位字节信号线,在所述第一预设区域通过通孔或者背钻后的通孔进入所述第二布线内层。当高位字节信号线通过通孔进入第二布线内层时,通孔的设置极大地降低了制作印制电路板的工艺复杂度,降低了数据传输系统的硬件成本;当高位字节信号线通过背钻后的通孔进入第二布线内层时,背钻后的通孔,减少了杂讯干扰,提升了信号完整度,在确保信号传输质量的同时,同样降低了制作印制电路板的工艺复杂度。
所述第一预设区域在第一竖直方向的边界长度,小于所述第一子通道的高位字节引脚所在区域在第一竖直方向的边界长度;其中,所述第一竖直方向为所述第一子通道的高位字节引脚的中心点,与所述底层存储芯片的中心点之间连线的垂直方向。由于第一预设区域在第一竖直方向的边界长度,小于第一子通道的高位字节引脚所在区域的边界长度,因此减少了对第二子通道的低位字节引脚引出的低位字节信号线的遮挡范围,扩大了第一布线内层的布线空间,进一步增大了第二子通道的低位字节信号线,与第一子通道的高位字节引脚对应的过孔之间的距离,避免了信号线与过孔距离过近引发的串扰问题。
所述第一预设区域包括至少一个矩形过孔区域,所述矩形过孔区域包括至少一个信号孔组,所述信号孔组包括两个以对角线方式排列的信号孔以及两个以对角线方式排列的地孔;各所述信号孔组之间通过至少一个地孔组进行间隔,所述地孔组包括两个竖直排列的地孔。矩形过孔区域使得两排过孔可以规则的排列于当前区域中,且不出现冗余边界,同时,信号孔组以及地孔组的设置,使得每个信号孔周围都具备至少两个地孔,大多数的信号孔周围都具备了三个或者三个以上的地孔,且每个信号孔周围仅存在一个距离较近的信号孔,以此在占用较小表层空间的同时,极大地降低了各个信号孔之间的串扰。
所述第二子通道的低位字节信号线在所述表层沿第二方向,由所述第二子通道的低位字节引脚延伸至第二预设区域,并在所述第二预设区域通过过孔进入所述第一布线内层;其中,所述第二方向为远离所述第一子通道的高位字节引脚的方向。上述技术方案同样使得第二子通道的低位字节信号在第一布线层中有足够的布线空间,确保第二子通道的低位字节信号线远离第一子通道的高位字节信号线对应的过孔,由此避免了信号线与过孔距离过近引发的串扰问题;特别是由于印制电路板的表层布局所限,当表层空间不具备第一预设区域时,可以通过设置反向的第二预设区域,使得第二子通道的低位字节信号线远离第一子通道的高位字节信号线对应的过孔,增加了印制电路板的适配性。
根据本发明的一方面,提供了一种数据传输方法,应用于数据传输系统,包括:
所述控制器芯片通过所述第一子通道的高位字节信号线,将所述第一子通道的高位字节信号传输至所述底层存储芯片,以及通过所述第二子通道的高位字节信号线,将所述第二子通道的高位字节信号传输至所述底层存储芯片;
其中,所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层;
所述控制器芯片通过所述第一子通道的低位字节信号线,将所述第一子通道的低位字节信号传输至所述表层存储芯片,以及通过所述第二子通道的低位字节信号线,将所述第二子通道的低位字节信号传输至所述表层存储芯片。
根据本发明的一方面,提供了一种数据传输装置,应用于数据传输系统,包括:
高位字节信号传输模块,配置于所述控制器芯片中,用于通过所述第一子通道的高位字节信号线,将所述第一子通道的高位字节信号传输至所述底层存储芯片,以及通过所述第二子通道的高位字节信号线,将所述第二子通道的高位字节信号传输至所述底层存储芯片;
其中,所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层;
低位字节信号传输模块,配置于所述控制器芯片中,用于通过所述第一子通道的低位字节信号线,将所述第一子通道的低位字节信号传输至所述表层存储芯片,以及通过所述第二子通道的低位字节信号线,将所述第二子通道的低位字节信号传输至所述表层存储芯片。
根据本发明的另一方面,提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现本发明任一实施例所述的数据传输方法。
本发明实施例的技术方案,控制器芯片中第一子通道的高位字节信号线在印制电路板的表层沿第一方向,由第一子通道的高位字节引脚延伸至第一预设区域后,在第一预设区域通过过孔进入第二布线内层,再经过第二布线内层后接入底层存储芯片,使得在不增加印制电路板的层数,未增加制作印制电路板的工艺复杂度的同时,避免了较长距离的表层布线导致串扰较大的问题出现,降低了信号传输阻抗和外界干扰,提升了数据传输系统的稳定性,另外,避免了信号线与过孔距离过近引发的串扰问题。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A是根据本发明实施例一提供的一种数据传输系统的结构示意图;
图1B是根据本发明实施例一提供的一种数据传输系统的结构示意图;
图1C是根据本发明实施例一提供的一种数据传输系统的结构示意图;
图1D是根据本发明实施例一提供的一种控制器芯片的结构示意图;
图1E是根据本发明实施例一提供的低位字节信号和高位字节信号的传输方式的示意图;
图1F是根据本发明实施例一提供的第一布线内层的结构示意图;
图1G是根据本发明实施例一提供的第二布线内层的结构示意图;
图1H是根据本发明实施例一提供的第二子通道的低位字节信号线与第一子通道的高位字节引脚下方过孔之间的位置关系示意图;
图2A是根据本发明实施例二提供的第一预设区域的结构示意图;
图2B是根据本发明实施例二提供的第一预设区域的信号孔与地孔排列方式示意图;
图2C是根据本发明实施例二提供的信号孔与地孔的排列方式示意图;
图3是根据本发明实施例三提供的一种数据传输方法的流程图;
图4是根据本发明实施例四提供的一种数据传输装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1A为本发明实施例一公开的数据传输系统的结构示意图,该系统包括:控制器芯片100、印制电路板200以及至少一个存储芯片组300;所述控制器芯片100位于所述印制电路板200的表层,所述存储芯片组300包括表层存储芯片301和底层存储芯片302。
控制器芯片100用于向存储芯片发送传输数据,具体可以包括GPU(graphicsprocessing unit,图形处理器)、CPU(central processing unit,中央处理器)或者其它具有数据传输功能的芯片;存储芯片组300由两个存储芯片组成,即位于印制电路板200表层的表层存储芯片301以及位于印制电路板200底层的底层存储芯片302,如图1B所示,表层存储芯片301正面表贴于印制电路板200表层,底层存储芯片302反面表贴于印制电路板200底层;存储芯片,用于接收并存储控制器芯片100发出的传输数据,具体可以包括GDDR6(Graphics Double Data Rate,version 6,第六代版图形用双倍数据传输率存储器)等。如图1C所示,当数据传输系统包括多个存储芯片组300时,各个存储芯片组300中的表层存储芯片301依次正面表贴于PCB表层,各个存储芯片组300中的底层存储芯片302依次反面表贴于PCB底层;在本发明实施例中,可选的,对控制器芯片100和存储芯片的类型不作具体限定。
所述控制器芯片100包括至少一个通道110,所述通道110包括第一子通道111和第二子通道112,所述第一子通道111和所述第二子通道112均包括低位字节引脚和高位字节引脚。控制器芯片100根据其性能需求不同可以包括一个或多个通道110,且为了实现高性能处理,每个通道110中又包括双通道接口,即包括两个子通道,即第一子通道111和第二子通道112;每个子通道中均定义了低位字节信号和高位字节信号;显然,低位字节信号通过低位字节引脚发出,高位字节信号通过高位字节引脚发出;一个通道内不同子通道的低位字节引脚以对角线方式排列,不同子通道的高位字节引脚也以对角线方式排列。
如图1D所示,以上述GDDR6为例,其对应的控制器芯片100包括八个通道110,即通道A、通道B、通道C、通道D、通道E、通道F、通道G、通道H,每个通道110中的第一子通道111的低位字节引脚与第二子通道112的低位字节引脚以对角线方式排列,第一子通道111的高位字节引脚与第二子通道112的高位字节引脚也以对角线方式排列,每个子通道的低位字节信号和高位字节信号均包括9根数据线以及一组参考时钟线;其中,参考时钟线的数量可以根据需要设置,例如,设置为2根参考时钟线。
所述印制电路板200包括第一布线内层201和第二布线内层202,所述第一布线内层201连接所述表层存储芯片301,所述第二布线内层202连接所述底层存储芯片302,所述第一布线内层201与所述表层之间的距离小于所述第二布线内层202与所述表层之间的距离。第一布线内层201用于承载控制器芯片100的低位字节信号线,且第一布线内层201与表层存储芯片301连接,以使低位字节信号线将低位字节信号传输给表层存储芯片301,因此,第一布线内层201更靠近表层;第二布线内层202用于承载控制器芯片100的高位字节信号线,且第二布线内层202与底层存储芯片302连接,以使高位字节信号线将高位字节信号传输给底层存储芯片302,因此,第二布线内层202更靠近底层。
如图1E所示,第一子通道111的低位字节信号传输至表层存储芯片301中,第二子通道112的低位字节信号也传输至位于表层存储芯片301中,且表层存储芯片301中上述低位字节信号的存储位置也以对角线方式排列;同样的,第一子通道111的高位字节信号传输至底层存储芯片302中,第二子通道112的高位字节信号也传输至底层存储芯片302中,且底层存储芯片302中上述高位字节信号的存储位置也以对角线方式排列。
如图1F所示,第一子通道111的低位字节信号线从控制器芯片100的第一子通道111的低位字节引脚引出后,通过位于第一子通道111的低位字节引脚下方的过孔,进入第一布线内层201,经过第一布线内层201后,再经过表层存储芯片301下方的过孔接入表层存储芯片301,由此控制器芯片100将第一子通道111的低位字节信号传输给了表层存储芯片301;同样的,第二子通道112的低位字节信号线从控制器芯片100的第二子通道112的低位字节引脚引出后,通过位于第二子通道112的低位字节引脚下方的过孔,进入第一布线内层201,经过第一布线内层201后,再经过表层存储芯片301下方的过孔接入表层存储芯片301,由此控制器芯片100将第二子通道112的低位字节信号传输给了表层存储芯片301。
可选的,在本发明实施例中,所述第一子通道111的低位字节信号线,通过所述第一子通道111的低位字节引脚下方的盲孔或者背钻后的通孔进入所述第一布线内层201;和/或所述第二子通道112的低位字节信号线,通过所述第二子通道112的低位字节引脚下方的盲孔或者背钻后的通孔进入所述第一布线内层201。当低位字节信号线通过盲孔进入第一布线内层201时,盲孔的设置不但释放了印制电路板200的表层空间,提高了电磁兼容性,而且减少了信号残留,提高了信号的传输质量;而当低位字节信号线通过当前低位字节引脚下方背钻后的通孔进入第一布线内层201时,背钻后的通孔减少了杂讯干扰,提升了信号完整度,在确保信号传输质量的同时,降低了制作印制电路板200的工艺复杂度。
可选的,在本发明实施例中,所述第一布线内层201通过盲孔连接所述表层存储芯片301;和/或所述第二布线内层202通过盲孔连接所述底层存储芯片302。低位字节信号线通过第一布线内层201后,通过盲孔进入表层存储芯片301,避免了过孔stub(残端)的存在,满足了高速传输需求,同时,确保了表层存储芯片301区域的过孔不钻穿印制电路板200,避免了对底层存储芯片302的信号扇出造成干扰;高位字节信号通过第二布线内层202后,通过盲孔进入底层存储芯片302,同样避免了过孔stub(残端)的存在,满足了高速传输需求,同时,确保了底层存储芯片302区域的过孔不钻穿印制电路板200,避免了对表层存储芯片301的信号扇出造成干扰。
可选的,在本发明实施例中,所述第二子通道112的高位字节信号线,通过所述第二子通道112的高位字节引脚下方的通孔或者背钻后的通孔进入所述第二布线内层202;和/或所述第一子通道111的高位字节信号线,在所述第一预设区域通过通孔或者背钻后的通孔进入所述第二布线内层202。当高位字节信号线通过通孔进入第二布线内层202时,通孔的设置极大地降低了制作印制电路板200的工艺复杂度,降低了数据传输系统的硬件成本;当高位字节信号线通过背钻后的通孔进入第二布线内层202时,背钻后的通孔,减少了杂讯干扰,提升了信号完整度,在确保信号传输质量的同时,同样降低了制作印制电路板200的工艺复杂度。
所述第一子通道111的高位字节信号线在所述表层沿第一方向,由所述第一子通道111的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层202;其中,所述第一方向为远离所述第二子通道112的低位字节引脚的方向。
具体的,如图1G所示,第二子通道112的高位字节信号线从控制器芯片100的第二子通道112的高位字节引脚引出后,通过位于第二子通道112的高位字节引脚下方的过孔,进入第二布线内层202,经过第二布线内层202后,再经过底层存储芯片302上方的过孔接入底层存储芯片302,由此控制器芯片100将第二子通道112的高位字节信号传输给了表层存储芯片301;而第一子通道111的高位字节信号线从控制器芯片100的第一子通道111的高位字节引脚引出后,则是先在表层沿着远离第二子通道112的低位字节引脚的方向进行延伸,直至延伸至第一预设区域时,再通过第一预设区域的过孔,进入第二布线内层202,经过第二布线内层202后,再经过底层存储芯片302上方的过孔接入底层存储芯片302,由此控制器芯片100将第一子通道111的高位字节信号传输给了底层存储芯片302;其中,第一预设区域可以根据印制电路板200的实际结构配置完成。
这是由于第一子通道111的高位字节信号通过第二布线内层202进行传输,而第二子通道112的低位字节信号通过第一布线内层201进行传输,因此,第二子通道112的低位字节信号线必然需要通过第一子通道111的高位字节信号线的过孔所在区域;如图1H所示,若在第一子通道111的高位字节引脚的下方直接设置过孔,会导致第二子通道112的低位字节信号线只能从第一子通道111的高位字节引脚下方的过孔之间的缝隙穿过,即会使得第一子通道111的高位字节信号线的过孔,与第二子通道112的低位字节信号线的距离较近,对第二子通道112的低位字节信号的传输造成较大的串扰。
因此,如上述技术方案所述,不在第一子通道111的高位字节引脚的下方直接设置过孔,而是在距离第二子通道112的低位字节引脚较远的第一预设区域设置过孔,第一子通道111的高位字节信号线在表层延伸一段距离后,通过第一预设区域的过孔进入第二布线内层202;显然,由于第一预设区域的过孔,与第二子通道112的低位字节引脚下方的过孔之间的距离较远,第二子通道112的低位字节信号在第一布线内层201中有足够的布线空间,可以确保第二子通道112的低位字节信号线远离第一子通道111的高位字节信号线对应的过孔,由此避免了信号线与过孔距离过近引发的串扰问题。
本发明实施例的技术方案,控制器芯片中第一子通道的高位字节信号线在印制电路板的表层沿第一方向,由第一子通道的高位字节引脚延伸至第一预设区域后,在第一预设区域通过过孔进入第二布线内层,再经过第二布线内层后接入底层存储芯片,使得在不增加印制电路板的层数,未增加制作印制电路板的工艺复杂度的同时,避免了较长距离的表层布线导致串扰较大的问题出现,降低了信号传输阻抗和外接干扰,提升了数据传输系统的稳定性,另外,避免了信号线与过孔距离过近引发的串扰问题。
实施例二
本发明实施例二提供了一种数据传输系统,在本发明实施例中,所述第一预设区域在第一竖直方向的边界长度,小于所述第一子通道的高位字节引脚所在区域在第一竖直方向的边界长度;其中,所述第一竖直方向为所述第一子通道的高位字节引脚的中心点,与所述底层存储芯片的中心点之间连线的垂直方向。
具体的,将第一子通道的高位字节引脚所在区域的中心点,与存储芯片的中心点之间的连线定义为第一水平方向,垂直于第一水平方向的方向即为第一竖直方向;如图2A所示,第一子通道的高位字节引脚所在区域通常为矩形区域,且其第一竖直方向的边界长度较长;显然,该矩形区域在第一竖直方向的边界长度,对第二子通道的低位字节引脚引出的低位字节信号线而言,遮挡范围较大,减少了第一布线内层的布线空间;而将第一子通道的高位字节信号线延伸至第一预设区域之后,由于第一预设区域在第一竖直方向的边界长度,小于第一子通道的高位字节引脚所在区域的边界长度,因此减少了对第二子通道的低位字节引脚引出的低位字节信号线的遮挡范围,扩大了第一布线内层的布线空间,进一步增大了第二子通道的低位字节信号线,与第一子通道的高位字节引脚对应的过孔之间的距离,避免了信号线与过孔距离过近引发的串扰问题。
可选的,在本发明实施例中,所述第一预设区域包括至少一个矩形过孔区域,所述矩形过孔区域包括至少一个信号孔组,所述信号孔组包括两个以对角线方式排列的信号孔以及两个以对角线方式排列的地孔;各所述信号孔组之间通过至少一个地孔组进行间隔,所述地孔组包括两个竖直排列的地孔。
具体的,如图2B所示,一个信号孔组包括四个过孔,分别是两个以对角线方式排列的信号孔以及两个以对角线方式排列的地孔;而每个信号孔组之间则以地孔组进行间隔,每个地孔组包括两个竖直排列的地孔;上述技术方案中的矩形过孔区域,使得两排过孔可以规则的排列于当前区域中,且不出现冗余边界,同时,信号孔组以及地孔组的设置,使得每个信号孔周围都具备至少两个地孔,大多数的信号孔周围都具备了三个或者三个以上的地孔,且每个信号孔周围仅存在一个距离较近的信号孔,以此在占用较小表层空间的同时,极大地降低了各个信号孔之间的串扰。
特别的,当第一子通道的高位字节信号线较多,表层空间不足以提供一个完整的区域同时满足所有第一子通道的高位字节信号线的过孔需求时,可以将第一预设区域划分为多个不相连的矩形过孔区域,不但充分利用了表层上零散的空间,而且各个矩形过孔区域之间的不相连区域对应的板内空间,也同样为第一子通道的高位字节信号线提供了布线空间,进一步降低了各个信号孔之间的串扰。
对于印制电路板中其它位置的过孔,即控制器芯片的第一子通道的低位字节引脚下方的过孔,第二子通道的低位字节引脚下方的过孔,第二子通道的高位字节引脚下方的过孔,表层存储芯片下方的过孔以及底层存储芯片上方的过孔,可以按照图2C所示的十字型排列方式排列,即各个信号孔均以对角线方式排列,每个信号孔相邻的上下左右位置均为地孔,由此将两两信号孔之间的串扰降到最低。
可选的,在本发明实施例中,所述第二子通道的低位字节信号线在所述表层沿第二方向,由所述第二子通道的低位字节引脚延伸至第二预设区域,并在所述第二预设区域通过过孔进入所述第一布线内层;其中,所述第二方向为远离所述第一子通道的高位字节引脚的方向。
具体的,由于当第一子通道的高位字节引脚下方的过孔,与第二子通道的低位字节信号线的距离较近时,会对第二子通道的低位字节信号的传输造成较大的串扰,因此,还可以将第二子通道的低位字节信号线从控制器芯片的第二子通道的低位字节引脚引出后,先在表层沿着远离第一子通道的高位字节引脚的方向进行延伸,直至延伸至第二预设区域时,再通过第二预设区域的过孔,进入第一布线内层,经过第一布线内层后,再经过表层存储芯片下方的过孔接入表层存储芯片。特别的,第二预设区域中信号孔与地孔的排列方式可以采用与第一预设区域相同的排列方式。
上述技术方案同样使得第二子通道的低位字节信号在第一布线层中有足够的布线空间,确保第二子通道的低位字节信号线远离第一子通道的高位字节信号线对应的过孔,由此避免了信号线与过孔距离过近引发的串扰问题;特别是由于印制电路板的表层布局所限,当表层空间不具备第一预设区域时,可以通过设置反向的第二预设区域,使得第二子通道的低位字节信号线远离第一子通道的高位字节信号线对应的过孔,由此增加了印制电路板的适配性。
本发明实施例的技术方案,由于第一预设区域在第一竖直方向的边界长度,小于第一子通道的高位字节引脚所在区域的边界长度,因此减少了对第二子通道的低位字节引脚引出的低位字节信号线的遮挡范围,扩大了第一布线内层的布线空间,进一步增大了第二子通道的低位字节信号线,与第一子通道的高位字节引脚对应的过孔之间的距离,避免了信号线与过孔距离过近引发的串扰问题;同时,矩形过孔区域的设置,使得两排过孔可以规则的排列于当前区域中,且不出现冗余边界,同时,信号孔组以及间隔地孔组的设置,使得每个信号孔周围都具备至少两个地孔且仅存在一个信号孔,以此在占用较小表层空间的同时,极大地降低了各个信号孔之间的串扰。
实施例三
图3为本发明实施例三提供的一种数据传输方法的流程图,本实施例可适用于控制器芯片向存储芯片组发送传输数据,该方法可以由实施例一或实施例二中的数据传输系统来执行。该方法包括:
S301、所述控制器芯片通过所述第一子通道的高位字节信号线,将所述第一子通道的高位字节信号传输至所述底层存储芯片,以及通过所述第二子通道的高位字节信号线,将所述第二子通道的高位字节信号传输至所述底层存储芯片;其中,所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层。
S302、所述控制器芯片通过所述第一子通道的低位字节信号线,将所述第一子通道的低位字节信号传输至所述表层存储芯片,以及通过所述第二子通道的低位字节信号线,将所述第二子通道的低位字节信号传输至所述表层存储芯片。
本发明实施例的技术方案,控制器芯片中第一子通道的高位字节信号线在印制电路板的表层沿第一方向,由第一子通道的高位字节引脚延伸至第一预设区域后,在第一预设区域通过过孔进入第二布线内层,再经过第二布线内层后接入底层存储芯片,在不增加印制电路板的层数,未增加制作印制电路板的工艺复杂度的同时,避免了较长距离的表层布线导致串扰较大的问题出现,降低了信号传输阻抗和外接干扰,提升了数据传输系统的稳定性,另外,避免了信号线与过孔距离过近引发的串扰问题。
实施例四
图4是本发明实施例四所提供的一种数据传输装置的结构示意图,该装置具体包括:
高位字节信号传输模块401,配置于所述控制器芯片中,用于通过所述第一子通道的高位字节信号线,将所述第一子通道的高位字节信号传输至所述底层存储芯片,以及通过所述第二子通道的高位字节信号线,将所述第二子通道的高位字节信号传输至所述底层存储芯片;
其中,所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层;
低位字节信号传输模块402,配置于所述控制器芯片中,用于通过所述第一子通道的低位字节信号线,将所述第一子通道的低位字节信号传输至所述表层存储芯片,以及通过所述第二子通道的低位字节信号线,将所述第二子通道的低位字节信号传输至所述表层存储芯片。
本发明实施例的技术方案,控制器芯片中第一子通道的高位字节信号线在印制电路板的表层沿第一方向,由第一子通道的高位字节引脚延伸至第一预设区域后,在第一预设区域通过过孔进入第二布线内层,再经过第二布线内层后接入底层存储芯片,在不增加印制电路板的层数,未增加制作印制电路板的工艺复杂度的同时,避免了较长距离的表层布线导致串扰较大的问题出现,降低了信号传输阻抗和外界干扰,提升了数据传输系统的稳定性,另外,避免了信号线与过孔距离过近引发的串扰问题。
上述装置可执行本发明任意实施例所提供的数据传输方法,具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,可参见本发明任意实施例提供的数据传输方法。
实施例五
在一些实施例中,数据传输方法可被实现为计算机程序,其被有形地包含于计算机可读存储介质,例如存储单元。在一些实施例中,计算机程序的部分或者全部可以经由ROM和/或通信单元而被载入和/或安装到异构硬件加速器上。当计算机程序加载到RAM并由处理器执行时,可以执行上文描述的数据传输方法的一个或多个步骤。备选地,在其他实施例中,处理器可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行数据传输方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器,使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中,计算机可读存储介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。备选地,计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在异构硬件加速器上实施此处描述的系统和技术,该异构硬件加速器具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给异构硬件加速器。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,又称为云计算服务器或云主机,是云计算服务体系中的一项主机产品,以解决了传统物理主机与VPS服务中,存在的管理难度大,业务扩展性弱的缺陷。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种数据传输系统,其特征在于,包括:控制器芯片、印制电路板以及至少一个存储芯片组;所述控制器芯片位于所述印制电路板的表层,所述存储芯片组包括表层存储芯片和底层存储芯片;
所述印制电路板包括第一布线内层和第二布线内层,所述第一布线内层连接所述表层存储芯片,所述第二布线内层连接所述底层存储芯片,所述第一布线内层与所述表层之间的距离小于所述第二布线内层与所述表层之间的距离;
所述控制器芯片包括至少一个通道,所述通道包括第一子通道和第二子通道,所述第一子通道和所述第二子通道均包括低位字节引脚和高位字节引脚;
所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层;其中,所述第一方向为远离所述第二子通道的低位字节引脚的方向。
2.根据权利要求1所述的数据传输系统,其特征在于,所述第一子通道的低位字节信号线,通过所述第一子通道的低位字节引脚下方的盲孔或者背钻后的通孔进入所述第一布线内层;
和/或所述第二子通道的低位字节信号线,通过所述第二子通道的低位字节引脚下方的盲孔或者背钻后的通孔进入所述第一布线内层。
3.根据权利要求1所述的数据传输系统,其特征在于,所述第一布线内层通过盲孔连接所述表层存储芯片;
和/或所述第二布线内层通过盲孔连接所述底层存储芯片。
4.根据权利要求1所述的数据传输系统,其特征在于,所述第二子通道的高位字节信号线,通过所述第二子通道的高位字节引脚下方的通孔或者背钻后的通孔进入所述第二布线内层;
和/或所述第一子通道的高位字节信号线,在所述第一预设区域通过通孔或者背钻后的通孔进入所述第二布线内层。
5.根据权利要求1所述的数据传输系统,其特征在于,所述第一预设区域在第一竖直方向的边界长度,小于所述第一子通道的高位字节引脚所在区域在第一竖直方向的边界长度;其中,所述第一竖直方向为所述第一子通道的高位字节引脚的中心点,与所述底层存储芯片的中心点之间连线的垂直方向。
6.根据权利要求1所述的数据传输系统,其特征在于,所述第一预设区域包括至少一个矩形过孔区域,所述矩形过孔区域包括至少一个信号孔组,所述信号孔组包括两个以对角线方式排列的信号孔以及两个以对角线方式排列的地孔;各所述信号孔组之间通过至少一个地孔组进行间隔,所述地孔组包括两个竖直排列的地孔。
7.根据权利要求1所述的数据传输系统,其特征在于,所述第二子通道的低位字节信号线在所述表层沿第二方向,由所述第二子通道的低位字节引脚延伸至第二预设区域,并在所述第二预设区域通过过孔进入所述第一布线内层;其中,所述第二方向为远离所述第一子通道的高位字节引脚的方向。
8.一种数据传输方法,其特征在于,应用于如权利要求1-7任一所述的数据传输系统,包括:
所述控制器芯片通过所述第一子通道的高位字节信号线,将所述第一子通道的高位字节信号传输至所述底层存储芯片,以及通过所述第二子通道的高位字节信号线,将所述第二子通道的高位字节信号传输至所述底层存储芯片;
其中,所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层;
所述控制器芯片通过所述第一子通道的低位字节信号线,将所述第一子通道的低位字节信号传输至所述表层存储芯片,以及通过所述第二子通道的低位字节信号线,将所述第二子通道的低位字节信号传输至所述表层存储芯片。
9.一种数据传输装置,其特征在于,应用于如权利要求1-7任一所述的数据传输系统,包括:
高位字节信号传输模块,配置于所述控制器芯片中,用于通过所述第一子通道的高位字节信号线,将所述第一子通道的高位字节信号传输至所述底层存储芯片,以及通过所述第二子通道的高位字节信号线,将所述第二子通道的高位字节信号传输至所述底层存储芯片;
其中,所述第一子通道的高位字节信号线在所述表层沿第一方向,由所述第一子通道的高位字节引脚延伸至第一预设区域,并在所述第一预设区域通过过孔进入所述第二布线内层;
低位字节信号传输模块,配置于所述控制器芯片中,用于通过所述第一子通道的低位字节信号线,将所述第一子通道的低位字节信号传输至所述表层存储芯片,以及通过所述第二子通道的低位字节信号线,将所述第二子通道的低位字节信号传输至所述表层存储芯片。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质存储有计算机指令,所述计算机指令用于使处理器执行时实现权利要求8所述的数据传输方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211271573.9A CN115510801A (zh) | 2022-10-18 | 2022-10-18 | 一种数据传输系统、方法、装置及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211271573.9A CN115510801A (zh) | 2022-10-18 | 2022-10-18 | 一种数据传输系统、方法、装置及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115510801A true CN115510801A (zh) | 2022-12-23 |
Family
ID=84511215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211271573.9A Pending CN115510801A (zh) | 2022-10-18 | 2022-10-18 | 一种数据传输系统、方法、装置及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115510801A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116976272A (zh) * | 2023-09-21 | 2023-10-31 | 华芯巨数(杭州)微电子有限公司 | 一种集成电路设计优化布线方法、电子设备及存储介质 |
CN117293111A (zh) * | 2023-11-24 | 2023-12-26 | 湖北芯擎科技有限公司 | 一种v型的引脚排布结构及高速差分信号芯片 |
-
2022
- 2022-10-18 CN CN202211271573.9A patent/CN115510801A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116976272A (zh) * | 2023-09-21 | 2023-10-31 | 华芯巨数(杭州)微电子有限公司 | 一种集成电路设计优化布线方法、电子设备及存储介质 |
CN116976272B (zh) * | 2023-09-21 | 2023-12-22 | 华芯巨数(杭州)微电子有限公司 | 一种集成电路设计优化布线方法、电子设备及存储介质 |
CN117293111A (zh) * | 2023-11-24 | 2023-12-26 | 湖北芯擎科技有限公司 | 一种v型的引脚排布结构及高速差分信号芯片 |
CN117293111B (zh) * | 2023-11-24 | 2024-02-27 | 湖北芯擎科技有限公司 | 一种v型的引脚排布结构及高速差分信号芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115510801A (zh) | 一种数据传输系统、方法、装置及存储介质 | |
US3992686A (en) | Backplane transmission line system | |
US9433081B1 (en) | Differential signal crosstalk minimization for dual stripline | |
JP3238831B2 (ja) | 多層プリント回路基板の設計方法 | |
US20130021739A1 (en) | Multi-layer Printed Circuit Board With Power Plane Islands To Isolate Noise Coupling | |
US8288657B2 (en) | Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules | |
JP2006128633A (ja) | 多端子素子及びプリント配線板 | |
US10010007B2 (en) | Multi-slot plug-in card | |
US9087171B2 (en) | Semiconductor device and designing method of semiconductor device | |
US20170237189A1 (en) | Midplane interconnect system with conductor twist mitigation | |
CN115038246A (zh) | 一种esd器件的布线方法和板卡 | |
CN107734828B (zh) | 一种pcb板差分信号线布线结构及布线方法 | |
US20190208633A1 (en) | Signal trace fan-out method for double-sided mounting on printed circuit board and printed circuit board | |
US20170308627A1 (en) | Determining parameters of pcb structures | |
CN111970835A (zh) | 一种差分过孔和制作差分过孔的方法、系统、设备及介质 | |
CN107845393B (zh) | Ddr信号布线板、印刷电路板以及电子装置 | |
WO2021253861A1 (zh) | 一种服务器内多板卡的布局方法及服务器多板卡结构 | |
CN112888155B (zh) | 电路板,电路板过孔优化方法,电子设备及存储介质 | |
CN114698233A (zh) | Pcb信号过孔结构及其确定方法、确定装置、确定设备 | |
CN114841117A (zh) | 电路结构、电路结构的设计方法及设计系统 | |
CN208110603U (zh) | 显示驱动集成电路结构 | |
US8407644B2 (en) | Reducing crosstalk in the design of module nets | |
JPH06203102A (ja) | プリント配線基板の設計方法 | |
CN114885491B (zh) | 一种pcb、屏蔽器件的确定方法、装置、设备及介质 | |
US20190239338A1 (en) | Single ended vias with shared voids |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |