JPH06203102A - プリント配線基板の設計方法 - Google Patents

Abstract

(57)【要約】 【目的】デジタル回路基板において、基板の実装密度を
低下することなく、不要放射電波エネルギーの増加を抑
える。 【構成】多層プリント回路基板１に、各部品ブロック
２，３，．．，１３間の高周波成分の多いデジタル信号
が、それぞれＸ方向もしくはＹ方向に直線的に配線でき
るように各部品ブロックを配置する。そして、各ブロッ
ク間の高周波成分の多いデジタル信号を、それぞれＸ方
向もしくはＹ方向に配線し、配線した層に隣接する電源
／グランド層の、各ブロック間の高周波成分の多いデジ
タル信号を配線した領域１０１，１０２，１０３に重な
る領域では、高周波成分の多いデジタル信号の配線方向
と直交するカットライン２０１，２０２の発生を禁止す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリント回路実装基板
において、電磁放射ノイズを低減する技術に関するもの
である。より具体的には、低電磁放射ノイズレベルの、
高密度実装プリント回路基板、および、当該プリント回
路基板の設計の技術に関するものである。

【０００２】

【従来の技術】情報処理装置等を構成するデジタル回路
で使われる方形波クロックの周波数は高速である。この
ため、デジタル回路を実現するプリント回路実装基板に
おいて発生する電磁放射ノイズのエネルギーは大きく、
これに起因して発生する無線通信装置等への電磁波障害
が無視できない。

【０００３】従来、このような電磁放射ノイズへの対策
としては、たとえば、「ここまできたＥＭＣ対策」（昭
和６３年大成社発行）第８７頁（４）多層化の項に記載
のように、多層基板を使用するだけで万全であると考え
られてきた。

【０００４】

【発明が解決しようとする課題】従来、プリント回路基
板の部品実装密度は低く、一般的には、電磁放射ノイズ
対策として、電源グランド層の層ペアを持つ多層基板を
使用すれば充分であった。

【０００５】しかしながら、近年、情報処理装置の高性
能化高機能化の実現のために、プリント基板の部品実装
密度、配線密度は高密度化が進み、発生する電磁波のエ
ネルギーは従来に比べ増大している。このため、多層基
板の使用のみでは電磁放射ノイズの対策として万全とは
言えない状況となっている。

【０００６】一方、プリント基板の部品実装密度、配線
密度の高密度化のために、多層基板の層間の接続に用い
られるビアホールの数量が増大している。このため、本
来的にはプレーン状の導体であるはずの電源グランド層
には、多くの穴やカットラインが発生するようになって
きている。

【０００７】ところで、デジタル回路から発生する電磁
波ノイズのモードには、差動モードと共通モードがあ
る。

【０００８】差動モードでの電磁波発生モデルは、微小
磁気双極子とみなすことのできるループアンテナとな
る。このループアンテナの電磁波放射効率を低くし発生
電磁波の低減を図る一方法は、高周波電流ループの断面
積を小さくする事である。ところが、デジタル信号のリ
ターン電流が流れる電源グランド層に穴やカットライン
が多く存在すると高周波電流ループの断面積は増大し、
放射される電磁波のエネルギーが増大する。

【０００９】ここでカットラインとは、本来１枚のプレ
ーン状導体であるはずのグランド層や電源層に生じた導
体のない溝をいう。カットラインには、設計者が意図的
に設けるものの他、設計者が意図していないにもかかわ
らずに発生してしまうものが存在する。

【００１０】意図的に設けるカットラインには、たとえ
ば５Ｖの電源層と、１２Ｖの電源層を２層用意せずに、
単一の電源層を、５Ｖの電源領域と１２Ｖの電源領域と
に分離して用いる場合に作成するカットライン等があ
る。

【００１１】一方、プリント基板の実装密度の高密度化
に伴い、様々な理由で意図しないカットラインが生成さ
れる。

【００１２】図１４を使い、なぜグランド層や電源層に
意図しないカットラインが発生するのかを説明する。

【００１３】図１４の（ａ）（ｂ）（ｃ）に意図しない
のもかかわらず発生したカットラインの例を示したもの
である。また、図１４（ｄ）は、ある情報処理装置を構
成するデジタル回路基板のグランド層に実際にのグラン
ド層に発生したカットラインを示す。

【００１４】図１４（ａ）は、増設メモリスロット、増
設メモリスロット、拡張バススロットのようにピン数が
多く、メモリやＩ／Ｏ装置等のモジュールを抜き差しす
ることが必要なコネクタに、高密度実装対応の侠ピッチ
の挿入型コネクタを採用した場合に発生する例である。

【００１５】図１４（ｂ）は、侠ピッチの表面実装部品
を採用した場合に、連続して表面配線層から内層の配線
層に配線層の切り替えを行う場合であって、自動配線装
置が、２．５４ｍｍ（１０分の１インチ）もしくは１．
２７ｍｍ（２０分の１インチ）のグリッドで０．３１７
５ｍｍ（８０分の１インチ）間隔のチャネルを用いる単
位系（３／７チャネルの単位系；１０分の１インチ間に
７本の配線、１０分の１インチ間隔の挿入ピン間に３本
の配線を行う設計、製造規則）以外の単位系での配線を
サポートしない場合に生じるカットラインの例であり、
自動配線装置が、サポートしている座標系のチャネル位
置まで、ビアをピンの基準点とみなせるように移動させ
ることにより発生する。

【００１６】図１４（ｃ）は、３／７チャネルの単位系
（１０分の１インチ間に７本の配線、１０分の１インチ
間隔の挿入ピン間に３本の配線を行う設計、製造規則）
で、２チャネル間隔でビアホールを生成した場合に生じ
るカットラインの例を示している。

【００１７】一方、共通モードでの電磁波発生モデル
は、微小電気双極子タイプのダイポールアンテナもしく
はユニポールアンテナとなる。このモードで放射される
電磁波を低減する方法は、共通線路である電源グランド
層の低インピーダンス化である。ところが、電源グラン
ド層に穴やカットラインが多く存在するとインダクタン
ス成分が増加しインピーダンスが高くなり、インダクタ
ンス成分による起電力でアンテナに流れる高周波電流が
増加し放射される電磁波のエネルギーも増大する。

【００１８】この様に、電源グランド層の形状が穴、カ
ットラインだらけになってくると差動モードでの電磁波
放射も共通モードでの電磁波放射も増加するので、電磁
波放射レベルは増大する。

【００１９】一方、この電源グランド層の穴、カットラ
イン数を減少させるためには、実装密度を下げなければ
ならない。

【００２０】本発明の目的は、プリント基板の部品実装
密度を下げる事なく、放射電磁ノイズを低減することの
できるプリント回路基板、および、当該プリント回路基
板の設計、検査方法を提供することを目的とする。

【００２１】

【課題を解決するための手段】前記目的達成のために、
本発明は、電源層とグランド層と配線層とを含む多層の
プリント配線基板の設計方法であって、高周波数成分の
大きい信号用の信号線を配線する特定領域を、前記配線
層に１または複数設定し、前記設定した各特定領域にお
いて、当該特定領域内の高周波数成分の大きい信号用の
信号線の走行方向がＸ方向もしくはＸ方向と直交するＹ
方向のどちらか１方向となるように、高周波数成分の大
きい信号用の各信号線を当該特定領域に配線し、各特定
領域について、当該特定領域に前記プリント基板面の垂
直方向について重なる領域において、当該重なる領域内
の前記電源層もしくはグランド層の非導体ラインが、当
該特定領域内の高周波数成分の大きい信号用の信号線の
走行方向と同じ方向の走行方向となるように、前記電源
層もしくはグランド層に非導体ラインを配置することを
特徴とするプリント配線基板の設計方法を提供する。

【００２２】

【作用】本発明に係る設計方法の一実施態様によれば、
プリント基板上のＩＣやＬＳＩ等の部品間の配線を、電
磁放射ノイズ量の大きさに応じてランク分けする。たと
えば、コンピュータ回路等のデジタル回路を構築する場
合には、特に信号の立上り速度が早く、立上りと立ち下
がりの繰返し周波数が高く、電磁放射ノイズ量の大きい
フリーランのクロック信号群を第１のランクに、信号の
立上り速度が早く、繰返し周波数もクロック信号群の次
に高く電磁放射ノイズ量の大きいバス制御信号群を第二
のランクに、してバス信号群、及び第四のランクとして
レベル割込み要求信号等のその他の信号群を第３のラン
クにランク分けする。

【００２３】そして、プリント基板平面を特定の配線方
向指定領域に指定分割し、一領域においてはＸ方向もし
くはＹ方向のどちらかの方向のみを電磁放射ノイズ量の
大きいランクの信号群の配線方向と指定し、かつ、プリ
ント基板の導体プレーンで構成される電源及びグランド
層の導体の無い細長いカットラインの長手方向を信号群
の配線方向と同一方向のみとする。

【００２４】ここで、デジタル信号のもつ高周波成分及
び放射電磁波エネルギーは全信号同レベルではなく、立
上り速度が早く、立上りと立ち下がりの繰返し周波数が
高く、電磁放射ノイズ量の大きいフリーランのクロック
信号から、動作モード選択用の信号のように、’Ｈ’
（Ｈｉｇｈ Ｌｅｖｅｌ＝ＴＴＬ系論理回路では通常５
Ｖ）もしくは、’Ｌ’（Ｌｏｗ Ｌｅｖｅｌ＝ＴＴＬ系
論理回路では通常０Ｖ）に動作中は常に固定され、放射
電磁波エネルギーは０とみなせるものまで存在する。こ
のため、各信号線は、放射電磁波エネルギーのレベルに
よりランク分けすることが出来る。

【００２５】高周波電流成分の多い信号の電流ループを
小さくすることが、放射電磁波エネルギー低減の基本方
針である。したがい、本発明に係る方法によって、一定
方向のカットラインの発生は許可しつつも、高周波電流
成分の多い信号の配線方向とカットラインの方向とを同
じ一定方向に限定すれば、プリント基板の導体プレーン
で構成される電源グランド層の導体の無い部分、つまり
カットラインの長手方向を高周波電流成分の多い信号群
の配線方向と同一方向のみにする事によって、電流ルー
プを小さくできる事により、放射電磁波エネルギーの低
減が図られる。

【００２６】なお、電流ループを小さくする観点からみ
れば、高周波電流成分の多い信号の配線は、領域のみで
なく配線層をも、後述する実施例記載の如くに限定する
ことにより、より大きな効果が期待できる。

【００２７】また、一定方向の電源グランド層の低イン
ピーダンス化も図れるため、ユニポールアンテナに流れ
る高周波電流が低減でき、放射される電磁波のエネルギ
ーも低下する。

【００２８】

【実施例】以下、本発明の実施例を説明する。

【００２９】図１に、プリント回路実装基板上の部品ブ
ロックの配置を示す。

【００３０】図１は、情報処理装置の主要な構成要素で
ある処理装置回路を実現した多層のプリント回路実装基
板を示したものである。

【００３１】図中、１はプリント回路基板、２は中央処
理装置（以下、「ＣＰＵ」と記す）、３は処理装置回路
内の各順序回路に方形波を供給するクロック、４はメモ
リコントローラ、５はＤＲＡＭやＳＲＡＭ等のメモリー
を含むメモリ群、６は増設メモリスロット１、７は増設
メモリスロット２、８はシステムバスコントローラ、９
は拡張バススロット、１０はＩ／Ｏコントローラ１、１
１はＩ／Ｏコントローラ２、１２はＩ／Ｏコントローラ
１（１０）の外部インタフェースコネクタ１、１３はＩ
／Ｏコントローラ２（１１）の外部インタフェースコネ
クタ２である。

【００３２】また、図１において、ＣＰＵ２やメモリコ
ントローラ４等の部品ブロックから縦横に引かれた実線
は、部品ブロック間の信号配線を表している。

【００３３】そして、１０１はＸ方向配線領域１、１０
２はＹ方向配線領域２、１０３はＹ方向配線領域３、１
０４はＸ方向配線領域３を示している。Ｘ方向配線領
域、Ｙ方向配線領域については後述する。また、２０１
はＸ方向のカットライン、２０２はＹ方向のカットライ
ンである。

【００３４】ここで、Ｘ方向、Ｙ方向は、図１の左下
（プリント基板１の下）に示した、プリント基板１のＸ
Ｙ座標軸に従う。

【００３５】なお、図１は、補助記憶装置、入出力装置
等の制御を行う処理装置回路を１枚のプリント回路実装
基板で実現した例を示してあるが、処理装置回路は複数
のプリント回路実装基板で実現される場合もある。

【００３６】まず、プリント基板上の、各部品ブロック
１〜１３の配置について説明する。

【００３７】ＣＰＵ２は、バス制御信号ピンおよびクロ
ック信号ピンが、ＣＰＵ２を具現化したＬＳＩパッケー
ジやマルチチップモジュールパッケージの右側に位置す
るように配置する。システムバス用のバス制御信号ピン
およびクロック信号ピンは、ＣＰＵ２のパッケージの下
側に位置する。ここで、ＣＰＵ２がカスタムメイドの場
合は、ピン配置を自由に設計できるのでＣＰＵ２の配置
に問題は生じない。もし、ＣＰＵ２が既成の標準品であ
る場合は、ＣＰＵパッケージの回転や実装面の選択で対
応する。なお、ＣＰＵ２が既成の標準品である場合で
も、ピン配列の違うタイプのパッケージが用意されてい
ればその中からの選択で対応できる。

【００３８】次に、図１においては、クロック３は、Ｃ
ＰＵ２の右、メモリコントローラ４の左、ＣＰＵ２とメ
モリコントロ−ラ４の中央付近に配置している。これは
ＣＰＵ２とメモリコントローラ４が共用する同期クロッ
クであることを考慮したものである。しかし、クロック
３の生成するクロック信号が高速クロック（ディレイマ
ージンの少ないクロック）である場合には、一筆書きの
配線パタ−ンの必要性や等長配線の必要性等に応じて、
ＣＰＵ２もしくはメモリコントローラ４側に極端に近づ
けて配置する場合もある。また、クロック３の生成する
クロック信号がシステムバス用のクロック信号と共通で
あるとき等は、クロック３をＣＰＵ２の右下角に配置す
る場合もある。

【００３９】メモリコントローラ４、システムバスコン
トローラ８については、ある程度の大きさのシステム
（情報処理装置）であれば、ＣＰＵ２に比べ、カスタム
メイドの場合が多いので、一般的に、そのピン配置は自
由に行うことができる。一方、Ｉ／Ｏコントローラ１
（１０）、及びＩ／Ｏコントローラ２（１１）にカスタ
ムメイドを採用するか否かの確率はＣＰＵ２の場合と、
メモリコントローラ４、システムバスコントローラ８の
場合のちょうど中間ぐらいであろう。

【００４０】なお、図面を明瞭にするために、明示する
のを省略したが、実施には、Ｉ／Ｏコントローラ１（１
０）、および、Ｉ／Ｏコントローラ２（１１）の付近
に、ＣＰＵ２、メモリコントローラ４、システムバスコ
ントローラ８が使用する同期クロックとは周波数の異な
る、専用のクロックが、ほぼＩ／Ｏの種類ごとに配置さ
れている。

【００４１】さて、各回路ブロック間の各信号は、信号
の高周波成分の多少により３つのランクに分類すること
ができる。すなわち、信号の高周波成分の多いランクか
ら記すと、 ランク１；クロック３の原発振の（フリーラン）クロッ
ク、および、その分周クロックもしくは原発振のクロッ
クの位相をずらしたクロック等 ランク２；アドレスストローブやデータストローブ等の
ストロ−ブ類 ランク３は；アドレスやデータ信号（バス）等 ＣＰＵ２とメモリコントローラ４間には、ランク１の属
するフリーランクロック、その分周クロック、位相の異
なるフリ−ランクロック、ランク２に属するアドレスス
トローブやデータストローブ類、ランク３に属するアド
レスやデータ信号（バス）等が存在する。

【００４２】本実施例では、ランクの高い信号群の信号
ピンを優先的にＣＰＵ２パッケージの右とメモリコント
ローラ４パッケージの左に配置する。したがい、ＣＰＵ
２のバス制御信号ピンおよびクロック信号ピン等は、Ｃ
ＰＵ２のパッケージの右側に配置される。また、メモリ
コントローラ４のバス制御信号ピンおよびクロック信号
ピン等は、メモリコントローラ４のパッケージの左に配
置される。

【００４３】次に、このようにＣＰＵ２パッケージの右
とメモリコントローラ４パッケージの左に配置した、高
周波成分の多い信号ピン間の配線を、領域１（１０１）
の特定の層において、Ｘ方向に走るように設ける。

【００４４】したがい、領域１（１０１）の電源グラン
ド層にＸ方向カットラインの存在を許可しても高周波電
流ループの大きさはほとんど変わらず、これが極端に大
きくなることはない。また、共通モード電磁放射に関し
ても、グランド層のＸ方向インダクタンスはＹ方向に比
べるとほとんど増加しない為、放射電磁波の増加は殆ど
ない。

【００４５】そこで、本実施例では、領域１（１０１）
については、後述するようにＸ方向に配線を走らせた層
に隣接する電源グランド層については、カットラインを
Ｘ方向に走るもののみを設ける。

【００４６】一方、メモリコントローラ４とメモリ群５
間には、前述したランク１に相当するフリーランクロッ
クは通常存在せず、ランク２に属する（一般的に大容量
のメモリにはＤＲＡＭが使われる）ロウアドレスストロ
ーブ信号類、カラムアドレスストローブ信号類と、ラン
ク３に属するアドレス信号、データ信号、リフレッシュ
制御信号などが存在する。

【００４７】ここで、メモリコントローラ４とメモリ群
５間の高周波成分の多い信号の配線は、領域２（１０
２）の特定の層において、Ｙ方向に走るように設ける。

【００４８】したがい、領域２（１０２）のグランド層
にＹ方向カットラインの存在を許可しても高周波電流ル
ープの大きさは、ほととんど変わらず、これが極端に大
きくなることはない。また、共通モード電磁放射に関し
ても、グランド層のＹ方向インダクタンスはＸ方向に比
べるとほとんど増加しない為、放射電磁波の増加は殆ど
ない。

【００４９】そこで、領域２（１０２）については、後
述するようにＹ方向に配線を走らせた層に隣接する電源
グランド層については、カットラインをＹ方向に走るも
ののみを設ける。

【００５０】領域３（１０３）、領域４（１０４）につ
いても、領域１（１０１）、領域２（１０２）と同様
に、配線、カットラインの方向を制限することにより放
射電磁波の増加を防ぐことができる。また、本実施例で
は、カットラインの方向を制限するが、ビアホ−ルの数
は制限せず、また、カットラインの方向を制限する領域
も、まとめて配置した高周波数成分の多いデジタル信号
配線の存在する領域にのみに限っているので実装密度
が、さほど低減することはない。

【００５１】次に、本実施例によって、多層プリント回
路基板の各層にどのように配線、カットラインが生成さ
れるかを説明する。

【００５２】図２に、情報処理装置のデジタル回路を実
現するプリント回路基板として多用される、多層基板の
層構成の代表的な例をに示す。

【００５３】なお、図２には、６層の多層基板の例を示
したが、多層基板は、４層の場合もあれば、８層、１０
層、１２層等様々な場合がある。また、図２には、電源
層とグランド層のペアが１ペア存在する場合について示
したが、多層基板に、電源層とグランド層のペアを多数
設ける場合や、電源層が多種の電源について複数層設け
られる場合もある。

【００５４】さて、図２（ａ）と（ｂ）は、共に６層の
多層基板であり、その第１層から第６層には、Ａ層から
Ｆ層までの呼称が与えられている。

【００５５】図２（ａ）の多層基板においては、グラン
ド層にＣ層、電源層にＤ層が割り当てられており、図２
（ｂ）の多層基板では、グランド層にＢ層、電源層にＥ
層が割り当てられている。

【００５６】通常多層基板は、配線パタ−ン生成装置で
自動配線を行う場合、ある層ではＸ方向のみ、またある
層ではＹ方向のみの配線を行う。この様な配線方向を図
中の太い矢印で示す。図２（ａ）、（ｂ）において、Ａ
層ではＸ方向のみに配線が行われ、Ｆ層ではＹ方向のみ
に配線が行われる。

【００５７】さて、図３に、図２（ａ）に示した多層基
板を用いて製作したプリント配線基板の、配線およびカ
ットラインのようすを示す。また、図４に、図２（ｂ）
に示した多層基板を用いて製作したプリント配線基板
の、配線およびカットラインのようすを示す。ここで、
図３、４のプリント回路基板では、層間の配線の接続
に、非貫通ビアを用いている。

【００５８】図３に示したプリント基板では、高周波成
分の多くエネルギーの高い信号は、電源−グランド層に
最も近いＢＥ層に配線し、図４に示したプリント基板で
は、高周波成分の多くエネルギーの高い信号は、電源−
グランド層に挾まれたＣ、Ｄ層に配線し、効率良く放射
電磁波エネルギーを抑制している。

【００５９】また、高周波成分の多い（ランクの）信号
配線層（図３Ｂ層、Ｅ層、図４Ｃ層Ｄ層）に隣接したべ
た（プレーン）層（図３Ｃ層、Ｄ層、図４Ｂ層Ｅ層）
の、高周波成分の高い信号配線に対応する領域でのカッ
トラインの方向は前述したように制限している。

【００６０】図３、図４のプリント回路基板が異なるの
は、高周波成分の多い（ランクの）信号配線をどの層で
行っているかという点である。

【００６１】なお、この様に、電源−グランド層の片方
のみに、カットラインの特定走行方向のみを許可する方
法は、主として非貫通のビアホールを採用した場合に適
用可能である。

【００６２】また、高周波成分の多くエネルギーの高い
信号配線を挾み込んだ２層において、（電源−グランド
層が２層以上の多層基板の場合）、高周波成分の多い信
号の配線に対応する領域のカットラインの走行方向を、
共に制限するようにしてもよい。 なお、図３、図４の
例では、高周波成分の多くエネルギーの高い信号を電源
／グランド層に隣接した配線層に配置し、当該配線層に
隣接する電源層／グランド層のカットラインの方向を制
限したが、高周波成分の多くエネルギーの高い信号を配
置した配線層に、電源／グランド層が隣接していない場
合でも、当該電源／グランド層のカットラインの方向を
制限すれば、放射電磁波エネルギ−を低いレベルに抑え
ることができる。

【００６３】さて、現在、情報処理装置の高性能化、高
機能化、大規模化、ダウンサイジングによって、プリン
ト基板の配線、実装密度は高くなってきているため、配
線パターン設計者が人手で配線パターンを設計する事は
困難である。よって、今まで説明してきた様な、実装、
配線は、自動または、対話型の配線パタ−ン生成装置に
その機能を取り込み、これによって実現する必要があ
る。

【００６４】以下、このような配線パタ−ン生成装置に
ついて説明する。

【００６５】図５に、配線パタ−ン生成装置の構成を示
す。

【００６６】図中、５１は表示装置、５２はデータ処理
装置、５３はキ−ボ−ド、５４はマウスポインタ等の位
置情報入力装置、５５は音声出力装置５６は印刷装置、
５７はファイル入力装置、５８はその他の各種入力装置
を示している。このような配線パタ−ン生成装置は、汎
用のコンピュ−タを用いて構成することができる。

【００６７】さて、データ処理装置は、図６に示すよう
に、ＯＳ上で動作するＣＡＤプログラム６１に記述され
たシ−ケンスに従って、ファイル入力装置５７等より取
り込んだ部品データ６３、接続情報等を含む基板設計デ
ータ６４に基づき、設計ル−ルデータ６４を参照して、
キ−ボ−ド５３や位置情報入力装置５４よりの入力に応
じて、配線パタ−ンを生成する。また、ＣＡＤプログラ
ム６１に記述されたアルゴリズムに従って、生成した配
線パタ−ンが設計ル−ルを守っているかを、設計ル−ル
データを参照して判断する。

【００６８】本実施例に係る配線パタ−ン生成装置の配
線パタ−ン生成処理手順を図７に示す。

【００６９】配線パタ−ン生成装置は、まず、図８に示
すような設計対象基板を模擬した表示を表示装置５１に
行い、この表示上で、キ−ボ−ド５３や位置情報入力装
置５４による、部品ブロックの配置の指定の他、Ｘ方向
領域、Ｙ方向領域の指定や、信号のランクの指定や、特
定の信号もしくは特定のランクに属する信号を配線する
層の指定や、特に指定した（意図した）カットライン以
外のカットラインの生成を禁止する領域の指定や、カッ
トラインの指定や、カットラインをＸ方向Ｙ方向混在し
て設けてももよい領域等の指定等の配線条件の指定を受
付ける（ステップ７０）。

【００７０】次に、ＣＡＤプログラム６１に記述された
シ−ケンスによって、ファイル入力装置５７等より取り
込んだ部品データ６３、接続情報等を含む基板設計デー
タ６４に基づき、設計ル−ルデータ６４を参照して、ス
テップ７０での指定に従って配線パタ−ンを生成し、ビ
アホ−ル（スル−ホ−ル）の位置を決定する（ステップ
７１、７３）。ここで、ステップ７１の配線パタ−ンの
生成処理においては、図９（ｂ）に示すように、信号配
線の隣接層において、指定されたカットラインが、信号
配線の進行方向を横切るように存在することを検出し、
カットラインを迂回するようにパタ−ン設計対象の信号
配線を設定するようにする。この迂回は、当該信号配線
の配線長が最短になるように行う。

【００７１】そして、生成した配線パタ−ンが従来の設
計ル−ルを満たしているかを、設計ル−ルデータ６４を
参照して、チェックする（ステップ７４）。配線パタ−
ンの変更を行い（ステップ７２）、ビアホ−ル（スル−
ホ−ル）の位置を決定し（ステップ７３）、再度、設計
ル−ルのチェックを行う。

【００７２】従来の設計ル−ルが守られている場合に
は、ステップ７０で受け付けたＸ方向領域、Ｙ方向領域
の指定や、信号のランクの指定や、特定の信号もしくは
特定のランクに属する信号を配線する層の指定や、特に
指定した（意図した）カットライン以外のカットライン
の生成を禁止する領域の指定や、カットラインをＸ方向
Ｙ方向混在して設けてももよい領域等の指定が守られて
いるかをチェックする。

【００７３】たとえば、もし、Ｙ方向領域（Ｙエリア）
にＸ方向に連続するカットラインが生成されている場合
（ステップ７６、７７）や、Ｘ方向領域（Ｘエリア）に
Ｙ方向に連続するカットラインが生成されている場合
（ステップ７６、７８）には、配線パタ−ンの変更を行
う（ステップ７２）。そして、ビアホ−ル（スル−ホ−
ル）の位置を決定し（ステップ７３）、再度、設計ル−
ルのチェックを行う。最終的に生成された配線パタ−ン
データは、ファイル入出力装置５７より出力される。

【００７４】ステップ７２の配線パタ−ンの変更は、図
９（ａ）に示すように、高周波成分の多くエネルギーの
高い信号（以下、図９に関して、単に「信号」と記す）
の直下（例えば隣接グランド層）にビアホールのクリア
ランスによるカットラインが信号に直交（平行ではない
意味）して発生しているかを検出し、信号直下のビアホ
ールを自動で移動させる機能をＣＡＤプログラム６１に
備えることにより実現する。この検出は、当該信号線の
配線層に隣接する導体プレーン層の導体プレーン層の、
信号線に重なる位置周辺の導体の有無を、生成した配線
パタンデータを参照することにより行うことができる。

【００７５】もし、配線パタ−ン生成装置が、対話的
に、配線パタ−ンの変更を設計者より受け付ける場合に
は、直下のビアホールを生成しようとした場合に特定の
表示を表示装置５１に行い、エラ−を設計者に通知する
機能を備えるようにする。また、図９（ｃ）に示すよう
に、信号配線を横切るカットラインが指定されたらば、
エラー、ワーニングを表示装置上５１に表示しもしくは
音声出力装置５５で発生させ、信号配線を横切るカット
ラインの生成を不可能とする機能を設ける。または、先
に図９（ｂ）に示したように、指定したカットライン
が、信号配線の進行方向に存在することを検出し、カッ
トラインを迂回するようにパタ−ン設計対象の信号配線
を設定する機能を備えるようにする。この際、エラ−を
発生させるか、信号配線を変更させるかは、設計者が選
択可能とする。エラ−、ワ−ニングの出力は、データ処
理装置５０が、表示装置５１に表示中の違反パタ−ンの
色調、明度、彩度、ブリンク周期を変化させるか、画面
上の文字表示、もしくはファイル上への出力等により行
う。、ところで、図１０に示すように、信号配線を横切
ってカットラインを設けざるを得ない場合は、電源−グ
ランド層のカットライン間の信号配線直下／上（Ｚ軸投
影で重なる位置）に高周波特性の良いコンデンサをバイ
パスコンデンサとして実装することにより、放射電磁波
エネルギーを抑制することができる。

【００７６】そこで、配線パタ−ン生成装置に、このよ
うな対策が回路上施してあることを認識し、この場合
は、信号配線を横切るカットラインが存在してもエラー
処理を行わないようにする機能をＣＡＤプログラム６１
機能を設けるようにしてもよい。または、積極的にこの
バイパスコンデンサと信号がＺ軸投影で重なる様に配線
パタ−ンの設計を行う機能を設けるようにしてもよい。

【００７７】さて、以上のように、本実施例によれば、
高周波数成分の多い信号とカットラインの走行方向を図
３、４示すように制限している。

【００７８】以下、このような制限によって、電磁波の
放射エネルギー量が減少することを表すデータを示す。

【００７９】図１１は、電源−グランド層に信号線に対
し直交するカットラインが存在するときの放射電磁波の
影響について測定するための実験回路基板の構成概略図
であり、図１１は電源−グランド層に信号線に対し直交
するカットラインが存在するときの放射電磁波の影響に
ついて測定するための測定設備及び方法の概略図であ
り、図１２は電源−グランド層に信号線に対し直交する
カットラインが存在するときの放射電磁波の影響につい
て測定した結果のグラフである。

【００８０】図１１に示すように、測定対象はデジタル
回路の伝送線路である。伝送線路には、１４ＭＨｚの発
振クロックを、ＴＴＬの７４シリーズである素子７４Ｆ
０４でドライブし、３７Ωの抵抗負荷で終端した線路長
１９０ｍｍを伝送した。基板は裏面がグランドプレーン
の２層基板を用い、線路の特性インピーダンスは５０Ω
である。なお、カットラインの幅は１ｍｍで長さをＷｍ
ｍを変数とした。

【００８１】測定は、図１２に示すように３ｍ法で行っ
た。そして、測定データは、スペクトラムアナライザー
で取り込み、ＧＰＩＢで制御用コンピュータに取り込
み、さらにデータ処理を行うコンピュータに取り込ん
で、放射ノイズの増分を示すグラフに作成した。

【００８２】図１３に、カットラインの長さＷｍｍを、
２０、４０、６０にした場合の実験結果グラフを示す。
ピークは、２０ｍｍで１２ｄＢ程度、４０ｍｍで２０ｄ
Ｂ程度、６０ｍｍでは２５ｄＢ程度の増加となってい
る。

【００８３】この様に、電源−グランド層に信号線に対
し直交するカットラインが存在する場合、電磁波の放射
エネルギー量が増加し、直交するカットラインが無い場
合は電磁波の放射エネルギー量が減少する。

【００８４】以上のように、本実施例によれば、カット
ラインの方向を制限することにより、放射電磁波エネル
ギーの低いデジタル回路実装基板を実現することができ
る。また、ビアホ−ルの数は制限せず、また、カットラ
インの方向を制限する領域も、まとめて配置した高周波
数成分の多いデジタル信号配線の存在する領域にのみに
限っているので実装密度が、さほど低減することはな
い。

【００８５】すなわち、実装密度の低下及び製造コスト
の上昇を伴う事の無い、放射電磁波エネルギーの低いデ
ジタル回路実装基板を提供でき、ひいては安価で放射電
磁波エネルギーの低い情報処理装置を提供できる。

【００８６】また、前述したような機能を配線パタ−ン
生成装置に備えることにより、実装密度の低下及び製造
コストの上昇を伴う事の無く、放射電磁波エネルギーの
低いデジタル回路実装基板の製造データを容易に作成す
ることができ、ひいては安価で放射電磁波エネルギーの
低い情報処理装置を提供できる事になる。

【００８７】さらに、定インピーダンスコントロールを
実現することが容易であるため、より高速、高性能な情
報処理装置を実現できる。

【００８８】なお、以上の説明においては、情報処理装
置を構成するデジタル回路基板を例にとたが、本実施例
は、情報処理装置のデジタル回路基板に限らず、多層の
デジタル回路基板一般に適用することができる。

【００８９】

【発明の効果】以上のように、本発明によれば、プリン
ト基板の部品実装密度を下げる事なく、放射電磁ノイズ
を低減することのできるプリント回路基板、および、当
該プリント回路基板の設計方法を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に係るプリント回路実装基板
を示すブロック図である。

【図２】多層プリント回路基板の層構成を示す説明図で
ある。

【図３】本発明の一実施例に係るプリント回路基板の配
線、カットラインの走行方向を示す説明図である。

【図４】本発明の一実施例に係るプリント回路基板の配
線、カットラインの走行方向を示す説明図である。

【図５】本発明の一実施例に係る配線パタ−ン生成装置
の構成を示すブロック図である。

【図６】配線パタ−ン生成に用いるデータを示す説明図
である。

【図７】本発明の一実施例に係る配線パタ−ン生成装置
の配線パタ−ン生成処理手順を示すフロ−チャ−トであ
る。

【図８】本発明の一実施例に係る配線パタ−ン生成装置
の行う表示例を示す説明図である。

【図９】本発明の一実施例に係る配線パタ−ン生成装置
の機能を示す説明図である。

【図１０】本発明の一実施例に係る配線パタ−ン生成装
置の機能を示す説明図である。

【図１１】放射電磁ノイズ測定実験の対象を示す説明図
である。

【図１２】放射電磁ノイズ測定実験の実験設備を示す説
明図である。

【図１３】放射電磁ノイズ測定実験結果を示す説明図で
ある。

【図１４】カットパタ−ン例を示す説明図である。

【符号の説明】

１ プリント基板 ２ ＣＰＵ ３ クロック ４ メモリコントローラ ５ メモリ群 ６ 増設メモリスロット１ ７ 増設メモリスロット２ ８ システムバスコントローラ ９ 拡張バススロット １０ Ｉ／Ｏコントローラ１ １１ Ｉ／Ｏコントローラ２ １２ コネクタ１ １３ コネクタ２ １０１ 領域１ １０２ 領域２ １０３ 領域３ １０４ 領域３ ２０１ Ｘ方向カットライン ２０２ Ｙ方向カットライン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉留 等 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 廣田 和夫 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 秋庭 豊 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (12)

【特許請求の範囲】
1. 【請求項１】電源層とグランド層と配線層とを含む多層
   のプリント配線基板の設計方法であって、 高周波数成分の大きい信号用の信号線を配線する特定領
   域を、前記配線層に１または複数設定し、 前記設定した各特定領域において、当該特定領域内の高
   周波数成分の大きい信号用の信号線の走行方向がＸ方向
   もしくはＸ方向と直交するＹ方向のどちらか１方向とな
   るように、高周波数成分の大きい信号用の各信号線を当
   該特定領域に配線し、 各特定領域について、当該特定領域に前記プリント基板
   面の垂直方向について重なる領域において、当該重なる
   領域内の前記電源層もしくはグランド層の非導体ライン
   が、当該特定領域内の高周波数成分の大きい信号用の信
   号線の走行方向と同じ方向の走行方向となるように、前
   記電源層もしくはグランド層に非導体ラインを配置する
   ことを特徴とするプリント配線基板の設計方法。
2. 【請求項２】請求項１記載の配線基板の設計方法であっ
   て、 前記各特定領域を、前記電源層もしくはグランド層に隣
   接した配線層に設け、 各特定領域について、当該特定領域に前記プリント基板
   面の垂直方向について重なる領域であって、当該特定領
   域が設けられた配線層に隣接する前記電源層もしくはグ
   ランド層上の領域である領域においてのみ、当該重なる
   領域内の前記電源層もしくはグランド層の非導体ライン
   が、当該特定領域内の高周波数成分の大きい信号用の信
   号線の走行方向と同じ方向の走行方向となるように、前
   記電源層もしくはグランド層に非導体ラインを配置する
   ことを特徴とするプリント配線基板の設計方法。
3. 【請求項３】電源層とグランド層と配線層とを含む多層
   のプリント配線基板であって、 領域内の高周波数成分の大きい信号用の信号線の走行方
   向がＸ方向もしくはＸ方向と直交するＹ方向のどちらか
   １方向となるように、高周波数成分の大きい信号用の各
   信号線が配線された特定領域と、 前記各特定領域に前記プリント基板面の垂直方向につい
   て重なる前記電源層もしくはグランド層上の領域であっ
   て、当該特定領域内の高周波数成分の大きい信号用の信
   号線の走行方向と同じ方向の走行方向となるように非導
   体ラインが配置された領域とを有することを特徴とする
   プリント配線基板。
4. 【請求項４】請求項３記載のプリント配線基板であっ
   て、 前記特定領域は、前記電源層もしくはグランド層に隣接
   した配線層上の領域であって、 前記前記電源層もしくはグランド層上の領域は、当該特
   定領域に前記プリント基板面の垂直方向について重なる
   領域であって、当該特定領域が設けられた配線層に隣接
   する前記電源層もしくはグランド層上の領域である領域
   であることを特徴とするプリント配線基板。
5. 【請求項５】与えられた拘束条件を満足するように配線
   パターンを生成する配線パターン生成装置を用いて、電
   源層とグランド層と複数の配線層を含む多層のプリント
   配線基板の配線パターンを自動生成するプリント配線基
   板の設計方法であって、 各配線層の配線の走行方向を、それぞれ１方向設定し、 配線する信号線を、電磁放射ノイズの発生し易さに応じ
   て、複数のランクに分類し、 電磁放射ノイズの発生し易いランクに属する信号線を設
   定し電磁放射ノイズの発生し易いランクの信号線を配線
   する１または複数の特定領域を、前記電源層もしくはグ
   ランド層に隣接する配線層上に設定し、 前記特定領域に前記プリント基板面の垂直方向について
   重なる領域であって、当該特定領域が設けられた配線層
   に隣接する前記電源層もしくはグランド層上の領域であ
   る領域に、当該重なる領域内の前記電源層もしくはグラ
   ンド層の非導体ラインが、当該特定領域内の高周波数成
   分の大きい信号用の信号線の走行方向と同じ方向の走行
   方向となるように、前記電源層もしくはグランド層に非
   導体ラインを配置し、もしくは、配置せずに、 前記設定した各特定領域に前記プリント基板面の垂直方
   向について重なる領域であって、当該特定領域が設けら
   れた配線層に隣接する前記電源層もしくはグランド層上
   の領域である領域特定領域内の、当該特定領域について
   設定した配線層の配線走行方向と同じ方向の走行以外の
   走行方向の、非導体ラインの生成の禁止を設定し、 各設定内容を拘束条件として、前記配線パターン生成装
   置に配線パターンの自動生成を実行させることを特徴と
   するプリント配線基板の設計方法。
6. 【請求項６】請求項５記載のプリント配線基板の設計方
   法であって、 前記プリント配線基板は、少なくともＣＰＵとメモリと
   バスとを含むコンピュータを回路を形成するためのプリ
   ント配線基板であって、 前記電磁放射ノイズの発生し易さに応じて分類した複数
   のランクは、 フリーランのクロック信号群用信号線の属する最も電磁
   放射ノイズの発生し易いランクと、 バス制御信号群用信号線の属する２番目に電磁放射ノイ
   ズの発生し易いランクと、 バス信号群用信号線の属する３番目に電磁放射ノイズの
   発生し易いランクと、 レベル割込み要求信号用信号線およびその他の信号群用
   信号線の属する最も電磁放射ノイズの発生し難いランク
   とを含むことを特徴とするプリント配線基板の設計方
   法。
7. 【請求項７】電源層とグランド層と配線層とを含む多層
   のプリント配線基板の配線パターンを生成する配線パタ
   ーン生成装置であって、 特定の信号の指定を受け付ける手段と、 配線パターンの生成後に、 前記指定された特定の信号用の配線の属する配線層に隣
   接する、電源層もしくはグランド層に、前記特定の信号
   用の配線のいずれかを横切るカットラインが存在するか
   を検査する手段を有することを特徴とする配線パターン
   生成装置。
8. 【請求項８】請求項７記載の配線パターン生成装置であ
   って、 前記検査の結果、特定の信号用の配線のいずれかを横切
   るカットラインが存在する場合に、 当該カットラインがビアホールの導体間クリアランスに
   よって形成されているときはは、当該ビアホールの配置
   を、当該ビアホール導体間クリアランスによって形成さ
   れるカットラインが前記指定された特定の信号用の配線
   を横切らないという条件を満たす位置に変更する手段を
   有することを特徴とする配線パターン生成装置。
9. 【請求項９】請求項７記載の配線パターン生成装置であ
   って、 前記検査の結果、特定の信号用の配線のいずれかを横切
   るカットラインが存在する場合に、 当該カットラインが横切る特定の信号用の配線の形状
   を、当該特定の信号用の配線の属する配線層に隣接す
   る、電源層もしくはグランド層のカットラインによって
   横切られない形状であって、当該特定の信号用の配線の
   配線長が最短となる形状に変更する手段を有することを
   特徴とする配線パターン生成装置。
10. 【請求項１０】請求項７記載の配線パターン生成装置で
    あって、 表示装置もしくは音声出力装置を備え、 前記検査の結果、特定の信号用の配線のいずれかを横切
    るカットラインが存在する場合に、 所定のエラーもしくはワーニングを、前記表示装置もし
    くは音声出力装置より出力する警告手段を有することを
    特徴とする配線パターン生成装置。
11. 【請求項１１】電源層とグランド層と配線層とを含む多
    層のプリント配線基板の配線パターンを生成する配線パ
    ターン生成装置であって、 特定の信号の指定を受け付ける手段と、 配線パターンの生成時に、 前記指定された特定の信号用の配線の属する配線層に隣
    接する、電源層もしくはグランド層に、前記特定の信号
    用の配線のいずれかの配線パターン生成方向を横切るカ
    ットラインが存在するかを検査する手段と、 前記検査の結果、特定の信号用の配線のいずれかの配線
    パターン生成方向を横切るカットラインが存在する場合
    に、 当該カットラインが横切る特定の信号用の配線パターン
    が、当該特定の信号用の配線の属する配線層に隣接す
    る、電源層もしくはグランド層のカットラインによって
    横切られないパターンであって、当該特定の信号用の配
    線の配線長が最短となるパターンにとなるように、当該
    特定の信号用の配線パターンの生成方向を変更する手段
    を有することを特徴とする配線パターン生成装置。
12. 【請求項１２】請求項１０記載の配線パターン生成装置
    であって、 前記警告手段は、 前記検査の結果、特定の信号用の配線のいずれかを横切
    るカットラインが存在する場合であっても、 当該カットラインにカットラインのバイパスコンデンサ
    として使用可能な属性を与えられたコンデンサが配置さ
    れている場合には、前記所定のエラーもしくはワーニン
    グの、前記表示装置もしくは音声出力装置よりの出力を
    行わないことを特徴とする配線パターン生成装置。