JPH01251738A - スタンダードセル - Google Patents

スタンダードセル

Info

Publication number
JPH01251738A
JPH01251738A JP63078967A JP7896788A JPH01251738A JP H01251738 A JPH01251738 A JP H01251738A JP 63078967 A JP63078967 A JP 63078967A JP 7896788 A JP7896788 A JP 7896788A JP H01251738 A JPH01251738 A JP H01251738A
Authority
JP
Japan
Prior art keywords
clock signal
wiring
cell
standard
wiring part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63078967A
Other languages
English (en)
Inventor
Toru Sasaki
徹 佐々木
Atsushi Iwamura
岩村　淳
Kazuyuki Men
一幸 面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP63078967A priority Critical patent/JPH01251738A/ja
Priority to US07/330,613 priority patent/US5045725A/en
Publication of JPH01251738A publication Critical patent/JPH01251738A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、クロック信号線の配置設計を改善したスタ
ンダードセルに関する。
（従来の技術） カスタムＬＳＩの開発手法の一つに、スタンダードセル
方式がある。このスタンダードセル方式は、予め用意さ
れたｔｌｉｌ１４な論理ゲートやフリップフロップ（以
下ｒＦ／ＦＪと呼ぶ）等の機能ブロック（以下「セル」
と呼ぶ）に対して、電源、接地配線を含む配置、配線設
計を行なって、所望のＬＳＩを実現するものである。
このようなスタンダードセルとしては、例えば第８図に
示すように構成されたＦ／Ｆがある。
第８図に示すＦ／Ｆは、フリップフロップとして機能す
るＦ／Ｆ部１と、このＦ／Ｆ部１にクロック信号φ、φ
を供給するクロック信号発生部３からなる。また、これ
らのＦ／Ｆ部１およびクロック信号発生部３をはさむよ
うにして、電１（Ｖｏｏ）配線５と接地（ＧＮＤ）配線
７が形成されている。
Ｆ／Ｆ部１には、入力信号となるデータ信号がセルの外
部からデータ線９、ＶＩＡｌｌ、コンタクトホール１３
を介して供給されている。一方、クロック信号発生部３
には、入力信号となる基準クロック信号が、セルの外部
からクロック信号線１５、ＶＩＡｌｌ、コンタクトホー
ル１３を介して供給されている。
具体的に、第９図に示したセル１７にあって、データ信
号は、金属配線の接合部となるＶＩＡｌｌによって接続
′された例えば第１層目の△Ω（１ｓｔＡΩ）からなる
データ線１９と、例えば第２層目のＡｎ（２ｓｔＡｊ）
からなるセルへの供給線２１を介してセルに与えられる
。一方、ｌクロック信号も、データ信号と同様に、ＶＩ
Ａ１１によって接続されたＩ　ＳｔＡ　Ｅのクロック信
＠線２３と２ｎｄＡｊの供給線２５を介してセルに与え
られる。
このようなセルは、例えば第１０図に示すように自動配
置配線される。すなわち、はぼ同一の高さで機能毎に異
なる幅のそれぞれのセル２７は、列方向（ＲＯＷ方向、
幅方向）に接するように配置される。さらに、ＲＯＷ方
向に配置されたセル群は、配線が形成される間隔をおい
て行方向に配置される。
このような自動配置配線にあって、電源配線及び接地配
線は、セル内に形成されているため、自動配置配線を行
なった際に、隣り合うセルの電源及び接地配線は接続さ
れる。これにより、ＲＯＷ方向に配置されたセル８丁の
電源配線及び接地配線は、自動配置配線を行なうと同時
に形成される。
一方、データ線及びクロック信号線は、第１０図に示す
ように、ＲＯＷ方向のセル群間の領域にあって多数のＶ
ＩＡｌｌにより接続されて、それぞれのセルにデータあ
るいはりＯツク信号を供給するように配線されている。
（発明が解決しようとする課題） 上記したように、従来のスタンダードセルを用いた自動
配置配線において、クロック信号線はデータ線と同様な
設計ルールにしたがって配線されていた。
したがって、クロック信号線は、配線に存在する容量Ｃ
とＶＩＡｌｌに存在する抵抗Ｒとにより、第１１図に示
ずような等価回路で表わされる。このため、配線の始点
と終点では、第１１図に示すように、基準クロック信号
に遅延（スキュー、　ｓｋｅｗ）が生じる。このスキュ
ーは、ｍｌクロック信号が供給されるセルの誤動作を招
くことになり、これはクロックの周波数が高くなるにつ
れて顕著なものとなる。したがって、このクロック信号
のスキュ一対策を行なう必要が生じる。
しかしながら、クロック信号線が第１０図に示すように
引き回されて配線されていると、配線長やＶＩＡの数を
予測することが困難となる。このため、配線の容量及び
抵抗を予め正確にｎ出することが難しくなる。したがっ
て、クロック信号のスキュ一対策が困難であった。
また、第８図に示したように、２つのクロック信号、す
なわちりＤツク信号φとこれを反転したクロック信号φ
を必要とするセルに、クロック信号φ、φをそれぞれ別
々に外部から供給すると、クロック信号φ、φ間に生じ
るスキューが問題となる。このために、セル内部で基準
り０ツク信号からクロック信号φあるいはクロック信号
φを生成する必要がある。
しかしながら、このようにすると、２つのクロック信号
φ、φを必要とするセル毎に、基準クロック信号からク
ロック信号φあるいはクロック信号φを生成するための
回路が必要となる。さらに、生成されたクロック信号を
必要とする回路に供給するための配線も必要となる。こ
のため、セルの幅方向の面積が増大し、高集積化の障害
となる。
そこで、この発明は、上記にルみてなされたものであり
、その目的とするところは、自動配置配線後のクロック
信号のスキュ一対策を容易に行なうことができるととも
に、高集積化を達成しｆｌるスタンダードを提供するこ
とにある。
し発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明は、クロック信号
を供給するクロック信号線が内部に配置形成され、複数
のスタンダードセルを配列形成した時に、隣り合うスタ
ンダードセル内のクロック信号線が３！！ｉＭして接続
されるように配置形成されることを要旨とする。
（作用） この発明は、複数のスタンダードセルを連続して配列し
た際に、クロック信号線を連続して接続されるようにス
タンダードセルの内部に配置形成されるようにしている
。
〈実施例） 以下図面を用いてこの発明の詳細な説明する。
第１図はこの発明の一実施例に係るスタンダードセルの
概略構成を示す図である。同図に示すスタンダードセル
は、２つの互いに逆相となるクロック信号φ、φが供給
されるＤ型のＦ／Ｆである。
このスタンダードセルは、本体となるＤ型の「／Ｆ３１
と、このＦ／Ｆ３１に電源を供給する電源間Ｆｌｌ（Ｖ
ＤＤ）３３及び接地配線（ＧＮＤ）３．５と、クロック
信号φ、クロック信号φの供給路となるクロック信号線
３７．３９を備えている。
クロック信号線３７．３つは、電源配線３３と接地配線
３５の外側、すなわち、セルの最外側に電源間１２３３
及び接地配線３５に対して平行に配置形成されている。
寸なわら、クロック信号線３７．３９は、セルの高さ、
電源配線３３及び接地配線３５の配置を規定する設計ル
ールと同一の設計ルールにより規定されて、配置設計さ
れている。
それぞれのクロック信号線３７．３９は、例えば１　ｓ
ｔＡ　Ｃで形成された電源配線３３及び接地配線３５と
交差するようにポリシリコンで配置形成された引込路４
１を介してＦ／Ｆ３１に接続される。したがって、クロ
ック信号線３７．３つに与えられるクロック信号φ、φ
は、それぞれ対応するポリシリコンの引込路４１を介し
てＦ／Ｆ３１に供給される。
第２図は第１図に示したスタンダードセルの「／Ｆ３１
が、トライステート型のインパークゲート４３からなる
スタンダードセルの構成を示した図である。
第２図において、それぞれのインバータゲート４３には
、クロック信号φがクロック（３帰線３７からポリシリ
コンで形成されてそれぞれ対応する引込路４５を介して
与えられている。また、それぞれのインバータゲート４
３には、クロック信号φがクロック信号線３つからポリ
シリコンで形成されてそれぞれ対応する引込路４７を介
して与えられている。さらに、Ｆ／Ｆ３１には、データ
がセルの外部に配置形成されたデータＩ！ｉ！４９から
引込路５１を介して与えられている。
図２図に示したトライステート型のインバータゲート４
３は、例えば第３図に示ずように、ＰチャンネルのＦＥ
Ｔ５３とＮチャンネルのＦＥＴ５５で構成されている。
クロック信号φ、φは、直列に接続されて接続点を出力
端ＺとするＦＥＴ５３．５５の対応するゲートに与えら
れる。
このように、クロック信号φ、φは、トランジスタのゲ
ートに与えられる場合が多い。このため、例えば１　ｓ
ｔＡΩからなるクロック信号線３７．３９を、ｉ　Ｓｔ
ＡΩからなる電源配線３３、接地配線３５の外側に配置
形成し、クロック信号φ、φをゲートと同様の材質であ
るポリシリコンからなる引込路４５．４７を介して［・
ランジスタのゲートに与えるようにしている。
このような場合には、第４図に示すように、クロック信
号φ、φの引込路４５．４７のポリシリコンと同じポリ
シリコンをゲート５７とするトランジスタにあって、例
えばそのソース′ｆ４Ｗｔ　５９は、電源配線３３と１
　ＳｔＡΩにより容易に接続される。
このように、クロック信号線３７．３９をスタンダード
セルの内部に、電源配線３３及び接地配線３５と同様な
設計ルールにしたがって配置形成すれば、スタンダード
セルを自動配置配線した際に、それぞれのスタンダード
セルのクロック信号線３７．３９は、電源配線３３及び
接地配線３５と同様に幅方向に接続されて配線形成され
る。
これにより、クロック信号線３７．３９の配線長及び引
込路４５．４７とのコンタクト数を容易に予測すること
が可能となる。さらに、スタンダードセルの高さを高く
すれば、クロック信号′ｆＡ３７．３９の配線幅を太く
して、配線の抵抗値を下げることも可能となる。したが
って、スタンダードセルの自動配置配線のクロック信号
のスキニー対策を容易に行なうことができるようになる
。
また、クロック信号φ、φを発生するクロックドライバ
ー６１を、第５図に示すように、自動配置配線により１
行に配列形成されるスタンダードセル群６３の一方の最
外側に自信配置することが可能となる。これにより、そ
れぞれのスタンダードセル毎に、クロック信号φ、φを
発生するクロックドライバーを設ける必要はなくなる。
したがって、スタンダードセルの幅方向の面積の増大を
抑制することができるようになる。
なお、この発明は上記の実施例に限定されることはない
。例えば、第６図に示すように、外部入力端子６５と外
部出力端子６７を有し、１つのクロック信号を必要とす
るスタンダードセルの場合には、セル内に配置形成され
るクロック信号線３７を１本とすればよい。
また、クロック信号を必要としないスタンダードセルに
あっても、第７図に示づように、クロック信号１ｉ！３
７．３９は自動配置配線後に配列形成されるスタンダー
ドセル群に形成することができる。
［発明の効果］ 以上説明したように、この発明によれば、複数のスタン
ダードセルを連続して配列した際に、クロック信号線が
連続して接続されるようにスタンダードセルの内部に設
置形成されるようにしたので、クロック信号線を伝播す
るクロック信号を遅延させる要因の定量的な予測が容易
となり、クロック信号のスキュ一対策を容易に行なうこ
とができる。
さらに、連続して配列されたスタンダードセル群の一方
の側に、クロック信号を発生する回路を設けて、この回
路からクロック信号をそれぞれのスタンダードセルに供
給することが可能となる。
これにより、それぞれのスタンダードセル毎にクロック
信号を発生する回路を必要とせず、スタンダードセルの
幅方向の面積が縮少し、高集積化を達成することができ
る。
【図面の簡単な説明】
第１図はこの発明の一実施例に係るスタンダードセルの
構成を示す図、第２図は第１図に示すスタンダードセル
の訂細な構成を示す図、第３図は第２図に示すトライス
テートバッファの一構成例を示す図、第４図は第２図に
示すスタンダードセルにおＣノるトランジスタの配線を
示す図、第５図はスタンダードセルにおけるクロックド
ライバーの配置を示１図、第６図及び第７図はこの発明
の他の実施例を示す図、第８図乃至第１０図は従来のス
タンダードセルの一構成を示す図、第１１図はクロック
信号線の等価回路を示す図である。３１・・・Ｄ型のＦ
／Ｆ ３３・・・電源配線（ＶＤＤ） ３５・・・接地配線（ＧＮＤ） ３７．３９・・・り【コック信号線

Claims (1)

    【特許請求の範囲】
  1. 　クロック信号を供給するクロック信号線が内部に配置
    形成され、複数のスタンダードセルを配列形成した時に
    、隣り合うスタンダードセル内のクロック信号線が連続
    して接続されるように配置形成されることを特徴とする
    スタンダードセル。
JP63078967A 1988-03-31 1988-03-31 スタンダードセル Pending JPH01251738A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63078967A JPH01251738A (ja) 1988-03-31 1988-03-31 スタンダードセル
US07/330,613 US5045725A (en) 1988-03-31 1989-03-30 Integrated standard cell including clock lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63078967A JPH01251738A (ja) 1988-03-31 1988-03-31 スタンダードセル

Publications (1)

Publication Number Publication Date
JPH01251738A true JPH01251738A (ja) 1989-10-06

Family

ID=13676674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63078967A Pending JPH01251738A (ja) 1988-03-31 1988-03-31 スタンダードセル

Country Status (2)

Country Link
US (1) US5045725A (ja)
JP (1) JPH01251738A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243534A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体集積回路

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2965626B2 (ja) * 1990-06-25 1999-10-18 株式会社東芝 半導体集積回路
JP2788783B2 (ja) * 1990-08-29 1998-08-20 日本電気アイシーマイコンシステム株式会社 半導体集積回路
US5278466A (en) * 1991-09-27 1994-01-11 Mitsubishi Denki Kabushiki Kaisha Integrated circuit with reduced clock skew
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
US5831467A (en) * 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
DE69226150T2 (de) * 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
DE69331061T2 (de) * 1992-08-10 2002-06-06 Monolithic System Tech Inc Fehlertolerantes hierarchisiertes Bussystem
ES2113498T3 (es) * 1992-12-28 1998-05-01 Advanced Micro Devices Inc Circuito de microprocesador con dos señales de temporizacion.
US5444407A (en) * 1992-12-28 1995-08-22 Advanced Micro Devices, Inc. Microprocessor with distributed clock generators
US6002268A (en) * 1993-01-08 1999-12-14 Dynachip Corporation FPGA with conductors segmented by active repeaters
US5355035A (en) * 1993-01-08 1994-10-11 Vora Madhukar B High speed BICMOS switches and multiplexers
US5444406A (en) * 1993-02-08 1995-08-22 Advanced Micro Devices, Inc. Self-adjusting variable drive strength buffer circuit and method for controlling the drive strength of a buffer circuit
US5467033A (en) * 1993-07-02 1995-11-14 Tandem Computers Incorporated Chip clock skew control method and apparatus
US5564022A (en) * 1994-02-09 1996-10-08 Intel Corporation Method and apparatus for automatically inserting clock buffers into a logic block to reduce clock skew
GB9411602D0 (en) * 1994-06-09 1994-08-03 Inmos Ltd Pulse generation
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5963730A (en) * 1995-09-26 1999-10-05 Matsushita Electric Industrial Co., Ltd. Method for automating top-down design processing for the design of LSI functions and LSI mask layouts
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ
US5742832A (en) * 1996-02-09 1998-04-21 Advanced Micro Devices Computer system with programmable driver output's strengths responsive to control signal matching preassigned address range
JPH1056162A (ja) * 1996-05-24 1998-02-24 Toshiba Corp 半導体集積回路およびその設計方法
JP3556416B2 (ja) * 1996-11-29 2004-08-18 株式会社ルネサステクノロジ 半導体集積回路装置
JPH10242396A (ja) * 1997-03-03 1998-09-11 Mitsubishi Electric Corp クロックドライバ回路及び半導体集積回路装置
JP3186715B2 (ja) * 1998-10-29 2001-07-11 日本電気株式会社 半導体集積回路装置
US6434640B1 (en) 1999-05-25 2002-08-13 Advanced Micro Devices, Inc. Unload counter adjust logic for a receiver buffer
US6370600B1 (en) 1999-05-25 2002-04-09 Advanced Micro Devices, Inc. Staging buffer for translating clock domains when source clock frequency exceeds target clock frequency
US6791370B1 (en) * 1999-07-16 2004-09-14 Micron Technology, Inc. Apparatus and method for adjusting clock skew
US6424688B1 (en) 1999-10-27 2002-07-23 Advanced Micro Devices, Inc. Method to transfer data in a system with multiple clock domains using clock skipping techniques
JP2002043550A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 半導体集積装置および半導体集積装置に用いられるクロックドライバ回路の設定配置方法
US6748039B1 (en) 2000-08-11 2004-06-08 Advanced Micro Devices, Inc. System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system
US6711696B1 (en) 2000-08-11 2004-03-23 Advanced Micro Devices, Inc. Method for transfering data between two different clock domains by calculating which pulses of the faster clock domain should be skipped substantially simultaneously with the transfer
US6492205B1 (en) * 2000-12-26 2002-12-10 Taiwan Semiconductor Manufacturing Company Utilization of macro power routing area for buffer insertion
US6952791B2 (en) * 2001-12-03 2005-10-04 Broadcom Corporation Method and circuit for initializing a de-skewing buffer in a clock forwarded system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226943A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 自動配置配線用標準セル

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111347A (ja) * 1981-12-24 1983-07-02 Matsushita Electric Ind Co Ltd 半導体装置
US4742383A (en) * 1983-01-12 1988-05-03 International Business Machines Corporation Multi-function FET masterslice cell
DE3585756D1 (de) * 1984-07-02 1992-05-07 Fujitsu Ltd Halbleiterschaltungsanordnung in hauptscheibentechnik.
JPH06105757B2 (ja) * 1987-02-13 1994-12-21 富士通株式会社 マスタ・スライス型半導体集積回路
JPH0815210B2 (ja) * 1987-06-04 1996-02-14 日本電気株式会社 マスタスライス方式集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226943A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 自動配置配線用標準セル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243534A (ja) * 1992-02-28 1993-09-21 Nec Corp 半導体集積回路

Also Published As

Publication number Publication date
US5045725A (en) 1991-09-03

Similar Documents

Publication Publication Date Title
JPH01251738A (ja) スタンダードセル
US7538368B2 (en) Standard cell, standard cell library, and semiconductor integrated circuit with suppressed variation in characteristics
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
JP4841204B2 (ja) 半導体装置
JP3847147B2 (ja) マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
US20070096154A1 (en) Standard cell
KR900000105B1 (ko) 반도체 집적회로 장치
JPH0824143B2 (ja) 集積回路の配置配線方式
JP2826446B2 (ja) 半導体集積回路装置及びその設計方法
KR100414758B1 (ko) 클록신호공급용집적회로및그구성방법
JP2001189423A (ja) 半導体集積回路
JPH07105445B2 (ja) 集積回路の配線構造
JPH0677403A (ja) 半導体集積回路装置及びその設計方法
JPH11317457A (ja) 集積回路とその配置配線設計方法
JP3267479B2 (ja) 半導体集積回路装置
JP4743469B2 (ja) 半導体集積回路装置とクロック分配方法
US9118314B2 (en) Adaptive body bias circuit and semiconductor integrated circuit including the same
JPH1041393A (ja) 半導体スタンダードセル及びその配置配線方法
US5812031A (en) Ring oscillator having logic gates interconnected by spiral signal lines
JP3268690B2 (ja) 半導体集積回路装置
US11239832B1 (en) Low-skew complementary signal generator
JP2004186520A (ja) 半導体集積回路
JPH06291256A (ja) 半導体集積回路
JPH03163850A (ja) 半導体集積回路装置
JPH0774252A (ja) 半導体集積回路