JP3847147B2 - マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法 - Google Patents
マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法 Download PDFInfo
- Publication number
- JP3847147B2 JP3847147B2 JP2001356864A JP2001356864A JP3847147B2 JP 3847147 B2 JP3847147 B2 JP 3847147B2 JP 2001356864 A JP2001356864 A JP 2001356864A JP 2001356864 A JP2001356864 A JP 2001356864A JP 3847147 B2 JP3847147 B2 JP 3847147B2
- Authority
- JP
- Japan
- Prior art keywords
- macro
- threshold voltage
- supply line
- power supply
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 9
- 210000004027 cell Anatomy 0.000 description 91
- 101001117010 Homo sapiens Pericentrin Proteins 0.000 description 17
- 102100024315 Pericentrin Human genes 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 210000004460 N cell Anatomy 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マルチスレショールド電圧ＭＩＳ集積回路装置及びその回路設計方法に係り、特に低しきい値電圧ＭＩＳトランジスタを備えた回路とスタンバイ時に該回路に流れるリーク電流を遮断するための高しきい値電圧ＭＩＳトランジスタとを備えたマルチスレショールド電圧ＭＩＳ（特にＣＭＯＳ）集積回路装置及びその回路設計方法に関する。
【０００２】
【従来の技術】
近年、携帯電子機器の高速化、及び、長時間バッテリー駆動するための低消費電力化が要求されている。ＣＭＯＳ ＬＳＩでは、消費電力が電源電圧の２乗に比例するので、電源電圧を下げることにより低消費電力化を達成することができる。しかし、電源電圧を下げると、ＭＯＳトランジスタの動作速度が低下する。そこで、ＭＯＳトランジスタのしきい値電圧を低下させることによりこの動作速度を向上させている。
【０００３】
しかし、しきい値電圧を低下させると、スタンバイ時におけるＭＯＳトランジスタのリーク電流が増加するので、低消費電力化が妨げられる。この問題を解決するために、図７（Ａ）又は図７（Ｂ）に示すようなＭＴＣＭＯＳ（Multithreshold Voltage CMOS）回路が用いられている。
【０００４】
図７（Ａ）の回路では、仮想電源電位Ｖ＿ＶＤＤ供給線とグランド電位ＶＳＳ供給線との間に、低しきい値電圧のＭＯＳトランジスタを備えた論理回路１０が接続され、仮想電源電位Ｖ＿ＶＤＤ供給線と電源電位ＶＤＤ供給線との間に、高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタＴ１が接続されている。アクティブ時には電力制御信号＊ＰＣＮＴが低レベルにされてＰＭＯＳトランジスタＴ１がオンになり、これによりＶ＿ＶＤＤ供給線の電位がＶＤＤ、例えば１．８Ｖとなり、スタンバイ時には電力制御信号＊ＰＣＮＴが高レベルにされてＰＭＯＳトランジスタＴ１がオフになり、これにより論理回路１０のリーク電流が遮断される。
【０００５】
図７（Ｂ）の回路では、仮想電源電位Ｖ＿ＶＤＤ供給線と電源電位ＶＤＤ供給線との間に、高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタＴ２が接続され、さらに、仮想グランド電位Ｖ＿ＶＳＳ供給線とグランド電位ＶＳＳ供給線との間に、高しきい値電圧のリーク電流遮断用ＮＭＯＳトランジスタＴ３が接続されている。アクティブ時には相補的な電力制御信号＊ＰＣＮＴ及びＰＣＮＴがそれぞれ低レベル及び高レベルにされてＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ３がオンになり、スタンバイ時には電力制御信号＊ＰＣＮＴ及びＰＣＮＴがそれぞれ高レベル及び低レベルにされてＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ３がオフになり、これにより論理回路１０のリーク電流が遮断される。
【０００６】
以下、図７（Ａ）のリーク電流遮断回路を有する場合について説明するが、図７（Ｂ）のリーク電流遮断回路を有する場合についても同様である。
【０００７】
図８に示す如く、マクロ２０は、Ｎ個のセル列２１〜２Ｎを備え、各セル列は例えば、図９に示す如くゲートに＊ＰＣＮＴが供給される高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタと低しきい値電圧のＭＯＳトランジスタからなる論理ゲートとを備えた多数のスタンダードセル３１、３２、３３、・・・、又は、図１０に示す如く高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタのみ備えたスタンダードセル３０と低しきい値電圧のＭＯＳトランジスタからなるＮＡＮＤゲートセル３１Ａ、インバータセル３２Ａ、・・・などのスタンダードセルとで構成されている。リーク電流遮断用スタンダードセル３０は、１つのセル列に複数個配置されている。
【０００８】
【発明が解決しようとする課題】
マクロをＩＰ（Intellectual Property）として他社から購入した場合、これにリーク電流遮断用ＭＯＳトランジスタが含まれていなければ図９又は図１０に示すようにこれを挿入しなければならず、マクロがリーク電流遮断用ＭＯＳトランジスタを備えている場合であっても、スタンバイ時の低消費電力化を犠牲にして高集積化を図るためには各セルからリーク電流遮断用ＭＯＳトランジスタを削除し又は各セル列からリーク電流遮断用セルを削除しなければならない。
【０００９】
また、図９の回路の場合、論理ゲート毎に、高速化を妨げないようこれに流れる電流にマージンを考慮してリーク電流遮断用ＭＯＳトランジスタのゲート幅が決定されるので、回路全体としてマージンが必要以上に大きくなって、マクロの基板上占有面積が増大する。図１０の回路の場合には、リーク電流遮断用セルに論理ゲートが備えられていないので、無駄な領域が増えて、マクロの基板上占有面積が増大する。
【００１０】
本発明の目的は、このような問題点に鑑み、マクロに仮想電源供給線及び高しきい値電圧のリーク電流遮断用ＭＩＳトランジスタを備える必要がないマルチスレショールド電圧ＭＩＳ集積回路装置及びその回路設計方法を提供することにある。
【００１１】
【課題を解決するための手段及びその作用効果】
本発明によるマルチスレショールド電圧ＭＩＳ集積回路装置の一態様では、
しきい値電圧Ｖｔｈ１のＭＩＳトランジスタを含む内部回路と、該内部回路に接続された仮想電源供給線とを含むマクロと、
長手方向がゲートラインと同一方向であり、該長手方向が該第１マクロのマクロ枠の辺と平行になるように形成され、しきい値電圧が該Ｖｔｈ１より高く、電流路の一端及び他端がそれぞれ電源供給線及び該仮想電源供給線に接続され、該ゲートラインが電力制御線に接続されたリーク電流遮断用ＭＩＳトランジスタセルと、
が基板上に配置されている。
【００１２】
この構成によれば、仮想電源供給線及びリーク電流遮断用ＭＩＳトランジスタを備えていないマクロの電源供給線を仮想電源供給線として用いることができる。また、これにより、マルチスレショールド電圧ＭＩＳ集積回路装置の設計時間を短縮することができる。さらに、マクロの消費電流に応じてリーク電流遮断用ＭＩＳトランジスタセルの長さなどのサイズを適当に定めることにより、従来よりも基板上占有面積を低減することが可能である。
【００１３】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１５】
［第１実施形態］
図１は、本発明の第１実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００１６】
半導体チップ５０上には、マクロ２０Ａ、２０Ｂ及び２０Ｃが配置され、これらはいずれも図７（Ａ）又は（Ｂ）のようなリーク電流遮断回路を含まず、例えばＩＰとして他社から購入したものである。マクロ２０Ａ〜２０Ｃはそれぞれ例えばメモリ、ＤＳＰ及びＣＰＵである。本発明では、マクロ２０Ａ〜２０Ｃ内の電源電位ＶＤＤ及びＶＳＳの供給線をそれぞれ仮想電源電位Ｖ＿ＶＤＤ及びＶ＿ＶＳＳの供給線として用いるかどうかは、これらをこれらと独立なリーク電流遮断回路に接続するかどうかにより定まる。本第１実施形態では、マクロ２０Ａ〜２０Ｃ内のＶＤＤ供給線がＶ＿ＶＤＤ供給線として用いられるので、これらのＶＤＤをＶ＿ＶＤＤと表記する。
【００１７】
マクロ２０Ａ〜２０Ｃのマクロ枠はいずれも矩形であり、各マクロ枠の辺に沿って高しきい値電圧のリーク電流遮断用ＮＭＯＳトランジスタセルが配置されている。
【００１８】
すなわち、マクロ２０Ａのマクロ枠の外周部には、このマクロ枠の３辺に沿ってＰＭＯＳトランジスタセル５１〜５３が配置されている。セル５１は、マクロ２０Ａのマクロ枠の一辺に平行なゲートライン５１Ｇと、ゲートライン５１Ｇの両側のバルクに形成されたソース領域５１Ｓ及びドレイン領域５１Ｄとを備え、セル５１の長手方向がゲートライン５１Ｇの方向に一致している。半導体チップ５０の縁部に記載された各矩形はＩ／Ｏセルであり、外部電源電位供給用パッド、又は、外部信号Ｉ／Ｏパッド及びＩ／Ｏバッファゲートである。
【００１９】
ＰＭＯＳトランジスタセル５１とマクロ２０Ａとの関係は、図７（Ａ）のＰＭＯＳトランジスタＴ１と論理回路１０との関係と同じであり、ＰＭＯＳトランジスタセル５１のソース領域５１Ｓは外部接続用ＶＤＤパッド６０及び６１に接続され、ゲートライン５１ＧはＩ／Ｏセル７３に接続され、ドレイン領域５１Ｄはマクロ２０ＡのＶ＿ＶＤＤ端子に接続されている。Ｉ／Ｏセル７３は、パッド７３ａと、入力端がパッド７３ａに接続され出力端がゲートライン５１Ｇに接続されたバッファゲート７３ｂとからなる。マクロ２０Ａ内の不図示のＶＳＳ供給線は、半導体チップ５０の縁部に形成されたＶＳＳパッドに接続されている。
【００２０】
パッド７３ａには外部から電力制御信号＊ＰＣＮＴが供給され、アクティブ時には電力制御信号＊ＰＣＮＴが低レベルにされてＰＭＯＳトランジスタセル５１がオンになり、ＶＤＤパッド６０及び６１に印加された電源電位ＶＤＤはＰＭＯＳトランジスタセル５１を介しマクロ２０Ａ内のＶ＿ＶＤＤ線に供給される。スタンバイ時には、電力制御信号＊ＰＣＮＴが低レベルにされてＰＭＯＳトランジスタセル５１がオフになり、マクロ２０Ａ内のオフ状態の低しきい値電圧ＭＯＳトランジスタにリーク電流が流れるのが阻止される。
【００２１】
ＰＭＯＳトランジスタセル５２〜５４についてもＰＭＯＳトランジスタセル５１と同様である。
【００２２】
マクロ２０Ｂ及び２０Ｃについてもマクロ２０Ａと同様であり、マクロ２０Ｂのマクロ枠の３辺に沿ってそれぞれＰＭＯＳトランジスタセル５４〜５６が配置され、マクロ２０Ｃの４辺に沿ってそれぞれＰＭＯＳトランジスタセル５７、５８、５９Ａ及び５３が配置されている。ＰＭＯＳトランジスタセル５３は、マクロ２０Ａと２０Ｃとに共通に用いられ、また、マクロ２０Ｃの消費電流が比較的大きいことから、ＰＭＯＳトランジスタセル５９Ａに平行にＰＭＯＳトランジスタセル５９Ｂが配置され、マクロ２０ＣとＶＤＤパッド６９との間にＰＭＯＳトランジスタセル５９Ａ及び５９Ｂが並列接続されている。ＰＭＯＳトランジスタセル５１〜５９Ｂのゲートラインは、互いに共通に接続されている。ＶＤＤパッド６２〜７２は、対応するＰＭＯＳトランジスタセルのソース領域に接続されている。
【００２３】
図２は、図１中のＰＭＯＳトランジスタセル５１とその付近のより詳細なレイアウトを示す図である。
【００２４】
図２において、Ｘ方向及びＹ方向のメタル配線は互いに異なる配線層の配線であり、符号中のＡ及びＢはそれぞれ第１メタル配線層及びその上方の第２メタル配線層の配線であることを示している。異なる配線層の配線間は図中に○で示すコンタクトホール内の導体を介して接続されている。図２中の電位ＶＤＤ及びＶ＿ＶＤＤの配線には、ハッチングが施されている。マクロ２０Ａ及びＩ／Ｏセルの縁部に記載された小さな矩形は、マクロ２０Ａ及びＩ／Ｏセルをブラックボックスとして見たときの端子であり、マクロ及びＩ／Ｏセルの相互間自動配線設計において用いられる。ＶＤＤ供給線８０Ａ及びＶＳＳ供給線８１Ａはそれぞれ、図１中に点線で示すＶＤＤ供給リング８０及びＶＳＳ供給リング８１の一部である。この点線は、簡単化のために、ＶＤＤとＶＳＳのリングを代表している。
【００２５】
ＶＤＤパッド６０とＶＤＤ供給線８０Ａとの間にはＶＤＤ供給線８２Ｂ１が接続され、ＶＤＤ供給線８０Ａとソース領域５１Ｓとの間にはＶＤＤ供給線８２Ｂ２及び８２Ｂ３が接続されている。また、ドレイン領域５１Ｄとマクロ２０Ａの複数のＶ＿ＶＤＤ端子との間にはそれぞれＶＤＤ供給線８３Ｂ１、８３Ｂ２及び８３Ｂ３が接続されている。ＶＳＳ供給線８１Ａは、一方では不図示のＶＳＳパッドに接続され、他方ではＶＳＳ供給線８４Ｂ１及び８４Ａを通りＶＳＳ供給線８４Ｂ２及び８４Ｂ３を介してそれぞれマクロ２０Ａの複数のＶＳＳ端子に接続されている。バッファゲート７３ｂの出力端は、制御信号線８５Ｂ１、８５Ａ１、８５Ｂ２及び８５Ａ２を介してゲートライン５１Ｇに接続されている。図２では簡単化のために、これら制御信号線が中心線で描かれている。
【００２６】
図３は、図１中のマクロ２０Ａの一部の内部詳細を示すレイアウト図である。
【００２７】
マクロ２０Ａの第１セル列は、スタンダードセルであるＮＡＮＤゲートセル３１Ａ及びインバータセル３２Ａを含んでいる。ＮＡＮＤゲートセル３１Ａ及びインバータセル３２Ａの回路は図１０のそれらと同一であり、両者間が信号線３４で接続されている。図３では簡単化のために、信号線が中心線で描かれている。第１セル列に電源電圧を供給するために、Ｖ＿ＶＤＤ供給線８３Ｂ１Ｘ及びＶＳＳ供給線８４Ｂ２Ｘがそれぞれこのセル列の一端側及び他端側に沿って形成されている。Ｖ＿ＶＤＤ供給線８３Ｂ２Ｘは第２セル列用である。Ｖ＿ＶＤＤ供給線８３Ｂ１Ｘ、ＶＳＳ供給線８４Ｂ２Ｘ及びＶ＿ＶＤＤ供給線８３Ｂ２Ｘはそれぞれ、図２のＶ＿ＶＤＤ供給線８３Ｂ１、ＶＳＳ供給線８４Ｂ２及びＶ＿ＶＤＤ供給線８３Ｂ２と接続される。各セル列のＶ＿ＶＤＤ供給線は、これと直角な方向のＶ＿ＶＤＤ供給線８６Ａに接続され、同様に、各セル列のＶＳＳ供給線は、これと直角な方向のＶＳＳ供給線８７Ａに接続されている。
【００２８】
本第１実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置によれば、マクロのマクロ枠の辺に沿って高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタセルが配置されているので、図９に示すように既存のマクロ内の各スタンダードセルに高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタＴ１を配置したり、図１０に示すように各セル列に複数のリーク電流遮断用スタンダードセル３０を配置したりする必要がないので、設計時間を短縮することができる。また、マクロの消費電流に応じてリーク電流遮断用ＰＭＯＳトランジスタセルの長さなどのサイズを適当に定めることにより、各セル列の各セルにＰＭＯＳトランジスタＴ１を形成したり複数のセル毎にリーク電流遮断用スタンダードセル３０を形成することによるチップ上占有面積の増大を抑制することができる。
【００２９】
［第２実施形態］
図４は、本発明の第２実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００３０】
この半導体チップ５０Ａでは、外部接続用ＶＤＤパッドからマクロ２０Ｄに直接、電源電位ＶＤＤ及びＶＳＳが供給される。マクロ２０Ｄは、高しきい値電圧の電源遮断用ＭＯＳトランジスタを備えていない。マクロ２０Ｄは電力制御信号＊ＰＣＮＴを出力し、その端子は、制御信号線９０を介してＰＭＯＳトランジスタセル５１〜５３及び５７〜５９Ｂのゲートラインに接続されている。マクロ２０Ｄは、外部信号又は内部状態に応じて、電力制御信号＊ＰＣＮＴによりＰＭＯＳトランジスタセル５１〜５３及び５７〜５９Ｂのオン／オフを制御する。
【００３１】
他の点は上記第１実施形態と同一である。
【００３２】
［第３実施形態］
図５は、本発明の第３実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００３３】
この半導体チップ５０Ｂでは、マクロ２０Ａのマクロ枠の辺に沿って配置された図４のリーク電流遮断用ＰＭＯＳトランジスタセル５１が、セルライブラリに登録されている所定長さ、例えば１００μｍのＰＭＯＳトランジスタセル５１１〜５１３で構成されている。隣り合うＰＭＯＳトランジスタセル５１１〜５１３のゲートラインは、互いに接続されている。マクロ２０Ａに必要なＰＭＯＳトランジスタセル５１１〜５１３の個数は、アクティブ時におけるマクロ２０Ａの消費電流に基づいて決定される。他のＰＭＯＳトランジスタセルについても同様である。但し、図５では図４のＰＭＯＳトランジスタセル５９Ｂに相当するものが省略されている。
【００３４】
他の点は上記第２実施形態と同一である。
【００３５】
本第３実施形態によれば、セルライブラリに登録された単一のトランジスタセルを用いて各マクロに対するリーク電流遮断用ＰＭＯＳトランジスタセルを形成することができる。
【００３６】
なお、このような所定長さのトランジスタセルを隙間無く連続して配置することにより、図１及び図４のようなリーク電流遮断用ＮＭＯＳトランジスタセルを形成してもよい。
【００３７】
［第４実施形態］
図６は、本発明の第３実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００３８】
この半導体チップ５０Ｃでは、各マクロ内のＶＤＤ供給線及びＶＳＳ供給線がそれぞれＶ＿ＶＤＤ供給線及びＶ＿ＶＳＳ供給線として用いられ、図７（Ｂ）のようにＶＤＤ供給線側及びＶＳＳ供給線側にリーク電流遮断回路を形成するために、外部接続用ＶＤＤパッドとマクロのＶ＿ＶＤＤ端子との間に高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタセル５１Ｐ、５３Ｐ、５９ＡＰ及び５９ＢＰが接続され、外部ＶＳＳパッドとマクロのＶ＿ＶＳＳ端子との間に高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタセル５２、５７及び５８が接続されている。ＰＭＯＳトランジスタセル５１Ｐ、５３Ｐ、５９ＡＰ及び５９ＢＰのゲートライン及びＰＭＯＳトランジスタセル５２、５７及び５８のゲートラインはそれぞれ、制御信号線９１及び９０を介してマクロ２０Ｅの電力制御信号＊ＰＣＮＴ及びＰＣＮＴ端子に接続されている。
【００３９】
マクロ２０Ｅは、外部信号又は内部状態に応じて、相補的な電力制御信号ＰＣＮＴ及び＊ＰＣＮＴをそれぞれ高レベル及び低レベルにすることよりＮＭＯＳトランジスタセル５２、５７、５８及びＰＭＯＳトランジスタセル５１Ｐ、５３Ｐ、５９ＡＰ及び５９ＢＰをオンにし、逆に低レベル及び高レベルにすることよりこれらをオフにする。
【００４０】
なお、本発明には外にも種々の変形例が含まれる。
【００４１】
例えばリーク電流遮断用トランジスタセルは、ＰＭＯＳの替わりにＮＭＯＳを用いた構成であってもよい。
【００４２】
また、図４に示す半導体チップ５０Ａでは、マクロ２０Ｄによりマクロ２０Ａ及び２０Ｃに対する全てのリーク電流遮断用ＰＭＯＳトランジスタセルを同時にオン／オフ制御しているが、マクロ２０Ａに対するリーク電流遮断用ＰＭＯＳトランジスタセルとマクロ２０Ｃに対するリーク電流遮断用ＰＭＯＳトランジスタセルとを独立にマクロ２０Ｄでオン／オフ制御する構成であってもよい。
【００４３】
さらに、低しきい値電圧のトランジスタ回路は、ＭＩＳトランジスタを含むものであればよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図２】図１中のＰＭＯＳトランジスタセル５１とその付近のより詳細なレイアウトを示す図である。
【図３】図１中のマクロ２０Ａの一部の内部詳細を示すレイアウト図である。
【図４】本発明の第２実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図５】本発明の第３実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図６】本発明の第４実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図７】（Ａ）及び（Ｂ）はいずれも従来のマルチスレショールド電圧ＣＭＯＳ回路を示す図である。
【図８】スタンダードセルアレイレで構成された従来のマクロのイアウト図である。
【図９】図８中の１つのセル列の一部を示す回路図である。
【図１０】図８中の１つのセル列の一部の他の構成を示す回路図である。
【符号の説明】
２０Ａ〜２０Ｅ マクロ
３１Ａ ＮＡＮＤゲートセル
３２Ａ インバータセル
５１〜５８、５９Ａ、５９Ｂ、５１Ｐ、５３Ｐ、５９ＡＰ、５９ＢＰ ＰＭＯＳトランジスタセル
５１Ｓ ソース領域
５１Ｄ ドレイン領域
５１Ｇ ゲートライン
６０〜７２ 外部接続用ＶＤＤパッド
７３ Ｉ／Ｏセル
７３ａ パッド
７３ｂ バッファゲート
８０ ＶＤＤ供給リング
８１ ＶＳＳ供給リング
８０Ａ、８２Ｂ１〜８２Ｂ３、８３Ｂ１〜８３Ｂ３ ＶＤＤ供給線
８１Ａ、８４Ａ、８４Ｂ１〜８４Ｂ３、８４Ｂ２Ｘ、８７Ａ ＶＳＳ供給線
８３Ｂ１Ｘ、８３Ｂ２Ｘ、８６Ａ Ｖ＿ＶＤＤ供給線
８５Ａ１、８５Ａ２、８５Ｂ１、８５Ｂ２、９０、９１ 制御信号線
ＰＣＮＴ 電力制御信号
【発明の属する技術分野】
本発明は、マルチスレショールド電圧ＭＩＳ集積回路装置及びその回路設計方法に係り、特に低しきい値電圧ＭＩＳトランジスタを備えた回路とスタンバイ時に該回路に流れるリーク電流を遮断するための高しきい値電圧ＭＩＳトランジスタとを備えたマルチスレショールド電圧ＭＩＳ（特にＣＭＯＳ）集積回路装置及びその回路設計方法に関する。
【０００２】
【従来の技術】
近年、携帯電子機器の高速化、及び、長時間バッテリー駆動するための低消費電力化が要求されている。ＣＭＯＳ ＬＳＩでは、消費電力が電源電圧の２乗に比例するので、電源電圧を下げることにより低消費電力化を達成することができる。しかし、電源電圧を下げると、ＭＯＳトランジスタの動作速度が低下する。そこで、ＭＯＳトランジスタのしきい値電圧を低下させることによりこの動作速度を向上させている。
【０００３】
しかし、しきい値電圧を低下させると、スタンバイ時におけるＭＯＳトランジスタのリーク電流が増加するので、低消費電力化が妨げられる。この問題を解決するために、図７（Ａ）又は図７（Ｂ）に示すようなＭＴＣＭＯＳ（Multithreshold Voltage CMOS）回路が用いられている。
【０００４】
図７（Ａ）の回路では、仮想電源電位Ｖ＿ＶＤＤ供給線とグランド電位ＶＳＳ供給線との間に、低しきい値電圧のＭＯＳトランジスタを備えた論理回路１０が接続され、仮想電源電位Ｖ＿ＶＤＤ供給線と電源電位ＶＤＤ供給線との間に、高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタＴ１が接続されている。アクティブ時には電力制御信号＊ＰＣＮＴが低レベルにされてＰＭＯＳトランジスタＴ１がオンになり、これによりＶ＿ＶＤＤ供給線の電位がＶＤＤ、例えば１．８Ｖとなり、スタンバイ時には電力制御信号＊ＰＣＮＴが高レベルにされてＰＭＯＳトランジスタＴ１がオフになり、これにより論理回路１０のリーク電流が遮断される。
【０００５】
図７（Ｂ）の回路では、仮想電源電位Ｖ＿ＶＤＤ供給線と電源電位ＶＤＤ供給線との間に、高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタＴ２が接続され、さらに、仮想グランド電位Ｖ＿ＶＳＳ供給線とグランド電位ＶＳＳ供給線との間に、高しきい値電圧のリーク電流遮断用ＮＭＯＳトランジスタＴ３が接続されている。アクティブ時には相補的な電力制御信号＊ＰＣＮＴ及びＰＣＮＴがそれぞれ低レベル及び高レベルにされてＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ３がオンになり、スタンバイ時には電力制御信号＊ＰＣＮＴ及びＰＣＮＴがそれぞれ高レベル及び低レベルにされてＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ３がオフになり、これにより論理回路１０のリーク電流が遮断される。
【０００６】
以下、図７（Ａ）のリーク電流遮断回路を有する場合について説明するが、図７（Ｂ）のリーク電流遮断回路を有する場合についても同様である。
【０００７】
図８に示す如く、マクロ２０は、Ｎ個のセル列２１〜２Ｎを備え、各セル列は例えば、図９に示す如くゲートに＊ＰＣＮＴが供給される高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタと低しきい値電圧のＭＯＳトランジスタからなる論理ゲートとを備えた多数のスタンダードセル３１、３２、３３、・・・、又は、図１０に示す如く高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタのみ備えたスタンダードセル３０と低しきい値電圧のＭＯＳトランジスタからなるＮＡＮＤゲートセル３１Ａ、インバータセル３２Ａ、・・・などのスタンダードセルとで構成されている。リーク電流遮断用スタンダードセル３０は、１つのセル列に複数個配置されている。
【０００８】
【発明が解決しようとする課題】
マクロをＩＰ（Intellectual Property）として他社から購入した場合、これにリーク電流遮断用ＭＯＳトランジスタが含まれていなければ図９又は図１０に示すようにこれを挿入しなければならず、マクロがリーク電流遮断用ＭＯＳトランジスタを備えている場合であっても、スタンバイ時の低消費電力化を犠牲にして高集積化を図るためには各セルからリーク電流遮断用ＭＯＳトランジスタを削除し又は各セル列からリーク電流遮断用セルを削除しなければならない。
【０００９】
また、図９の回路の場合、論理ゲート毎に、高速化を妨げないようこれに流れる電流にマージンを考慮してリーク電流遮断用ＭＯＳトランジスタのゲート幅が決定されるので、回路全体としてマージンが必要以上に大きくなって、マクロの基板上占有面積が増大する。図１０の回路の場合には、リーク電流遮断用セルに論理ゲートが備えられていないので、無駄な領域が増えて、マクロの基板上占有面積が増大する。
【００１０】
本発明の目的は、このような問題点に鑑み、マクロに仮想電源供給線及び高しきい値電圧のリーク電流遮断用ＭＩＳトランジスタを備える必要がないマルチスレショールド電圧ＭＩＳ集積回路装置及びその回路設計方法を提供することにある。
【００１１】
【課題を解決するための手段及びその作用効果】
本発明によるマルチスレショールド電圧ＭＩＳ集積回路装置の一態様では、
しきい値電圧Ｖｔｈ１のＭＩＳトランジスタを含む内部回路と、該内部回路に接続された仮想電源供給線とを含むマクロと、
長手方向がゲートラインと同一方向であり、該長手方向が該第１マクロのマクロ枠の辺と平行になるように形成され、しきい値電圧が該Ｖｔｈ１より高く、電流路の一端及び他端がそれぞれ電源供給線及び該仮想電源供給線に接続され、該ゲートラインが電力制御線に接続されたリーク電流遮断用ＭＩＳトランジスタセルと、
が基板上に配置されている。
【００１２】
この構成によれば、仮想電源供給線及びリーク電流遮断用ＭＩＳトランジスタを備えていないマクロの電源供給線を仮想電源供給線として用いることができる。また、これにより、マルチスレショールド電圧ＭＩＳ集積回路装置の設計時間を短縮することができる。さらに、マクロの消費電流に応じてリーク電流遮断用ＭＩＳトランジスタセルの長さなどのサイズを適当に定めることにより、従来よりも基板上占有面積を低減することが可能である。
【００１３】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【００１５】
［第１実施形態］
図１は、本発明の第１実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００１６】
半導体チップ５０上には、マクロ２０Ａ、２０Ｂ及び２０Ｃが配置され、これらはいずれも図７（Ａ）又は（Ｂ）のようなリーク電流遮断回路を含まず、例えばＩＰとして他社から購入したものである。マクロ２０Ａ〜２０Ｃはそれぞれ例えばメモリ、ＤＳＰ及びＣＰＵである。本発明では、マクロ２０Ａ〜２０Ｃ内の電源電位ＶＤＤ及びＶＳＳの供給線をそれぞれ仮想電源電位Ｖ＿ＶＤＤ及びＶ＿ＶＳＳの供給線として用いるかどうかは、これらをこれらと独立なリーク電流遮断回路に接続するかどうかにより定まる。本第１実施形態では、マクロ２０Ａ〜２０Ｃ内のＶＤＤ供給線がＶ＿ＶＤＤ供給線として用いられるので、これらのＶＤＤをＶ＿ＶＤＤと表記する。
【００１７】
マクロ２０Ａ〜２０Ｃのマクロ枠はいずれも矩形であり、各マクロ枠の辺に沿って高しきい値電圧のリーク電流遮断用ＮＭＯＳトランジスタセルが配置されている。
【００１８】
すなわち、マクロ２０Ａのマクロ枠の外周部には、このマクロ枠の３辺に沿ってＰＭＯＳトランジスタセル５１〜５３が配置されている。セル５１は、マクロ２０Ａのマクロ枠の一辺に平行なゲートライン５１Ｇと、ゲートライン５１Ｇの両側のバルクに形成されたソース領域５１Ｓ及びドレイン領域５１Ｄとを備え、セル５１の長手方向がゲートライン５１Ｇの方向に一致している。半導体チップ５０の縁部に記載された各矩形はＩ／Ｏセルであり、外部電源電位供給用パッド、又は、外部信号Ｉ／Ｏパッド及びＩ／Ｏバッファゲートである。
【００１９】
ＰＭＯＳトランジスタセル５１とマクロ２０Ａとの関係は、図７（Ａ）のＰＭＯＳトランジスタＴ１と論理回路１０との関係と同じであり、ＰＭＯＳトランジスタセル５１のソース領域５１Ｓは外部接続用ＶＤＤパッド６０及び６１に接続され、ゲートライン５１ＧはＩ／Ｏセル７３に接続され、ドレイン領域５１Ｄはマクロ２０ＡのＶ＿ＶＤＤ端子に接続されている。Ｉ／Ｏセル７３は、パッド７３ａと、入力端がパッド７３ａに接続され出力端がゲートライン５１Ｇに接続されたバッファゲート７３ｂとからなる。マクロ２０Ａ内の不図示のＶＳＳ供給線は、半導体チップ５０の縁部に形成されたＶＳＳパッドに接続されている。
【００２０】
パッド７３ａには外部から電力制御信号＊ＰＣＮＴが供給され、アクティブ時には電力制御信号＊ＰＣＮＴが低レベルにされてＰＭＯＳトランジスタセル５１がオンになり、ＶＤＤパッド６０及び６１に印加された電源電位ＶＤＤはＰＭＯＳトランジスタセル５１を介しマクロ２０Ａ内のＶ＿ＶＤＤ線に供給される。スタンバイ時には、電力制御信号＊ＰＣＮＴが低レベルにされてＰＭＯＳトランジスタセル５１がオフになり、マクロ２０Ａ内のオフ状態の低しきい値電圧ＭＯＳトランジスタにリーク電流が流れるのが阻止される。
【００２１】
ＰＭＯＳトランジスタセル５２〜５４についてもＰＭＯＳトランジスタセル５１と同様である。
【００２２】
マクロ２０Ｂ及び２０Ｃについてもマクロ２０Ａと同様であり、マクロ２０Ｂのマクロ枠の３辺に沿ってそれぞれＰＭＯＳトランジスタセル５４〜５６が配置され、マクロ２０Ｃの４辺に沿ってそれぞれＰＭＯＳトランジスタセル５７、５８、５９Ａ及び５３が配置されている。ＰＭＯＳトランジスタセル５３は、マクロ２０Ａと２０Ｃとに共通に用いられ、また、マクロ２０Ｃの消費電流が比較的大きいことから、ＰＭＯＳトランジスタセル５９Ａに平行にＰＭＯＳトランジスタセル５９Ｂが配置され、マクロ２０ＣとＶＤＤパッド６９との間にＰＭＯＳトランジスタセル５９Ａ及び５９Ｂが並列接続されている。ＰＭＯＳトランジスタセル５１〜５９Ｂのゲートラインは、互いに共通に接続されている。ＶＤＤパッド６２〜７２は、対応するＰＭＯＳトランジスタセルのソース領域に接続されている。
【００２３】
図２は、図１中のＰＭＯＳトランジスタセル５１とその付近のより詳細なレイアウトを示す図である。
【００２４】
図２において、Ｘ方向及びＹ方向のメタル配線は互いに異なる配線層の配線であり、符号中のＡ及びＢはそれぞれ第１メタル配線層及びその上方の第２メタル配線層の配線であることを示している。異なる配線層の配線間は図中に○で示すコンタクトホール内の導体を介して接続されている。図２中の電位ＶＤＤ及びＶ＿ＶＤＤの配線には、ハッチングが施されている。マクロ２０Ａ及びＩ／Ｏセルの縁部に記載された小さな矩形は、マクロ２０Ａ及びＩ／Ｏセルをブラックボックスとして見たときの端子であり、マクロ及びＩ／Ｏセルの相互間自動配線設計において用いられる。ＶＤＤ供給線８０Ａ及びＶＳＳ供給線８１Ａはそれぞれ、図１中に点線で示すＶＤＤ供給リング８０及びＶＳＳ供給リング８１の一部である。この点線は、簡単化のために、ＶＤＤとＶＳＳのリングを代表している。
【００２５】
ＶＤＤパッド６０とＶＤＤ供給線８０Ａとの間にはＶＤＤ供給線８２Ｂ１が接続され、ＶＤＤ供給線８０Ａとソース領域５１Ｓとの間にはＶＤＤ供給線８２Ｂ２及び８２Ｂ３が接続されている。また、ドレイン領域５１Ｄとマクロ２０Ａの複数のＶ＿ＶＤＤ端子との間にはそれぞれＶＤＤ供給線８３Ｂ１、８３Ｂ２及び８３Ｂ３が接続されている。ＶＳＳ供給線８１Ａは、一方では不図示のＶＳＳパッドに接続され、他方ではＶＳＳ供給線８４Ｂ１及び８４Ａを通りＶＳＳ供給線８４Ｂ２及び８４Ｂ３を介してそれぞれマクロ２０Ａの複数のＶＳＳ端子に接続されている。バッファゲート７３ｂの出力端は、制御信号線８５Ｂ１、８５Ａ１、８５Ｂ２及び８５Ａ２を介してゲートライン５１Ｇに接続されている。図２では簡単化のために、これら制御信号線が中心線で描かれている。
【００２６】
図３は、図１中のマクロ２０Ａの一部の内部詳細を示すレイアウト図である。
【００２７】
マクロ２０Ａの第１セル列は、スタンダードセルであるＮＡＮＤゲートセル３１Ａ及びインバータセル３２Ａを含んでいる。ＮＡＮＤゲートセル３１Ａ及びインバータセル３２Ａの回路は図１０のそれらと同一であり、両者間が信号線３４で接続されている。図３では簡単化のために、信号線が中心線で描かれている。第１セル列に電源電圧を供給するために、Ｖ＿ＶＤＤ供給線８３Ｂ１Ｘ及びＶＳＳ供給線８４Ｂ２Ｘがそれぞれこのセル列の一端側及び他端側に沿って形成されている。Ｖ＿ＶＤＤ供給線８３Ｂ２Ｘは第２セル列用である。Ｖ＿ＶＤＤ供給線８３Ｂ１Ｘ、ＶＳＳ供給線８４Ｂ２Ｘ及びＶ＿ＶＤＤ供給線８３Ｂ２Ｘはそれぞれ、図２のＶ＿ＶＤＤ供給線８３Ｂ１、ＶＳＳ供給線８４Ｂ２及びＶ＿ＶＤＤ供給線８３Ｂ２と接続される。各セル列のＶ＿ＶＤＤ供給線は、これと直角な方向のＶ＿ＶＤＤ供給線８６Ａに接続され、同様に、各セル列のＶＳＳ供給線は、これと直角な方向のＶＳＳ供給線８７Ａに接続されている。
【００２８】
本第１実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置によれば、マクロのマクロ枠の辺に沿って高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタセルが配置されているので、図９に示すように既存のマクロ内の各スタンダードセルに高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタＴ１を配置したり、図１０に示すように各セル列に複数のリーク電流遮断用スタンダードセル３０を配置したりする必要がないので、設計時間を短縮することができる。また、マクロの消費電流に応じてリーク電流遮断用ＰＭＯＳトランジスタセルの長さなどのサイズを適当に定めることにより、各セル列の各セルにＰＭＯＳトランジスタＴ１を形成したり複数のセル毎にリーク電流遮断用スタンダードセル３０を形成することによるチップ上占有面積の増大を抑制することができる。
【００２９】
［第２実施形態］
図４は、本発明の第２実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００３０】
この半導体チップ５０Ａでは、外部接続用ＶＤＤパッドからマクロ２０Ｄに直接、電源電位ＶＤＤ及びＶＳＳが供給される。マクロ２０Ｄは、高しきい値電圧の電源遮断用ＭＯＳトランジスタを備えていない。マクロ２０Ｄは電力制御信号＊ＰＣＮＴを出力し、その端子は、制御信号線９０を介してＰＭＯＳトランジスタセル５１〜５３及び５７〜５９Ｂのゲートラインに接続されている。マクロ２０Ｄは、外部信号又は内部状態に応じて、電力制御信号＊ＰＣＮＴによりＰＭＯＳトランジスタセル５１〜５３及び５７〜５９Ｂのオン／オフを制御する。
【００３１】
他の点は上記第１実施形態と同一である。
【００３２】
［第３実施形態］
図５は、本発明の第３実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００３３】
この半導体チップ５０Ｂでは、マクロ２０Ａのマクロ枠の辺に沿って配置された図４のリーク電流遮断用ＰＭＯＳトランジスタセル５１が、セルライブラリに登録されている所定長さ、例えば１００μｍのＰＭＯＳトランジスタセル５１１〜５１３で構成されている。隣り合うＰＭＯＳトランジスタセル５１１〜５１３のゲートラインは、互いに接続されている。マクロ２０Ａに必要なＰＭＯＳトランジスタセル５１１〜５１３の個数は、アクティブ時におけるマクロ２０Ａの消費電流に基づいて決定される。他のＰＭＯＳトランジスタセルについても同様である。但し、図５では図４のＰＭＯＳトランジスタセル５９Ｂに相当するものが省略されている。
【００３４】
他の点は上記第２実施形態と同一である。
【００３５】
本第３実施形態によれば、セルライブラリに登録された単一のトランジスタセルを用いて各マクロに対するリーク電流遮断用ＰＭＯＳトランジスタセルを形成することができる。
【００３６】
なお、このような所定長さのトランジスタセルを隙間無く連続して配置することにより、図１及び図４のようなリーク電流遮断用ＮＭＯＳトランジスタセルを形成してもよい。
【００３７】
［第４実施形態］
図６は、本発明の第３実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【００３８】
この半導体チップ５０Ｃでは、各マクロ内のＶＤＤ供給線及びＶＳＳ供給線がそれぞれＶ＿ＶＤＤ供給線及びＶ＿ＶＳＳ供給線として用いられ、図７（Ｂ）のようにＶＤＤ供給線側及びＶＳＳ供給線側にリーク電流遮断回路を形成するために、外部接続用ＶＤＤパッドとマクロのＶ＿ＶＤＤ端子との間に高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタセル５１Ｐ、５３Ｐ、５９ＡＰ及び５９ＢＰが接続され、外部ＶＳＳパッドとマクロのＶ＿ＶＳＳ端子との間に高しきい値電圧のリーク電流遮断用ＰＭＯＳトランジスタセル５２、５７及び５８が接続されている。ＰＭＯＳトランジスタセル５１Ｐ、５３Ｐ、５９ＡＰ及び５９ＢＰのゲートライン及びＰＭＯＳトランジスタセル５２、５７及び５８のゲートラインはそれぞれ、制御信号線９１及び９０を介してマクロ２０Ｅの電力制御信号＊ＰＣＮＴ及びＰＣＮＴ端子に接続されている。
【００３９】
マクロ２０Ｅは、外部信号又は内部状態に応じて、相補的な電力制御信号ＰＣＮＴ及び＊ＰＣＮＴをそれぞれ高レベル及び低レベルにすることよりＮＭＯＳトランジスタセル５２、５７、５８及びＰＭＯＳトランジスタセル５１Ｐ、５３Ｐ、５９ＡＰ及び５９ＢＰをオンにし、逆に低レベル及び高レベルにすることよりこれらをオフにする。
【００４０】
なお、本発明には外にも種々の変形例が含まれる。
【００４１】
例えばリーク電流遮断用トランジスタセルは、ＰＭＯＳの替わりにＮＭＯＳを用いた構成であってもよい。
【００４２】
また、図４に示す半導体チップ５０Ａでは、マクロ２０Ｄによりマクロ２０Ａ及び２０Ｃに対する全てのリーク電流遮断用ＰＭＯＳトランジスタセルを同時にオン／オフ制御しているが、マクロ２０Ａに対するリーク電流遮断用ＰＭＯＳトランジスタセルとマクロ２０Ｃに対するリーク電流遮断用ＰＭＯＳトランジスタセルとを独立にマクロ２０Ｄでオン／オフ制御する構成であってもよい。
【００４３】
さらに、低しきい値電圧のトランジスタ回路は、ＭＩＳトランジスタを含むものであればよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図２】図１中のＰＭＯＳトランジスタセル５１とその付近のより詳細なレイアウトを示す図である。
【図３】図１中のマクロ２０Ａの一部の内部詳細を示すレイアウト図である。
【図４】本発明の第２実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図５】本発明の第３実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図６】本発明の第４実施形態のマルチスレショールド電圧ＭＯＳ集積回路装置のチップ上概略レイアウト図である。
【図７】（Ａ）及び（Ｂ）はいずれも従来のマルチスレショールド電圧ＣＭＯＳ回路を示す図である。
【図８】スタンダードセルアレイレで構成された従来のマクロのイアウト図である。
【図９】図８中の１つのセル列の一部を示す回路図である。
【図１０】図８中の１つのセル列の一部の他の構成を示す回路図である。
【符号の説明】
２０Ａ〜２０Ｅ マクロ
３１Ａ ＮＡＮＤゲートセル
３２Ａ インバータセル
５１〜５８、５９Ａ、５９Ｂ、５１Ｐ、５３Ｐ、５９ＡＰ、５９ＢＰ ＰＭＯＳトランジスタセル
５１Ｓ ソース領域
５１Ｄ ドレイン領域
５１Ｇ ゲートライン
６０〜７２ 外部接続用ＶＤＤパッド
７３ Ｉ／Ｏセル
７３ａ パッド
７３ｂ バッファゲート
８０ ＶＤＤ供給リング
８１ ＶＳＳ供給リング
８０Ａ、８２Ｂ１〜８２Ｂ３、８３Ｂ１〜８３Ｂ３ ＶＤＤ供給線
８１Ａ、８４Ａ、８４Ｂ１〜８４Ｂ３、８４Ｂ２Ｘ、８７Ａ ＶＳＳ供給線
８３Ｂ１Ｘ、８３Ｂ２Ｘ、８６Ａ Ｖ＿ＶＤＤ供給線
８５Ａ１、８５Ａ２、８５Ｂ１、８５Ｂ２、９０、９１ 制御信号線
ＰＣＮＴ 電力制御信号
Claims (10)
- しきい値電圧Ｖｔｈ１のＭＩＳトランジスタを含む第１内部回路と、該第１内部回路に接続された第１仮想電源供給線とを含む第１マクロと、
長手方向がゲートラインと同一方向であり、該長手方向が該第１マクロのマクロ枠の辺と平行になるように形成され、しきい値電圧が該Ｖｔｈ１より高く、電流路の一端及び他端がそれぞれ第１電源供給線及び該第１仮想電源供給線に接続され、該ゲートラインが第１電力制御線に接続されたリーク電流遮断用第１ＭＩＳトランジスタセルと、
が基板上に配置されていることを特徴とするマルチスレショールド電圧ＭＩＳ集積回路装置。 - 上記第１ＭＩＳトランジスタセルは、所定サイズを有し、上記第１マクロのマクロ枠の一辺に沿って複数配置され、隣り合う第１ＭＩＳトランジスタセルのゲートラインが互いに接続されていることを特徴とする請求項１記載のマルチスレショールド電圧ＭＩＳ集積回路装置。
- 上記第１マクロのマクロ枠は矩形であり、上記第１ＭＩＳトランジスタセルは、該マクロ枠の少なくとも２辺に沿って配置されていることを特徴とする請求項１又は２記載のマルチスレショールド電圧ＭＩＳ集積回路装置。
- 上記第１マクロは、上記第１内部回路に接続された第２仮想電源供給線をさらに含み、
長手方向がゲートラインと同一方向であり、該長手方向が該第１マクロのマクロ枠の辺と平行になるように形成され、しきい値電圧が上記Ｖｔｈ１より高く、電流路の一端及び他端がそれぞれ第２電源供給線及び該第２仮想電源供給線に接続され、このゲートラインが第２電力制御線に接続されたリーク電流遮断用第２ＭＩＳトランジスタセル、
をさらに有することを特徴とする請求項１乃至３のいずれか１つに記載のマルチスレショールド電圧ＭＩＳ集積回路装置。 - 上記第１電源供給線は、上記基板の外部接続用パッドに接続されていることを特徴とする請求項１乃至４のいずれか１つに記載のマルチスレショールド電圧ＭＩＳ集積回路装置。
- 上記第２電源供給線は、上記基板の外部接続用パッドに接続されていることを特徴とする請求項４記載のマルチスレショールド電圧ＭＩＳ集積回路装置。
- 上記第１電源供給線は、上記第１マクロ及び上記第１ＭＩＳトランジスタセルの外周に形成された電源リングを有することを特徴とする請求項１乃至６のいずれか１つに記載のマルチスレショールド電圧ＭＩＳ集積回路装置。
- 上記第１電力制御線は上記基板の外部接続用パッドに接続されていることを特徴とする請求項１乃至７のいずれか１つに記載のマルチスレショールド電圧ＭＩＳ集積回路装置。
- 上記第１電力制御線に制御信号を供給する第２内部回路と、該第２内部回路及び上記基板の外部接続用パッドに接続された第１電源供給線とを含む第２マクロ、
をさらに有することを特徴とする請求項１乃至７のいずれか１つに記載のマルチスレショールド電圧ＭＩＳ集積回路装置。 - しきい値電圧Ｖｔｈ１のＭＩＳトランジスタを含む内部回路と、該内部回路に接続された仮想電源供給線とを含むマクロを配置し、
しきい値電圧が該Ｖｔｈ１より高く長手方向がゲートラインと同一方向であるリーク電流遮断用ＭＩＳトランジスタセルを、該長手方向が該マクロのマクロ枠の辺と平行になるように配置し、
該ＭＩＳトランジスタセルの電流路の一端及び他端をそれぞれ電源供給線及び該仮想電源供給線に接続し、該ゲートラインを電力制御線に接続する、
ことを特徴とするマルチスレショールド電圧ＭＩＳ集積回路設計方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356864A JP3847147B2 (ja) | 2001-11-22 | 2001-11-22 | マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法 |
| US10/268,942 US6900478B2 (en) | 2001-11-22 | 2002-10-11 | Multi-threshold MIS integrated circuit device and circuit design method thereof |
| TW091123730A TW571395B (en) | 2001-11-22 | 2002-10-15 | Multi-threshold MIS integrated circuit device and circuit design method thereof |
| EP02257129A EP1315210A1 (en) | 2001-11-22 | 2002-10-15 | Multi-threshold mis integrated circuit device and circuit design method thereof |
| KR1020020064462A KR100839549B1 (ko) | 2001-11-22 | 2002-10-22 | 다중 임계 전압 ｍｉｓ 집적 회로 장치 및 그 회로 설계방법 |
| CNB021514224A CN1286183C (zh) | 2001-11-22 | 2002-11-19 | 多阈值mis集成电路器件及其电路设计方法 |
| US11/097,174 US7443224B2 (en) | 2001-11-22 | 2005-04-04 | Multi-threshold MIS integrated circuit device and circuit design method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001356864A JP3847147B2 (ja) | 2001-11-22 | 2001-11-22 | マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158189A JP2003158189A (ja) | 2003-05-30 |
| JP3847147B2 true JP3847147B2 (ja) | 2006-11-15 |
Family
ID=19168307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001356864A Expired - Fee Related JP3847147B2 (ja) | 2001-11-22 | 2001-11-22 | マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6900478B2 (ja) |
| EP (1) | EP1315210A1 (ja) |
| JP (1) | JP3847147B2 (ja) |
| KR (1) | KR100839549B1 (ja) |
| CN (1) | CN1286183C (ja) |
| TW (1) | TW571395B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3986393B2 (ja) * | 2002-08-27 | 2007-10-03 | 富士通株式会社 | 不揮発性データ記憶回路を有する集積回路装置 |
| US8553113B2 (en) * | 2003-08-20 | 2013-10-08 | At&T Intellectual Property I, L.P. | Digital image capturing system and method |
| US6842714B1 (en) * | 2003-08-22 | 2005-01-11 | International Business Machines Corporation | Method for determining the leakage power for an integrated circuit |
| US7590962B2 (en) * | 2003-12-17 | 2009-09-15 | Sequence Design, Inc. | Design method and architecture for power gate switch placement |
| JP4200926B2 (ja) | 2004-03-10 | 2008-12-24 | ソニー株式会社 | 半導体集積回路 |
| JP4765259B2 (ja) * | 2004-03-22 | 2011-09-07 | ソニー株式会社 | 半導体集積回路とその設計装置、設計方法および設計プログラム |
| JP2005268694A (ja) * | 2004-03-22 | 2005-09-29 | Sony Corp | 半導体集積回路およびその作製方法 |
| CN1950941A (zh) * | 2004-04-27 | 2007-04-18 | 皇家飞利浦电子股份有限公司 | 用于虚拟电源的集成电路布局 |
| US7279926B2 (en) * | 2004-05-27 | 2007-10-09 | Qualcomm Incoporated | Headswitch and footswitch circuitry for power management |
| EP1638145A1 (en) | 2004-09-20 | 2006-03-22 | Infineon Technologies AG | Embedded switchable power ring |
| JP4872264B2 (ja) * | 2005-08-04 | 2012-02-08 | ソニー株式会社 | 半導体集積回路、電源スイッチセル、および、電源スイッチ付き回路セル |
| JP4787592B2 (ja) * | 2005-10-14 | 2011-10-05 | パナソニック株式会社 | システムｌｓｉ |
| JP2007266078A (ja) * | 2006-03-27 | 2007-10-11 | Fujitsu Ltd | 半導体装置、チップ・オン・チップ構造の半導体装置及び半導体装置の製造方法 |
| KR100780750B1 (ko) * | 2006-05-11 | 2007-11-30 | 한국과학기술원 | 표준 셀과 파워 게이팅 셀을 이용한 파워 네트워크 및 이를가지는 반도체 장치 |
| US8010317B1 (en) | 2007-03-01 | 2011-08-30 | National Semiconductor Corporation | System and method for providing hardware performance monitors for adaptive voltage scaling with a plurality of VT logic libraries |
| JP5198785B2 (ja) * | 2007-03-30 | 2013-05-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7868479B2 (en) * | 2007-06-27 | 2011-01-11 | Qualcomm Incorporated | Power gating for multimedia processing power management |
| US7921312B1 (en) | 2007-09-14 | 2011-04-05 | National Semiconductor Corporation | System and method for providing adaptive voltage scaling with multiple clock domains inside a single voltage domain |
| JP5528662B2 (ja) | 2007-09-18 | 2014-06-25 | ソニー株式会社 | 半導体集積回路 |
| JP4636077B2 (ja) | 2007-11-07 | 2011-02-23 | ソニー株式会社 | 半導体集積回路 |
| JP4535136B2 (ja) | 2008-01-17 | 2010-09-01 | ソニー株式会社 | 半導体集積回路、および、スイッチの配置配線方法 |
| US20090224792A1 (en) * | 2008-03-04 | 2009-09-10 | International Business Machines Corporation | Method to reduce test probe damage from excessive device leakage currents |
| JP5254093B2 (ja) * | 2009-03-19 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 電源制御可能領域を有する半導体集積回路 |
| JP2011114198A (ja) * | 2009-11-27 | 2011-06-09 | Renesas Electronics Corp | プリミティブセル及び半導体装置 |
| WO2011102362A1 (ja) * | 2010-02-16 | 2011-08-25 | Itoh Tomoyasu | 集積回路及びその使用方法 |
| US8289051B2 (en) * | 2010-11-17 | 2012-10-16 | Lsi Corporation | Input/output core design and method of manufacture therefor |
| JP5549752B2 (ja) * | 2013-02-18 | 2014-07-16 | ソニー株式会社 | 半導体集積回路 |
| KR102374846B1 (ko) * | 2015-12-14 | 2022-03-16 | 삼성전자주식회사 | 파워 메쉬 변경 방법 |
| KR102439700B1 (ko) * | 2018-01-11 | 2022-09-02 | 삼성전자주식회사 | 반도체 장치, 반도체 장치의 레이아웃 설계 방법 및 반도체 장치의 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2987532B2 (ja) | 1991-07-22 | 1999-12-06 | ヤマハ発動機株式会社 | 自動二輪車の変速制御装置 |
| KR100254134B1 (ko) | 1991-11-08 | 2000-04-15 | 나시모토 류우조오 | 대기시 전류저감회로를 가진 반도체 집적회로 |
| JP3112047B2 (ja) | 1991-11-08 | 2000-11-27 | 株式会社日立製作所 | 半導体集積回路 |
| JPH06350435A (ja) | 1993-06-02 | 1994-12-22 | Nippon Telegr & Teleph Corp <Ntt> | パワーダウン回路 |
| JP3245663B2 (ja) | 1994-01-19 | 2002-01-15 | 日本電信電話株式会社 | 論理回路 |
| US5633573A (en) * | 1994-11-10 | 1997-05-27 | Duracell, Inc. | Battery pack having a processor controlled battery operating system |
| JPH10125878A (ja) | 1996-10-21 | 1998-05-15 | Nippon Telegr & Teleph Corp <Ntt> | ゲートアレイ |
| JPH10201093A (ja) | 1997-01-14 | 1998-07-31 | Kawasaki Steel Corp | 半導体装置 |
| US6016277A (en) * | 1997-06-27 | 2000-01-18 | Cypress Semiconductor Corporation | Reference voltage generator for reading a ROM cell in an integrated RAM/ROM memory device |
| JPH11145397A (ja) | 1997-11-11 | 1999-05-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| TW392307B (en) * | 1998-01-13 | 2000-06-01 | Mitsubishi Electric Corp | A method of the manufacture and the setup of the semiconductor apparatus |
| JPH11306754A (ja) | 1998-04-15 | 1999-11-05 | Nec Corp | 半導体集積回路 |
| AU2439999A (en) * | 1998-04-23 | 1999-11-08 | Matsushita Electric Industrial Co., Ltd. | Method of designing power supply circuit and semiconductor chip |
| JP3209972B2 (ja) * | 1999-01-14 | 2001-09-17 | 沖電気工業株式会社 | 半導体集積回路装置 |
| JP3955733B2 (ja) * | 1999-04-22 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2000323688A (ja) | 1999-05-07 | 2000-11-24 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
-
2001
- 2001-11-22 JP JP2001356864A patent/JP3847147B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-11 US US10/268,942 patent/US6900478B2/en not_active Expired - Lifetime
- 2002-10-15 EP EP02257129A patent/EP1315210A1/en not_active Withdrawn
- 2002-10-15 TW TW091123730A patent/TW571395B/zh not_active IP Right Cessation
- 2002-10-22 KR KR1020020064462A patent/KR100839549B1/ko active IP Right Grant
- 2002-11-19 CN CNB021514224A patent/CN1286183C/zh not_active Expired - Fee Related
-
2005
- 2005-04-04 US US11/097,174 patent/US7443224B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1315210A1 (en) | 2003-05-28 |
| TW571395B (en) | 2004-01-11 |
| US20030094661A1 (en) | 2003-05-22 |
| CN1286183C (zh) | 2006-11-22 |
| JP2003158189A (ja) | 2003-05-30 |
| US6900478B2 (en) | 2005-05-31 |
| CN1423420A (zh) | 2003-06-11 |
| KR100839549B1 (ko) | 2008-06-19 |
| US20050169042A1 (en) | 2005-08-04 |
| US7443224B2 (en) | 2008-10-28 |
| KR20030043623A (ko) | 2003-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847147B2 (ja) | マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法 | |
| US10263617B2 (en) | Semiconductor integrated circuit having a switch, an electrically-conductive electrode line and an electrically-conductive virtual line | |
| JP4200926B2 (ja) | 半導体集積回路 | |
| US8222945B2 (en) | Semiconductor integrated circuit device | |
| JP4841204B2 (ja) | 半導体装置 | |
| KR900000202B1 (ko) | 반도체 집적회로 및 그 회로 패턴 설계방법 | |
| US7712066B2 (en) | Area-efficient power switching cell | |
| US10748933B2 (en) | Semiconductor device | |
| JP4492736B2 (ja) | 半導体集積回路 | |
| JPH11186497A (ja) | 半導体集積回路装置 | |
| JPH09107070A (ja) | 半導体集積回路装置 | |
| JP3996735B2 (ja) | 半導体装置 | |
| KR100772269B1 (ko) | Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법 | |
| JP2005347591A (ja) | スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 | |
| US6501106B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| JP2004006514A (ja) | ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法 | |
| JPH08316323A (ja) | 電源配線の形成方法及びそれを用いた回路装置 | |
| JP2008066740A (ja) | 半導体集積回路 | |
| JP4504648B2 (ja) | 半導体集積回路 | |
| JP2016046479A (ja) | 半導体装置及び半導体装置の設計方法とプログラム | |
| JPH0566737B2 (ja) | ||
| JP4229207B2 (ja) | 半導体集積回路 | |
| JPH07297290A (ja) | 半導体集積回路装置 | |
| JP2002110798A (ja) | 半導体装置およびそのレイアウト方法 | |
| JP4441541B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060822 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3847147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |