JP2005347591A - スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 - Google Patents
スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 Download PDFInfo
- Publication number
- JP2005347591A JP2005347591A JP2004166661A JP2004166661A JP2005347591A JP 2005347591 A JP2005347591 A JP 2005347591A JP 2004166661 A JP2004166661 A JP 2004166661A JP 2004166661 A JP2004166661 A JP 2004166661A JP 2005347591 A JP2005347591 A JP 2005347591A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- standard cell
- node
- standard
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000008859 change Effects 0.000 claims description 14
- 238000007667 floating Methods 0.000 claims description 3
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 36
- 239000002184 metal Substances 0.000 description 36
- 230000008878 coupling Effects 0.000 description 23
- 238000010168 coupling process Methods 0.000 description 23
- 238000005859 coupling reaction Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 17
- 230000007257 malfunction Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】スタンダードセル内のダイナミックノード101に隣接して、同層の配線層からなるシールド配線102a,102bを設け、ダイナミックノードに隣接してスタンダードセル間配線が通らないようにする。シールド配線の代わりに、シールド領域または配線禁止領域を設けることもできる。
【選択図】 図1
Description
図1は、ダイナミック2入力AND回路が構成された本発明のスタンダードセルの、拡散領域や金属配線層等の配置の一例を示すレイアウト図である。図2は、図1のレイアウト図により示されるダイナミック2入力AND回路を構成するトランジスタの配置と、各トランジスタ間を接続する配線およびその階層を示す回路図である。図1と図2は等価であり、図2は、図1のレイアウト図の内容の理解を容易とするために用意されている。
図3は、ダイナミック2入力AND回路が構成された本発明のスタンダードセルの、拡散領域や金属配線層等の配置の他の例を示すレイアウト図である。本実施形態では、「シールド配線」の代わりに、より面積の広い「シールド領域」を設ける。図3において、前掲の図面と共通する部分には、同じ参照符号が付されており、レイアウト条件は、前掲の実施形態と同じである。
図4は、ダイナミック2入力AND回路が構成された本発明のスタンダードセルの、拡散領域や金属配線層等の配置の他の例を示すレイアウト図である。本実施形態では、シールド配線やシールド領域の代わりに、「配線禁止領域」を設けることにより、前掲の実施形態と同様の効果を得る。
101 ダイナミックノード
102a,102b シールド配線(第2層メタル配線)
103 VDD配線
104 VSS配線
106 スタンダードセル間を結ぶ配線(スタンダードセル間配線)
110a,110b N型拡散層
250 シールド領域
300 配線禁止領域
CLK入力クロック
Q 出力信号
G1〜G5 ポリシリコンからなるゲートおよびゲート間を結ぶ配線
L1〜L6 第1層メタル(アルミ等)配線
A,B ダイナミック2入力AND回路の入力信号
P1〜P3 PMOSトランジスタ
N1〜N4 NMOSトランジスタ
Claims (8)
- 所定階層の配線層を、スタンダードセル内の配線およびスタンダードセル間を結ぶ配線のいずれとしても用いることができるスタンダードセルであって、
前記所定階層の配線層を用いて前記スタンダードセル内の配線を行うことにより形成された、他の配線の電位変動の影響を受けやすい所定ノードと、
前記所定階層の配線層からなる前記スタンダードセル間を結ぶ配線が、前記所定ノードの近傍に配置されるのを禁止するための禁止手段と、
を有することを特徴とするスタンダードセル。 - 請求項1記載のスタンダードセルであって、前記禁止手段は、
前記所定階層の配線層により形成された、前記所定ノードと同時には電位が変化しないシールド配線、前記所定ノードと同時に電位が変化しないシールド領域または前記スタンダードセル間を結ぶ配線の配置が禁止される配線禁止領域であることを特徴とするスタンダードセル。 - 請求項2記載のスタンダードセルであって、
前記所定階層の配線により形成された、前記所定ノードと同時に電位が変化しないシールド配線は、電源電位または接地電位に接続されていることを特徴とするスタンダードセル。 - 請求項2記載のスタンダードセルであって、
前記所定階層の配線からなる電位が変化しないシールド領域は、スタンダードセルのほぼ全面に形成されることを特徴とするスタンダードセル。 - 請求項2記載のスタンダードセルであって、
前記スタンダードセル間を結ぶ配線の配置が禁止される配線禁止領域は、前記所定ノードの位置を中心としてその周囲に、所定の面積をもって設置されることを特徴とするスタンダードセル。 - 請求項1から請求項5のいずれかに記載のスタンダードセルであって、
前記所定ノードは、動作中において一時的に、電位がフローティング状態になる、ダイナミック回路のダイナミックノードであることを特徴とするスタンダードセル。 - 請求項1から請求項6のいずれかに記載のスタンダードセルを用い、自動配置配線方式によりレイアウト設計された、スタンダードセル方式の半導体集積回路装置。
- 自動配置配線方式により、請求項1から請求項6のいずれかに記載のスタンダードセルを半導体チップ上に自動的に配置し、かつ、スタンダードセル間を結ぶ配線を、前記特定ノードまたは前記ダイナミックノードの近傍を避けて自動的に配設することを特徴とする、半導体集積回路装置のレイアウト設計方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166661A JP2005347591A (ja) | 2004-06-04 | 2004-06-04 | スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 |
CNB2005100747650A CN100505212C (zh) | 2004-06-04 | 2005-06-02 | 标准单元、半导体集成电路器件及其版图设计方法 |
US11/142,378 US7309908B2 (en) | 2004-06-04 | 2005-06-02 | Standard cell, semiconductor integrated circuit device of standard cell scheme and layout design method for semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166661A JP2005347591A (ja) | 2004-06-04 | 2004-06-04 | スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005347591A true JP2005347591A (ja) | 2005-12-15 |
JP2005347591A5 JP2005347591A5 (ja) | 2007-07-19 |
Family
ID=35448715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004166661A Pending JP2005347591A (ja) | 2004-06-04 | 2004-06-04 | スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7309908B2 (ja) |
JP (1) | JP2005347591A (ja) |
CN (1) | CN100505212C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010001506A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | 半導体集積回路装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101394145B1 (ko) | 2008-02-26 | 2014-05-16 | 삼성전자주식회사 | 스탠다드 셀 라이브러리 및 집적 회로 |
KR102362016B1 (ko) | 2017-09-19 | 2022-02-10 | 삼성전자주식회사 | 마스터 슬레이브 플립 플롭 |
CN110750950B (zh) * | 2019-10-14 | 2023-04-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种自动屏蔽版图关键信号线的方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160241A (ja) * | 1986-12-24 | 1988-07-04 | Toshiba Corp | スタンダ−ドセル方式の半導体集積回路 |
JPS63244877A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体記憶装置 |
JPH02121349A (ja) * | 1988-10-31 | 1990-05-09 | Hitachi Ltd | 半導体集積回路装置 |
JPH053252A (ja) * | 1991-06-24 | 1993-01-08 | Hitachi Ltd | 半導体集積回路装置 |
JPH0774252A (ja) * | 1993-09-03 | 1995-03-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH11312738A (ja) * | 1998-04-30 | 1999-11-09 | Nec Corp | 半導体集積回路の自動配線レイアウト方法 |
JP2000332117A (ja) * | 1999-05-21 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
JP2002299340A (ja) * | 2001-03-28 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置の配線構造 |
JP2003242191A (ja) * | 2002-02-14 | 2003-08-29 | Toshiba Corp | 半導体集積回路の階層レイアウト方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5223733A (en) * | 1988-10-31 | 1993-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit apparatus and method for designing the same |
JPH05152290A (ja) | 1991-11-28 | 1993-06-18 | Sanyo Electric Co Ltd | 多層配線方法 |
JP2826446B2 (ja) * | 1992-12-18 | 1998-11-18 | 三菱電機株式会社 | 半導体集積回路装置及びその設計方法 |
JP3910047B2 (ja) | 2001-11-20 | 2007-04-25 | 松下電器産業株式会社 | 半導体記憶装置 |
US7943436B2 (en) * | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
-
2004
- 2004-06-04 JP JP2004166661A patent/JP2005347591A/ja active Pending
-
2005
- 2005-06-02 CN CNB2005100747650A patent/CN100505212C/zh not_active Expired - Fee Related
- 2005-06-02 US US11/142,378 patent/US7309908B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63160241A (ja) * | 1986-12-24 | 1988-07-04 | Toshiba Corp | スタンダ−ドセル方式の半導体集積回路 |
JPS63244877A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体記憶装置 |
JPH02121349A (ja) * | 1988-10-31 | 1990-05-09 | Hitachi Ltd | 半導体集積回路装置 |
JPH053252A (ja) * | 1991-06-24 | 1993-01-08 | Hitachi Ltd | 半導体集積回路装置 |
JPH0774252A (ja) * | 1993-09-03 | 1995-03-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH11312738A (ja) * | 1998-04-30 | 1999-11-09 | Nec Corp | 半導体集積回路の自動配線レイアウト方法 |
JP2000332117A (ja) * | 1999-05-21 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
JP2002299340A (ja) * | 2001-03-28 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置の配線構造 |
JP2003242191A (ja) * | 2002-02-14 | 2003-08-29 | Toshiba Corp | 半導体集積回路の階層レイアウト方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010001506A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | 半導体集積回路装置 |
JP2010016258A (ja) * | 2008-07-04 | 2010-01-21 | Panasonic Corp | 半導体集積回路装置 |
US8159013B2 (en) | 2008-07-04 | 2012-04-17 | Panasonic Corporation | Semiconductor integrated circuit device having a dummy metal wiring line |
Also Published As
Publication number | Publication date |
---|---|
CN1707773A (zh) | 2005-12-14 |
CN100505212C (zh) | 2009-06-24 |
US7309908B2 (en) | 2007-12-18 |
US20050270823A1 (en) | 2005-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4841204B2 (ja) | 半導体装置 | |
US10692856B2 (en) | Semiconductor integrated circuit device | |
KR100839549B1 (ko) | 다중 임계 전압 mis 집적 회로 장치 및 그 회로 설계방법 | |
US8766322B2 (en) | Layout structure of standard cell, standard cell library, and layout structure of semiconductor integrated circuit | |
JP5096321B2 (ja) | 論理セルのセル隣接により形成された信号バスを有する集積回路 | |
US8174052B2 (en) | Standard cell libraries and integrated circuit including standard cells | |
US20060190893A1 (en) | Logic cell layout architecture with shared boundary | |
US20060131609A1 (en) | Semiconductor integrated circuit device formed by automatic layout wiring by use of standard cells and design method of fixing its well potential | |
US20090083686A1 (en) | Semiconductor integrated circuit device formed by automatic layout wiring by use of standard cells and design method of fixing its well potential | |
JP4492736B2 (ja) | 半導体集積回路 | |
US6305002B1 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
US7309908B2 (en) | Standard cell, semiconductor integrated circuit device of standard cell scheme and layout design method for semiconductor integrated circuit device | |
JPH11154733A (ja) | 半導体集積装置 | |
JPS63160241A (ja) | スタンダ−ドセル方式の半導体集積回路 | |
JP3535744B2 (ja) | 半導体集積回路 | |
JP2016046479A (ja) | 半導体装置及び半導体装置の設計方法とプログラム | |
JP2023110556A (ja) | 半導体集積回路 | |
JP2005051037A (ja) | 半導体集積回路 | |
JP2006269513A (ja) | 半導体集積回路装置 | |
JPS63318767A (ja) | 相補型半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |