CN1707773A - 标准单元、半导体集成电路器件及其版图设计方法 - Google Patents
标准单元、半导体集成电路器件及其版图设计方法 Download PDFInfo
- Publication number
- CN1707773A CN1707773A CN200510074765.0A CN200510074765A CN1707773A CN 1707773 A CN1707773 A CN 1707773A CN 200510074765 A CN200510074765 A CN 200510074765A CN 1707773 A CN1707773 A CN 1707773A
- Authority
- CN
- China
- Prior art keywords
- standard cell
- line
- node
- wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000000034 method Methods 0.000 title claims description 11
- 230000008859 change Effects 0.000 claims description 22
- 230000007717 exclusion Effects 0.000 claims description 17
- 230000002401 inhibitory effect Effects 0.000 claims description 4
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000007667 floating Methods 0.000 claims description 2
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 34
- 239000002184 metal Substances 0.000 description 34
- 230000008878 coupling Effects 0.000 description 22
- 238000010168 coupling process Methods 0.000 description 22
- 238000005859 coupling reaction Methods 0.000 description 22
- 230000008901 benefit Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明防止了动态节点的电势反相，该电势反相归因于以下事实，即由与标准单元内部的动态节点处于同一级的布线层制成的任何标准单元之间的连线设置为与动态节点相邻。在标准单元内部的动态节点101附近，设置由与动态节点处于同一级的布线层制成的屏蔽连线102a和102b，从而防止标准单元之间的任何连线与动态节点相邻地通过。可以用屏蔽区或布线禁止区替换所述屏蔽连线。
Description
技术领域
本发明涉及标准单元，标准单元方案的半导体集成电路器件，以及用于半导体集成电路器件的版图设计方法。
背景技术
标准单元方案是用于设计大规模集成电路(LSI)的技术之一。在标准单元方案中，通过预先制备被称为“标准单元”的多种小规模电路、然后将其组合来构建预期的电路。在用于标准单元方案的LSI的版图设计中，执行应用了软件工具的自动布局和布线(wiring)。在自动布局和布线方案的版图设计中，按以下方式在短时间内构建不同功能的各种电路，即在半导体衬底上布置标准单元并且根据规范执行标准单元之间的布线。
在基于现有技术的自动布局和布线的LSI中，用于在标准单元内部布线的布线层存在于下层，而用于在标准单元之间布线的布线层设置在上层。除此之外，在设计基于自动布局和布线的LSI时，布置标准单元以最小化版图面积，之后使用上层布线层将标准单元互连。顺便提及，为了提高工作速度、减小面积等，已存在应用了包含预充电操作的动态电路而不是静态电路的标准单元(参照例如P JP-A-2-121349(专利号2834156))。
图5是表示2输入“与”电路的结构的电路图，其是动态电路的实例。参照图5，字母A和B表示输入信号，符号CLK表示时钟信号，字母Q表示输出信号。此外，附图标记101(以图中的粗线示出)表示动态节点。动态节点是在普通的电路工作期间其电势进入浮置态并且易受其它诸连线(wiring line)电势变化影响的节点。
当时钟信号CLK处于低电平时，PMOS晶体管(P1)被带入“开”状态，动态节点101变为高电平。这称为“预充电”。在这种情况下，输出信号Q变为低电平。当时钟信号变成高电平时，2输入“与”电路依据输入信号A和B的状态按以下所述改变。
首先，当输入信号A和B都为高电平时，向其馈送时钟信号CLK的NMOS晶体管(N3)以及向其分别馈送输入信号A和B的NMOS晶体管(N1、N2)都变为“开”状态。动态节点101变为低电平。因此，输出信号Q变为高电平。此外，当输入信号A和B中的至少一个处于高电平时，动态节点101保持在高电平。
具有应用了这种预充电的动态电路，能够获得更高的电路工作速度，但会产生以下问题：当在电路内部的动态节点和其附近的诸连线之间存在电容耦合时，在电路工作期间动态节点的电势在所述诸连线电势变化的影响下改变，从而引起电路工作容限的降低，而又引起电路故障。
关于这点，已存在一种方法，其中用电源连线覆盖动态节点，在所述电源连线上设置标准单元之间的连线(参照例如P JP-A-2-121349(专利号2834156))。由于这种方法，在动态节点和上层连线之间设置了屏障，使得动态节点不受上层连线的信号变化的影响。还存在一种方法，其中在动态节点上方设置布线禁止区，并且执行上层连线的自动布线，从而与所述禁止区域不重叠(参照例如JP-A-5-152290)。由于这种方法，能够消除动态节点和上层连线之间的电容耦合。
在相关技术中，仅消除用于标准单元内部连线的布线层和其上层之间的电容耦合已足够，如在专利文件1或2中所述的。其原因在于，因为标准单元自身考虑到电容耦合的影响而构建，所以标准单元内部的连线不会引起问题，并且作为自动布局和布线的结果，单元之间的连线仅设置在标准单元内部连线的上层中，所以仅防止上层的影响已经足够。
然而，近年来发展了一种电路，其中设置了能够执行标准单元内部的布线和标准单元之间的布线两者的布线层从而减小电路面积。通过使用三层或更多层的布线结构来形成这种电路。更具体而言，存在用于标准单元内部布线的连线层，存在用于“标准单元内部的布线”和“标准单元之间的布线”两者的布线层，该布线层存在于第一提到的布线层上并且第二提到的布线层与用于标准单元之间的布线层一起铺设在上面。
此外，近年来，随着标准单元工艺的微型化制造，在相同级的布线层内部相邻排列的连线之间的耦合电容(称为“侧耦合电容”(side couplingcapacitance))变得比某一布线层和其上层(或下层)之间的耦合电容(称为“交迭电容”(overlap capacitance))影响更大。
在用于标准单元内部布线和标准单元之间布线两者的布线层按所述情况设置的情况下，因为自动布局和布线，标准单元之间的连线有时与动态节点相邻铺设。在这种情况下，在动态节点与标准单元之间的相邻连线之间出现侧耦合电容，标准单元之间连线的电势变化通过侧耦合电容被传输到动态节点，动态节点的电势可能会反相(即，可能引起电路故障)。
发明内容
本发明旨在解决上述问题，并且其目的在于，即使在通过应用标准单元的自动布局和布线方案来设计包括易于受另一连线电势变化影响的节点、如动态电路的动态节点的电路的情况下，也能防止动态节点的电势变得不稳定并且可靠地避免电路故障。
本发明的标准单元是这样的标准单元，其中预定级的布线层可以用作或者标准单元内部的连线或者互连标准单元的连线，所述标准单元包括：预定节点，其通过用所述预定级的布线层执行标准单元内部的布线而形成，并且易于受到另一连线的电势变化的影响；禁止装置，其用于禁止在所述预定节点的附近排布由所述预定级的布线层制成的用于互连标准单元的连线。
所述标准单元是一种新颖的标准单元，其考虑到能够获得易受另一连线电势变化影响的预定节点的电势稳定性这点而设计。因此，即使在执行自动布局和布线时，用于互连标准单元的连线也不会设置在预定节点的附近，可靠地避免了电路故障。
在本发明的标准单元的一个方面中，所述禁止装置是其电势与所述预定节点不同时变化的屏蔽线，其电势与所述预定节点不同时变化的屏蔽区，或者其中禁止排布用于互连标准单元的连线的布线禁止区；所述屏蔽连线、所述屏蔽区或所述布线禁止区由所述预定级的布线层制成。为了禁止用于互连标准单元的连线的设置，在所述预定节点的附近，所述标准单元设置有所述屏蔽连线、所述屏蔽区和所述布线禁止区中的任何一个。
在本发明的标准单元的另一方面中，屏蔽连线连接到电源电势或地电势，所述屏蔽连线的电势与所述预定节点不同时改变并且由所述预定级的连线形成。所述屏蔽连线连接到电源线或地线，由此固定其电势。因此，能够吸收A.C.噪声，并且稳定所述预定节点的电势。
此外，在本发明的标准单元的另一方面中，其电势不改变并且由所述预定级的布线层制成的屏蔽区形成在所述标准单元的基本上整个面积上。设置所述屏蔽区从而基本覆盖所述标准单元的整个面积，由此消除了用于互连标准单元的连线设置在所述预定节点附近的可能性，并且屏蔽效应更有效以稳定所述预定节点的电势。
此外，在本发明的标准单元的另一方面中，在所述预定节点的位置附近以预定面积设置布线禁止区，在所述布线禁止区中，禁止用于互连标准单元的连线的排布。所述布线禁止区根据标准单元内部的布线规则设置在所述预定节点的附近，由此禁止用于互连所述标准单元的连线的设置。
此外，在本发明的标准单元的另一方面中，所述预定节点是动态电路的动态节点，其电势在工作期间暂时进入浮置态。因为所述动态电路的动态节点由于预充电所存储的电荷而保持高电平，所以其电势易于变得不稳定。因此，防止了所述动态节点由于侧耦合而受到另一连线的电势变化的影响，并且可靠地防止了电路故障。
根据本发明的标准单元方案的半导体集成电路器件是标准单元方案的半导体集成电路器件，其利用了本发明的标准单元并且经受自动布局和布线方案的版图设计。由于实现了对其电势易于变得不稳定的预定节点的保护，所述半导体集成电路器件不会经历电路故障并具有高可靠性。
在用于根据本发明的半导体集成电路器件的版图设计方法中，通过自动布局和布线方案将本发明的标准单元自动地排布在半导体芯片上，并且通过自动布局和布线方案自动地设置用于互连标准单元的连线以避免其在特定节点或动态节点的附近。由于考虑到稳定预定节点的电势这点而设计标准单元自身，所以能够自动地设置用于互连标准单元的连线以避免其在特定节点或动态节点的附近。因此，不会出现电路故障。
根据本发明，用于互连标准单元的连线不通过标准单元内部预定节点(如一动态节点)的附近，因此，能够避免预定节点与用于互连标准单元的连线的耦合电容(侧耦合电容)。由此，防止了预定节点(如一动态节点)受到用于互连标准单元的连线电压变化的影响。因此，能够防止预定节点(如一动态节点)的电势反相，并且能够可靠地避免电路故障。
即使在以下情况下，即在相同级的连线用作单元内部以及单元之间连线的条件下根据利用标准单元的自动布局和布线方案来构建动态电路的情况下，也能够通过简单的结构有效地消除归因于侧耦合电容的动态节点的电势反相问题，因为考虑到稳定预定节点的电势这点而设计标准单元自身。而且，通过提供屏蔽连线或屏蔽区能够吸收A.C.噪声。因而可以实现保护预定节点(如一动态节点)免受电磁噪声影响等的优点。
附图说明
图1是表示其中构造了动态2输入“与”电路的本发明标准单元的扩散区、金属布线层等布局的实例的版图；
图2是表示构成图1版图所示的动态2输入“与”电路的晶体管以及与其处于同一级的将所述晶体管互连的连线的电路图；
图3是表示其中构造了动态2输入“与”电路的本发明标准单元的扩散区、金属布线层等布局的另一实例的版图；
图4是表示其中构造了动态2输入“与”电路的本发明标准单元的扩散区、金属布线层等布局的又一实例的版图；
图5是表示作为动态电路实例的2输入“与”电路的结构的电路图；
图6是表示在比较实例(在单元内部不设置任何屏蔽连线的实例)中，其中形成动态2输入“与”电路的标准单元版图结构的版图。
具体实施方式
第一实施例
图1是表示其中构造了动态2输入“与”电路的本发明标准单元的扩散区、金属布线层等布局的实例的版图。图2是表示构成图1版图所示的动态2输入“与”电路的晶体管以及与其处于同一级的将所述晶体管互连的连线的电路图。图1和图2是等同的，制备图2是为了有助于理解图1的版图的内容。
图1和2所示的电路与前面描述的图5所示的动态2输入“与”电路相同。然而，在图1和2中，固定到地电势的屏蔽连线(102a、102b)分别形成在动态节点(101)的左侧和右侧，以防止动态节点(101)的电势变得不稳定(这点将会在下面说明)。
本实施例中的布线版图的条件如下所述。多晶硅层、第一层金属布线层、第二层金属布线层用作用于标准单元内部布线的布线层。而且，第二层金属布线层以及上层的布线层(第三层布线：图1中未示出)用作布线层，用于连接标准单元。此外，在自动布局和布线中，排布包括图1中的标准单元的多个标准单元，之后对已排布的单元布线。如上所述，第二层金属布线层以及上层的布线层(第三层布线：图1中未示出)用于单元之间的布线。第二层金属布线层用于“标准单元内部布线”和“标准单元之间布线”这两者。顺便提及，使用CMOS(通过将PMOS晶体管和NMOS晶体管互补性地结合而构造的互补型晶体管)技术制造用于本实施例的标准单元。
现将描述图1所示的元件和连线的版图结构。如图所示，VDD连线(103)和VSS连线(104)分别位于标准单元的上部和下部从而彼此平行地延伸。还设置了分别构成PMOS晶体管的源极和漏极的P型扩散层100a和100b，以及分别构成NMOS晶体管的源极和漏极的N型扩散层110a和110b。此外，在竖直方向上设置用作MOS晶体管的栅极(以及用于连接所述栅极的连线)的多晶硅层G1-G5。层G1是被供以时钟(CLK)的栅极，层G4和G3是分别被供以信号A和B的栅极。
此外，设置了第一层金属布线层L1-L7。此外，还设置了第二层金属布线层(101、102a、102b)。此处，第二层金属布线层101构成了动态节点(图5中粗线所示的部分)。第二层金属布线层102a和102b是连接到VSS电势(在低电平侧的电源电势)的屏蔽连线。第二层金属布线层102a和102b用作在自动布局和布线期间禁止任何标准单元之间的连线设置在动态节点(第二层金属布线层)101附近的装置。
接下来，将参照图2所示的等同电路图。在图2中，为了有助于理解，用粗实线表示多晶硅层，用粗阴影线表示第一层金属布线层，用粗虚线表示第二层金属布线层，并且用普通粗度的实线表示VDD连线103和VSS连线104。分配给各个晶体管的附图标记(P1-P3、N1-N4)对应于图5的电路图中的晶体管。
在图2中，动态节点101位于竖直方向上，并且其电势固定到电势VSS的屏蔽连线(102a、102b)位于动态节点101的左侧和右侧以及动态节点101的附近。屏蔽连线(102a、102b)是用于构建图5中的动态2输入“与”电路所必不可少的组成部分，但在本实施例中，设置它们是为了在自动布局和布线期间禁止任何标准单元之间的连线设置在动态节点(第二层金属布线层)101的附近。屏蔽连线(102a、102b)是由与动态节点101(第二层金属布线层)处于同一级的布线层制成(即，第二层金属布线层)。屏蔽连线(102a、102b)也用于增强电磁屏蔽效果。
接下来，将具体描述屏蔽连线(102a、102b)。如上所述，在图1和2中的标准单元中，屏蔽连线(102a、102b)被绘制在与动态节点101相邻的位置上。屏蔽连线102连接到VSS电势从而防止其电势波动。动态节点101与屏蔽连线102a或102b之间的布线间隔可以是足够小至某一程度的距离，使得在所述两条连线之间不能布置用于互连标准单元的任何连线。屏蔽连线102a和102b可以连接到VDD电势，而不连接到VSS电势。
此外，在信号的信号线与动态节点101不同时变化的情况下，例如在标准单元内部存在用于测试的模式转换信号的信号线的情况下，这种信号线也可以用作屏蔽连线。此外，在图1和2的实例中，设置了所述两条屏蔽连线，这两条屏蔽连线均连接到VSS电势，但即使采用一种结构，其中屏蔽连线的一条连接到VDD电势，而另一条连接到VSS电势，也能获得相似的优点。此外，即使在与动态节点不同时改变的测试模式转换信号的信号线或类似信号线用作一条屏蔽连线，而另一条屏蔽连线连接到VDD或VSS电势的情况下，也可获得相似的优点。重要的是屏蔽连线的电势在动态节点的工作期间不改变。
此外，尽管在图1和2的实例中，在动态节点101的两侧绘制了屏蔽连线(102a、102b)，但通过仅在动态节点101的一侧设置相邻的屏蔽连线也能够获得相似的优点，例如在与动态节点101的布线层相同的布线层内部，在除了标准单元内部动态节点101之外的连线与动态节点101相邻地通过的情况下。
接下来，将参照图6所示的比较实例描述屏蔽连线的优点。图6是版图表示在比较实例(在单元内部不设置任何屏蔽连线的实例)中的标准单元的版图结构，其中形成动态2输入“与”电路。在图6的标准单元中，包括多晶硅层、第一金属布线层以及覆盖第一金属布线层的第二金属布线层以作为用于标准单元内部布线的布线层。第二金属布线层也用于标准单元之间的布线。这点与图1中的相同。使用的附图标记和标号也与图1中的相同。此外，在图6中，示出了第三层连线200。
在图6的动态单元的情况下，尽管设置了由覆盖动态节点101的布线层制成的屏蔽连线200，即第三层金属布线层，但对动态节点101的保护并不令人满意。更具体而言，第二层金属布线层也用作标准单元之间的连线104。因此，当将对标准单元布线时，标准单元之间的连线(用于互连标准单元的连线)104(与动态节点101处于同一级的第二金属布线层)有可能与动态节点101相邻设置。在这种情况下，在动态节点101和标准单元之间的连线104之间出现侧耦合电容，使得当动态节点101变化时，动态电路在标准单元之间的连线104的信号变化(电势变化)的影响下可能发生故障。
相反，由与动态节点101处于同一级的第二金属布线层制成的屏蔽连线102设置在动态节点101的附近，如图1和2所示，由此防止由与动态节点处于同一级的布线层制成的任何标准单元之间的连线穿过动态节点的附近，从而能够可靠地避免由于标准单元之间连线的动态节点的侧耦合电容。因此，防止动态节点的电势波动，并且能够防止动态电路的故障。
第二实施例
图3是表示其中构造了动态2输入“与”电路的本发明标准单元的扩散区、金属布线层等布局的另一实例的版图。在这一实施例中，用更大面积的“屏蔽区”取代了“屏蔽连线”。在图3中，相同的附图标记和标号被分配给与前面的图中相同的部分，并且版图情况也与前述实施例中的相同。
在图3中，设置了由与动态节点101处于同一级的第二层金属布线层制成的屏蔽区250。屏蔽区250基本设置在标准单元的整个面积上从而包围动态节点101。屏蔽区250通过多个接触区连接到VDD连线(103)。作为屏蔽区250，与金属连线的材料相同的材料(例如铝)遍及一预定区域扩展。
在本实施例中，如在前述实施例中那样，在自动布局和布线中，防止标准单元之间的任何连线与动态节点101相邻地通过，从而避免侧耦合电容。因此，能够可靠地防止动态电路发生故障。此外，由于基本在所述整个面积上设置的屏蔽区250也用作电磁屏蔽装置，其有利地用于稳定动态节点101的电势。顺便提及，即使当屏蔽区250连接到VSS连线104时，也能获得相似的优点。
第三实施例
图4是表示其中构造了动态2输入“与”电路的本发明标准单元的扩散区、金属布线层等布局的另一实例的版图。在这一实施例中，用“布线禁止区”取代了屏蔽连线或屏蔽区，由此获得了与每个前述实施例中相同的优点。
在图4中，用具有预定面积的区域(布线禁止区)300包围动态节点101，区域300由与动态节点101处于同一级的布线层(第二金属布线层)制成并且禁止布置另一连线(即用于互连标准单元的任何连线)。因此，在自动布局和布线中，用于互连标准单元的连线(第二层布线层)不穿过与动态节点101相邻的区域(如此靠近的区域使得由于侧耦合所致的动态节点与另一连线的耦合会引起问题)。
在图4中，标准单元之间的连线106处于距动态节点101的距离为L的位置上。在这一实施例中，在动态节点101和标准单元之间的连线106之间不存在屏蔽连线或屏蔽区，从而有可能出现侧耦合电容。然而，因为动态节点101和标准单元之间的连线106不相邻(其相隔足够远)，所以能够将侧耦合电容抑制到足够小的值。因此，标准单元之间的连线106对于动态节点101所施加的影响是轻微的。也就是说，归因于侧耦合的动态节点101的电势波动并不被觉察。顺便提及，可以在标准单元内部的整个面积上设置布线禁止区，或者也可以仅在与动态节点或类似的特定节点相邻的区域中设置布线禁止区。通过变更自动布局和布线的布线规则，可以自由地设置布线禁止区。
尽管至此已结合实施例描述了本发明，但本发明并不限于这些实施例，在不偏离其要旨的范围内能够进行各种修改。例如，尽管以上举例说明了包括动态电路的单元，但是，即使通过在布线层中提供屏蔽连线、屏蔽区或布线禁止区的静态电路的情况下，显然也能够降低标准单元之间的连线对于标准单元内部的特定节点所造成的噪声，其中在所述布线层中形成了标准单元内部的连线以及标准单元之间的连线，如在图1-4的每张图中的第二层金属布线层那样。然而，由于动态节点易于受到相邻连线的信号变化的影响，因此，设置与动态节点相邻的屏蔽连线是尤为有效的。
由于本发明的标准单元，防止了用于互连标准单元的任何连线通过标准单元内部的预定节点(如动态节点)的附近，从而能够避免所述节点与用于互连标准单元的连线的耦合电容(侧耦合电容)。因此，防止预定节点(如动态节点)受到用于互连标准单元的连线电压变化的影响。因此，本发明具有以下优点：能够防止预定节点(如动态节点)的电势反相；能够可靠地避免电路故障。并且其对于标准单元、标准单元方案的半导体集成电路器件以及用于半导体集成电路器件的版图设计方法是有用的。
Claims (8)
1.一种标准单元，其中预定级的布线层能够用作所述标准单元内部的连线和互连标准单元的连线中的至少一个，所述标准单元包括：
预定节点，其通过用所述预定级的布线层执行所述标准单元内部的布线而形成，并且易于受到另一连线的电势变化的影响；
禁止装置，其禁止在所述预定节点的附近排布由所述预定级的布线层制成的用于互连所述标准单元的连线。
2.根据权利要求1所述的标准单元，其中：
所述禁止装置是其电势与所述预定节点不同时变化的屏蔽线、其电势与所述预定节点不同时变化的屏蔽区、或者其中禁止排布用于互连所述标准单元的连线的布线禁止区；所述屏蔽连线、所述屏蔽区或所述布线禁止区由所述预定级的布线层制成。
3.根据权利要求2所述的标准单元，其中：
所述屏蔽连线连接到电源电势或地电势，所述屏蔽连线的电势与所述预定节点不同时改变并且由所述预定级的连线形成。
4.根据权利要求2所述的标准单元，其中其电势不改变并且由所述预定级的布线层制成的所述屏蔽区形成于所述标准单元的基本上整个面积上。
5.根据权利要求2所述的标准单元，其中：
在所述预定节点的位置附近以预定面积设置所述布线禁止区，在所述布线禁止区中，禁止用于互连所述标准单元的连线的排布。
6.根据权利要求1至5中任何一项所述的标准单元，其中：
所述预定节点是动态电路的动态节点，其电势在工作期间暂时进入浮置态。
7.一种标准单元方案的半导体集成电路器件，其利用了根据权利要求1至6中任何一项的标准单元，并且经受利用自动布局和布线方案的版图设计。
8.一种用于半导体集成电路器件的版图设计方法，其中通过自动布局和布线方案将根据权利要求1至6中任何一项的标准单元自动地排布在半导体芯片上，并且通过自动布局和布线方案自动地设置用于互连所述标准单元的连线以避免其在特定节点或动态节点的附近。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004166661A JP2005347591A (ja) | 2004-06-04 | 2004-06-04 | スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 |
| JP166661/04 | 2004-06-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1707773A true CN1707773A (zh) | 2005-12-14 |
| CN100505212C CN100505212C (zh) | 2009-06-24 |
Family
ID=35448715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100747650A Expired - Fee Related CN100505212C (zh) | 2004-06-04 | 2005-06-02 | 标准单元、半导体集成电路器件及其版图设计方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7309908B2 (zh) |
| JP (1) | JP2005347591A (zh) |
| CN (1) | CN100505212C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110750950A (zh) * | 2019-10-14 | 2020-02-04 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种自动屏蔽版图关键信号线的方法 |
| CN111477622A (zh) * | 2019-01-24 | 2020-07-31 | 三星电子株式会社 | 包括多高度标准单元的集成电路及其设计方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101394145B1 (ko) | 2008-02-26 | 2014-05-16 | 삼성전자주식회사 | 스탠다드 셀 라이브러리 및 집적 회로 |
| JP2010016258A (ja) | 2008-07-04 | 2010-01-21 | Panasonic Corp | 半導体集積回路装置 |
| KR102362016B1 (ko) | 2017-09-19 | 2022-02-10 | 삼성전자주식회사 | 마스터 슬레이브 플립 플롭 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160241A (ja) * | 1986-12-24 | 1988-07-04 | Toshiba Corp | スタンダ−ドセル方式の半導体集積回路 |
| JPS63244877A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 半導体記憶装置 |
| US5223733A (en) | 1988-10-31 | 1993-06-29 | Hitachi, Ltd. | Semiconductor integrated circuit apparatus and method for designing the same |
| JP2834156B2 (ja) * | 1988-10-31 | 1998-12-09 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH053252A (ja) * | 1991-06-24 | 1993-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| JPH05152290A (ja) | 1991-11-28 | 1993-06-18 | Sanyo Electric Co Ltd | 多層配線方法 |
| JP2826446B2 (ja) * | 1992-12-18 | 1998-11-18 | 三菱電機株式会社 | 半導体集積回路装置及びその設計方法 |
| JPH0774252A (ja) * | 1993-09-03 | 1995-03-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| JP3137072B2 (ja) * | 1998-04-30 | 2001-02-19 | 日本電気株式会社 | 半導体集積回路の自動配線レイアウト方法 |
| JP2000332117A (ja) * | 1999-05-21 | 2000-11-30 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
| JP3869675B2 (ja) * | 2001-03-28 | 2007-01-17 | 三洋電機株式会社 | 半導体装置の配線構造 |
| JP3910047B2 (ja) | 2001-11-20 | 2007-04-25 | 松下電器産業株式会社 | 半導体記憶装置 |
| JP4071507B2 (ja) * | 2002-02-14 | 2008-04-02 | 株式会社東芝 | 半導体集積回路の階層レイアウト方法 |
| US7943436B2 (en) * | 2002-07-29 | 2011-05-17 | Synopsys, Inc. | Integrated circuit devices and methods and apparatuses for designing integrated circuit devices |
-
2004
- 2004-06-04 JP JP2004166661A patent/JP2005347591A/ja active Pending
-
2005
- 2005-06-02 CN CNB2005100747650A patent/CN100505212C/zh not_active Expired - Fee Related
- 2005-06-02 US US11/142,378 patent/US7309908B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477622A (zh) * | 2019-01-24 | 2020-07-31 | 三星电子株式会社 | 包括多高度标准单元的集成电路及其设计方法 |
| CN111477622B (zh) * | 2019-01-24 | 2024-09-10 | 三星电子株式会社 | 包括多高度标准单元的集成电路及其设计方法 |
| CN110750950A (zh) * | 2019-10-14 | 2020-02-04 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种自动屏蔽版图关键信号线的方法 |
| CN110750950B (zh) * | 2019-10-14 | 2023-04-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种自动屏蔽版图关键信号线的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005347591A (ja) | 2005-12-15 |
| CN100505212C (zh) | 2009-06-24 |
| US7309908B2 (en) | 2007-12-18 |
| US20050270823A1 (en) | 2005-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1300851C (zh) | 具有在存储单元上方形成的信号布线线路的半导体存储器件 | |
| US10692856B2 (en) | Semiconductor integrated circuit device | |
| US5898194A (en) | Integrated circuit cell architecture and routing scheme | |
| US7821039B2 (en) | Layout architecture for improving circuit performance | |
| US8314635B2 (en) | Methods for forming programmable transistor array comprising basic transistor units | |
| US7411767B2 (en) | Multi-domain ESD protection circuit structure | |
| CN102779806B (zh) | 为拼接单元加入去耦功能 | |
| US8174052B2 (en) | Standard cell libraries and integrated circuit including standard cells | |
| KR20130012565A (ko) | 반도체 집적 회로 | |
| US6396087B1 (en) | Semiconductor integrated circuit | |
| CN1707773A (zh) | 标准单元、半导体集成电路器件及其版图设计方法 | |
| KR102293640B1 (ko) | 불휘발성 반도체 기억 장치 | |
| US9430602B2 (en) | Semiconductor integrated circuit device and method for designing layout of the same having standard cells, basic cells and a protective diode cell | |
| JP3374912B2 (ja) | 半導体集積回路及びその製造方法 | |
| KR101318220B1 (ko) | 게이트 어레이 | |
| CN101075614A (zh) | 半导体装置 | |
| US6002155A (en) | Semiconductor integrated circuit with protection circuit against electrostatic breakdown and layout design method therefor | |
| US6855964B2 (en) | Triggering of an ESD NMOS through the use of an N-type buried layer | |
| JP2010219256A (ja) | 半導体装置及び半導体装置の補償容量の配置方法 | |
| CN111934684A (zh) | 一种缓冲器、时钟网格电路和信号驱动方法 | |
| JPH08316323A (ja) | 電源配線の形成方法及びそれを用いた回路装置 | |
| KR20220129608A (ko) | 정전기 보호 회로 및 반도체 소자 | |
| JP4498787B2 (ja) | 半導体装置 | |
| JPH07273300A (ja) | Ｃｍｏｓ否定論理回路構造およびそのレイアウト配線方法 | |
| JP2008085235A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151113 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20190602 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |