JPH08316323A - 電源配線の形成方法及びそれを用いた回路装置 - Google Patents

Abstract

(57)【要約】 【目的】電源端子からバイパスコンデンサまでの寄生自
己インダクタンスが小さく、実装密度の劣化を伴わず、
更に大きな容量を確保できるようなバイパスコンデンサ
が実現できる電源配線の形成方法を提供する。 【構成】信号配線格子位置２０４，２０５で示された信
号配線領域のうち、電源配線ＶＤＤ，ＧＮＤおよび一般
信号配線２１５，２２２が形成されていない領域に、バ
イパスコンデンサの容量を構成するための配線３００〜
３０４とスルーホールＴＨを配置する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高速に動作する回路装置
に係り、特に、ゲートアレーＬＳＩ等の電源電圧変動に
代表される電気的なノイズを防ぐために利用できる、バ
イパスコンデンサを形成するためのパターンレイアウト
方法及びそれを用いた回路装置に関する。

【０００２】

【従来の技術】半導体集積回路は電子計算機，パソコ
ン，携帯電話等、非常に多くの装置に組み込まれて利用
されている。特に、電子計算機に代表される高速に信号
を処理する装置では、その高機能化とも相まって、非常
に動作速度が速くまた回路数が多い半導体集積回路が使
われる。この様な半導体集積回路では、回路がスイッチ
ング動作する時にその切り替わり電流に起因する電気的
ノイズ、すなわち、電源電圧揺れが発生する。この電源
電圧揺れは回路動作速度が速いほど、また同時に切り替
わる回路数が多いほど大きくなる。回路の電源電圧が変
動すると回路の動作速度の劣化や誤動作等の問題を引き
起こす。この為、電源電圧揺れが大きくならないような
工夫が従来から取られている。最も代表的な対策は回路
の電源端子間にバイパスコンデンサを接続する方法であ
る。

【０００３】図８に示す従来例は、集積回路１の正側お
よび負側電源端子ＶＤＤ，ＧＮＤ間にバイパスコンデン
サ１０３を接続した状態を示している。電源端子ＶＤ
Ｄ，ＧＮＤはまず基板１００に接続され、基板１００内
に配置されたスルーホールと電源層１０１，１０２を介
してバイパスコンデンサに接続される。

【０００４】図９はバイパスコンデンサを接続するため
の、更に他の従来例である。この技術は、例えば、アイ
イー イー イー ジャーナル オブ ソリッド ス
テート サーキッツ，ボリューム２５，ナンバー５，オ
クトーバ １９９０（IEEEJOURNAL OF SOLID−STATE CI
RCUITS,VOL.２５，NO.５，OCTOBER １９９０ ）の第１
１６６頁から第１１７７頁で紹介されている。集積回路
１上にレイアウトされたチップ内電源線１１２，１１３
間に、チップ上に作られた論理回路群１１４が接続され
ている。この図では、１１２が正側電源ＶＤＤに、１１
３が負側電源ＧＮＤに対応する。この従来例では、チッ
プ上に作られておりチップ内電源線間に接続されている
ｐチャンネルＭＯＳトランジスタ１１０と、ｎチャンネ
ルMOSトランジスタ１１１の、ゲート・ソース間，ゲー
ト・ドレイン間の寄生容量がバイパスコンデンサの機能
を有する。図ではバイパスコンデンサ用のトランジスタ
を２個しか示していないが、一般にはチップ上に複数個
のバイパスコンデンサ用のトランジスタを作り込むこと
で、バイパスコンデンサの容量が大きくなるように設計
する。

【０００５】

【発明が解決しようとする課題】図８では、集積回路の
電源端子からバイパスコンデンサに至る配線が長く、回
路が高速に動作する場合は特に、配線に生じる寄生自己
インダクタンスの影響でバイパスコンデンサが有効に機
能しないという問題がある。例えばこの配線の長さを５
mm程度に作った場合、スルーホールの直径が１００μｍ
とすると、寄生自己インダクタンスは約４ｎＨになる。
更に図８では、バイパスコンデンサを実装するための面
積が集積回路が占める部分とは別に必要であるので、バ
イパスコンデンサを接続することによって実装密度が低
下するという別の問題もある。

【０００６】図９では、バイパスコンデンサは集積回路
内に作られているので、図８の様な寄生自己インダクタ
ンスの問題と実装密度の問題はない。しかし、バイパス
コンデンサ用のトランジスタをチップ内に配置するた
め、集積回路上にたくさんのゲートを作り込む場合には
空き領域が小さくなり、バイパスコンデンサの容量を充
分確保できないという別の問題がある。

【０００７】本発明の目的は、電源端子からバイパスコ
ンデンサまでの寄生自己インダクタンスが小さく、実装
密度の劣化を伴わず、更に大きな容量を確保できるよう
なバイパスコンデンサが実現できる電源配線の形成方法
を提供することにある。

【０００８】本発明の第二の目的は、電源端子から回路
までの間の電源配線の直流抵抗と自己インダクタンスが
小さくなるような電源配線の形成方法を提供することに
ある。

【０００９】本発明の第三の目的は、信号配線間のクロ
ストークノイズが小さくなるような配線レイアウト方法
を提供することにある。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本発明はバイパスコンデンサの容量を構成するため
の配線を、信号配線用領域の一部であって信号配線が形
成されていない場所に配置する。

【００１１】

【作用】バイパスコンデンサを形成するための配線は信
号配線用領域の一部にあり、これはＬＳＩの電源パッド
よりも回路に近い場所である。バイパスコンデンサから
切り替わり動作をしている回路までの配線の長さは長く
ても数百μｍ、一般には数十μｍ程度にできるので、寄
生自己インダクタンスの影響は非常に小さくなる。

【００１２】本発明を用いると、図８の従来例で見られ
るような実装密度の劣化はなく、またＬＳＩ自体の面積
も増加しない。

【００１３】容量を構成するための配線は信号配線用領
域に作られる。従って図９の従来例のように、バイパス
コンデンサを作るために回路用とは別のトランジスタを
LSIに作り込む必要はない。このため、ＬＳＩの集積度
が高くゲートの空き領域が少ない場合にもバイパスコン
デンサの容量を充分確保できる。

【００１４】バイパスコンデンサ用に形成した配線は電
源配線に接続されるので、ＬＳＩに電力を供給する電源
端子から回路までをつなぐ電源配線の断面が大きくな
り、電源配線の直流抵抗値と自己インダクタンスを小さ
くできる。また、電源線の電流密度が低くなるので、電
流マイグレーションによる電源線の劣化が抑えられ、Ｌ
ＳＩの信頼性が向上する。

【００１５】バイパスコンデンサ用の配線は信号配線間
にも配置されるので、信号配線間に生じる線間容量が小
さくなり、クロストークノイズが小さくなる。

【００１６】

【実施例】図５は一般的なＣＭＯＳゲートアレーＬＳＩ
の表面パターンの一部を拡大表示した説明図である。こ
の図にはトランジスタ２０６，電源配線ＶＤＤ，ＧＮ
Ｄ、および信号配線を配置することができる格子位置２
０４，２０５内の実線だけを示してある。トランジスタ
の端子間を結線し、所望の論理動作を実現するような回
路はまだ形成されていない。ゲートアレーＬＳＩでは、
トランジスタと電源配線のみが共通部品として用意され
ており、トランジスタの端子間をつなぐ配線を適当に作
り替えることで必要な論理が入ったＬＳＩ品種を展開し
てゆく。図には示していないが、ＶＤＤ配線，ＧＮＤ配
線はそれぞれＸ方向に長く延びており、ＬＳＩ外から電
力を受け取るための電源パッドにそれぞれ接続される。
また電源配線はＸ方向だけでなくＹ方向にも準備されて
いるのが一般的である。この場合、Ｘ方向，Ｙ方向それ
ぞれに走る同種の電源配線（例えばＶＤＤ）は互いに接
続して、電源給電系のインピーダンスを下げることがよ
く行われる。

【００１７】２００はｐチャンネル型ＭＯＳトランジス
タ（以下ｐＭＯＳと略記する）のゲート電極になるパタ
ーンである。２０２はｐＭＯＳのソース，ドレイン電極
を作るためのｐ型半導体の領域である。同様に２０３は
ｎチャンネル型ＭＯＳトランジスタ（以下ｎＭＯＳと略
記する）のゲート電極、２０１はｎＭＯＳのソース，ド
レイン電極になるｎ型半導体領域である。ｐＭＯＳ１個
とｎＭＯＳ１個のペア２０６がＬＳＩ内に規則的に並ん
でいる。ｐＭＯＳのソース，ドレインの上を正側電源の
配線ＶＤＤが通っている。ＶＤＤの電圧は普通５Ｖまた
は３.３Ｖ に設定される。同様にｎＭＯＳのソース，ド
レインの上を負側電源の配線ＧＮＤが通っている。ＧＮ
Ｄは０Ｖに設定されるのが一般的である。

【００１８】２０４内の実線群は紙面をＸ方向に走る信
号配線の格子位置を表わしている。同様に２０５内の実
線群は紙面をＹ方向に走る信号配線の格子位置を表わ
す。ゲートアレーＬＳＩでは回路の信号端子間を適当に
接続して所望の論理を実現するが、このとき信号端子間
を結ぶ配線はＬＳＩ上の任意の場所には配置しない。通
常はＸ方向，Ｙ方向それぞれに仮想的な格子を作り、配
線はその格子の上だけを通すのが一般的である。図５で
は、Ｘ方向の信号配線には電源配線と同じ層の金属を使
うので、電源パターンの位置には格子が採られておら
ず、これによって信号と電源がショートしないようにな
っている。

【００１９】図６（ａ）はｐＭＯＳの断面図である。２
００はゲート電極、２０２はソースまたはドレイン電極
である。２３０はｎ型半導体領域、２３１はトランジス
タ間を電気的に分離するための絶縁物である。Ｍ１は第
一層目の金属配線である。

【００２０】Ｍ２は第二層目の金属配線である。電源配
線や回路間を結ぶ信号配線はＭ１，Ｍ２等の金属配線が
利用される。図５のＶＤＤ，ＧＮＤを形成する配線には
Ｍ１層が、２０４で格子位置のみを示したＸ方向の信号
配線にもＭ１層が、２０５で格子位置のみを示したＹ方
向の信号配線にはＭ２層がそれぞれ使われる。２３２は
Ｍ１配線層とゲート電極，ソース，ドレイン電極とを電
気的に分離するための層間絶縁膜である。２３３はＭ１
層とＭ２層とを分離するための層間絶縁膜である。ＣＯ
ＮＴはｐ型半導体領域２０２とＭ１とを電気的に接続す
るために２３２に開けた孔及びその孔に充填された金属
である。Ｍ１と２０２がＸＹ座標上で重なっていても、
そこにＣＯＮＴがなければ両者は電気的導通を持たな
い。図６（ａ）には示していないが、ゲート電極２００
とＭ１とを接続するためにもCONTが使われる。ＴＨは２
３３に開けた孔とその孔に充填された金属であり、Ｍ１
とＭ２とを電気的に導通させるために使用する。Ｍ１，
Ｍ２間も先ほどと同様に、ＸＹ座標上で交差した場所に
ＴＨがなければ導通しない。

【００２１】図６（ｂ）はｎＭＯＳの断面図である。２
０１はソース電極，ドレイン電極を作るためのｎ型半導
体領域である。２０３はゲート電極である。２３４はｐ
型半導体領域である。その他のものは図６（ａ）と同じ
であるので説明は省略する。図７は、図５で示した下地
パターンに配線，ＣＯＮＴ，ＴＨを追加し、二つのＣＭ
ＯＳインバータ回路２０７，２０８を形成した状態を表
わす図である。図で、×印は図６（ａ）（ｂ）で説明し
たＣＯＮＴがある位置を示している。同様に◇印はＴＨ
の位置を表わしている。インバータ回路２０７で、２０
９は入力端子用のＭ１配線、２１１は出力端子用のＭ１
配線である。ｐＭＯＳおよびｎＭＯＳのソース電極はそ
れぞれＣＯＮＴで、ＶＤＤおよびＧＮＤにつながってい
る。両トランジスタのゲート電極同士はＣＯＮＴ，Ｍ１
を介して接続されている。両トランジスタのドレイン電
極同士もＣＯＮＴ，Ｍ１を介してつながっており、この
Ｍ１が出力端子２１１となっている。インバータ回路２
０８で、２１６はCONT，Ｍ１で形成された出力端子であ
る。入力端子はＭ１配線２１４と、ＴＨを介してそれに
つながったＭ２配線２１５である。図７にはインバータ
回路の他に、図示した範囲外にある回路間を接続するた
めのＭ１信号配線２２０が示してある。他のＭ１配線２
２１，Ｍ２配線２２２、およびそれらをつなぐＴＨも２
２０と同様、図示範囲外の回路を接続するための信号配
線である。

【００２２】図７の例が示すように、一般にゲートアレ
ーＬＳＩでは、信号配線を配置するように採った格子の
全てに信号配線を形成することは希である。局所的に見
れば配線が非常に密に込み入っている部分もあるが、平
均的には全格子の内の約半分程度は未使用のままで空い
ている。本発明は未使用の配線領域にバイパスコンデン
サを形成するための配線を作り込むことで回路動作を安
定化する。

【００２３】以下、本発明の実施例を図１から図４を用
いて説明する。図１は、本発明の第一の実施例を表わす
図である。図２は第一の実施例の一部分を表わしてお
り、Ｍ１配線層から下の部分のみを示している。

【００２４】まず図２から説明する。図２は、図７で示
した２個のインバータ回路を有するゲートアレーＬＳＩ
のＸ方向信号配線格子の未使用部分に、バイパスコンデ
ンサの容量を作るためのＭ１配線を形成した状態を示し
ている。図の３００，３０１，３０４で代表させたハッ
チングの部分がその配線である。バイパスコンデンサ用
の配線は一般のＭ１層信号配線と同じ幅で作られてお
り、２０４で示すＸ方向信号配線格子にそろえて置かれ
ている。一般のＭ１層信号配線またはトランジスタの端
子間を接続するためのＭ１層配線が既に置かれている場
所には、バイパスコンデンサ用配線は作られない。

【００２５】図１は、図２で示した集積回路パターンの
上にＴＨとＭ２配線層とを重ねた状態を表わしている。
３０２，３０３に代表させたバイパスコンデンサ用のＭ
２配線は、一般信号用のＭ２配線と同様に、２０５で示
すＹ方向信号配線格子にそろえて置かれている。また、
バイパスコンデンサ用Ｍ２配線の幅は一般信号用配線の
幅と同じである。バイパスコンデンサ用のＭ１配線３０
１とＭ２配線３０３とはＴＨによって互いに接続してお
り、さらにこれらの配線は別のＴＨによって電源配線Ｇ
ＮＤと導通がある。同様にＭ１配線３００とＭ２配線３
０２とは互いに接続されており、これらは電源配線ＶＤ
Ｄと導通している。他のバイパスコンデンサ用Ｍ１配
線，Ｍ２配線もＴＨを介してＶＤＤまたはＧＮＤのいず
れかと導通している。３０４で示したバイパスコンデン
サ用の配線は図ではどこにも接続していないが、図示範
囲外まで配線が延びてそこでいずれかの電源と導通す
る。

【００２６】３０４以外の、図では未接続なバイパスコ
ンデンサ用配線も同様である。３０５は信号配線用格子
が未使用の場所であるがバイパスコンデンサ用配線は形
成されていない。未使用配線領域の全てにバイパスコン
デンサ用配線を形成しなくてもよい。

【００２７】本実施例によれば、バイパスコンデンサ用
に形成した配線に浮遊する寄生容量はＶＤＤまたはＧＮ
Ｄ配線に回路的に接続されるので、この寄生容量が電源
配線の過渡的な電位変動を抑える効果を持つ。バイパス
コンデンサ用配線は信号配線領域の未使用部分に配置さ
れるので、バイパスコンデンサを形成したことによるＬ
ＳＩの面積の増加はない。

【００２８】図１で、ＶＤＤにつながっているＭ２配線
３０２とＧＮＤにつながっているＭ２配線３０３とは隣
りあった格子に配置されている。他のＭ２配線，Ｍ１配
線も同様に、ＶＤＤに接続されたものとＧＮＤに接続さ
れたものとはおおむね交互に配置されている。異種電源
に接続した配線同士を隣接して配置すると、両電源配線
間に発生する寄生容量の値が大きくなるので、電源電位
変動をより効果的に抑えることができる。ただし、異種
電源の配線同士が必ず隣接している必要はない。隣接し
ていない部分があってもよい。

【００２９】ＶＤＤにつながったバイパスコンデンサ用
配線３００はＧＮＤ電源配線のとなりに配置されてい
る。ＧＮＤにつながったバイパスコンデンサ用配線３０
１はＶＤＤ電源配線のとなりに配置されている。電源配
線のとなりにその電源とは異なる種類の電源につながっ
たバイパスコンデンサ用配線を配置することは、前の説
明と同様に電源電位変動をより効果的に抑えるのに有効
である。ただし、ある電源配線のとなりに配置したバイ
パスコンデンサ用配線が必ずその電源とは別の種類の電
源に接続されていなくてもよい。

【００３０】本発明のようにバイパスコンデンサ用配線
を形成すると、ＬＳＩの外部電源パッドからＬＳＩ中の
回路までの電源配線の直流抵抗が減少する。電源パッド
から回路までの直流抵抗は、ＶＤＤ，ＧＮＤの電源配線
パターンが本来有していた値と、バイパスコンデンサ用
配線が有する等価直流抵抗との並列接続で決まる数値に
なり、この値は電源配線パターンのみが有する値よりも
小さい。さらに異種電源配線をおおむね交互に配置する
ことで電源配線間の相互インダクタンスが大きくなる。
この結果、直流抵抗と同時に電源パッドから回路までの
等価自己インダクタンスも小さくなる。直流抵抗値とイ
ンダクタンス値が小さくなることは電源配線を強化した
ことと等価であり、この事は先ほどのバイパスコンデン
サ値の増加と同様、電源電位変動を抑える効果がある。
さらに、本実施例によれば、電源パッドから回路までの
電流経路の断面積が大きくなる。電流経路の断面積を大
きくすることは電源配線の電流マイグレーション値を下
げる効果があり、ＬＳＩの信頼性が向上する。

【００３１】本実施例の更に別の効果として、信号配線
間のクロストークノイズが減少すると言う点が挙げられ
る。図１で、バイパスコンデンサ用配線３０４は一般信
号用Ｍ２配線２２２と２１５との間に配置されている。
クロストークノイズは隣接する信号配線間の線間容量と
相互インダクタンスとによって発生する。信号配線２２
２と信号配線２１５との間にある配線３０４は両信号線
間の影響をシールドする効果があり、特に両信号線間の
線間容量は非常に減少する。従って本実施例のように、
電源に接続された配線を並行に走っている信号配線間に
配置すると、両配線間のクロストークノイズが減少す
る。

【００３２】図３は第二の実施例である。図４は第二の
実施例の一部分を表わしており、Ｍ１配線層から下の部
分のみを示している。まず、図４から説明する。

【００３３】図４は、図７で示した２個のインバータ回
路を有するゲートアレーＬＳＩのＸ方向信号配線格子の
未使用部分に、バイパスコンデンサの容量を作るための
Ｍ１配線を形成した状態を示している。図の３１５で代
表させたハッチングの部分がその配線である。バイパス
コンデンサ用の配線は２０４で示すＸ方向信号配線格子
にそろえて置かれているが、幅は一般信号用配線よりも
広いものがある。幅が広いバイパスコンデンサ用配線は
複数本のＸ方向信号配線用格子にまたがるようにレイア
ウトされている。それぞれのバイパスコンデンサ用配線
のパターンは４辺形である必要はなく、配線格子の未使
用領域を埋めて行くような任意の多角形でもよい。一般
のＭ１層信号配線またはトランジスタの端子間を接続す
るためのＭ１層配線が既に置かれている場所には、バイ
パスコンデンサ用配線は作られない。

【００３４】図３は、図４で示した集積回路のパターン
の上にＴＨとＭ２配線層を重ねた状態を示している。Ｍ
２配線の内、３１６で代表させたハッチングを施した配
線はバイパスコンデンサ用の配線である。バイパスコン
デンサ用のＭ２配線も一般のＭ２層信号配線と同様に、
２０５で示したＹ方向信号配線格子位置に合わせて形成
されているが、幅は一般のＭ２層信号配線よりも広い。
Ｍ２層のバイパスコンデンサ用配線のパターンもＭ１層
のそれと同様に４辺形である必要はなく、Ｙ方向配線格
子の未使用部分を埋めて行くような任意の多角形でよ
い。

【００３５】本実施例でも第一の実施例と同様に、Ｍ１
配線層とＭ２配線層とのバイパスコンデンサ用配線同士
は互いにＴＨで接続されているものがあり、それら接続
された配線はＶＤＤまたはＧＮＤいずれかの電源配線に
つながっている。

【００３６】図の３１７で示すように、本実施例ではＭ
１配線層のバイパスコンデンサ用配線が、ＴＨおよびＭ
２配線層を介さないで直接、電源配線に接続するように
パターンを形成できる。さらに本実施例によれば、第一
の実施例で形成したバイパスコンデンサ用配線よりも電
流経路の断面積を広くできる。第一の実施例では配線格
子間のスペースとして空いていた部分が第二の実施例で
は配線パターンとして使われ、ここにも電流が流れるか
らである。二つの違いにより、本実施例は第一の実施例
よりも電源配線の直流抵抗値が小さくなり、回路の電源
端子の電源電圧変動をより小さく抑えることができる。
なお本実施例でも、電源配線の寄生容量が増加しそれが
バイパスコンデンサとして作用し、電源電圧変動を抑制
すること、信号配線間のクロストークノイズを小さくで
きることは第一の実施例と同様である。

【００３７】以上、本発明の実施例を二つ説明したが、
本発明は二つの例で引用したCMOSゲートアレーＬＳＩ以
外にも適用可能である。本発明はあらかじめ用意された
信号配線領域の内で回路端子間の結線に用いていない未
使用部分にバイパスコンデンサ用の配線を形成すること
が本質であるので、ＣＭＯＳ以外に例えばバイポーラＬ
ＳＩでもよい。またゲートアレーＬＳＩだけでなく、例
えばマイクロプロセッサＬＳＩ等の特定用途向けに開発
されるＬＳＩでも適用できるものがある。さらに本発明
は、プリント板やマルチチップモジュール基板等、配線
領域及び電源線は有するがトランジスタは有しないよう
な回路部品であっても適用可能である。

【００３８】本発明の二つの実施例はいずれもＣＭＯＳ
を例に説明したので、電源はＶＤＤとＧＮＤの２種類し
か有していなかった。しかし本発明は３種類以上の電源
種の配線が混在しているような回路部品であっても適用
可能である。この場合、バイパスコンデンサ用配線を各
々の配線間の電気的導通の有無により３種類以上の組に
分け、それぞれの組の配線を対応する電源種の電源配線
に接続すればよい。なお、形成されている電源配線の全
てにバイパスコンデンサ用配線を接続する必要はなく、
電源電位変動を抑制する配線にのみ適用すれば良い。

【００３９】

【発明の効果】本発明によれば、回路の電源端子のごく
近くに、回路装置の実装密度を劣化させることなく、回
路の集積度に影響を受けないで充分な容量のバイパスコ
ンデンサを配置することができ、さらに外部電源給電点
から回路までの電源配線の直流抵抗及びインダクタンス
を小さくできるので、回路動作の安定化が図れる。

【００４０】さらに、電源線の断面積が大きくなるので
電流マイグレーションによる電源配線の劣化の問題を軽
減できる。

【００４１】また、信号配線間に生じる寄生配線容量が
小さくなるので、信号配線間のクロストークノイズが小
さくなる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す説明図。

【図２】第一の実施例の一部分を示す説明図。

【図３】本発明の第二の実施例を示す説明図。

【図４】第二の実施例の一部分を示す説明図。

【図５】一般的なＣＭＯＳゲートアレーＬＳＩの回路、
電源配線パターンの一部分を示す説明図。

【図６】ｐチャンネル型ＭＯＳトランジスタとｎチャン
ネル型ＭＯＳトランジスタの断面図。

【図７】図５で示したＬＳＩで２個のインバータと２種
類の信号配線を形成した説明図。

【図８】バイパスコンデンサの実装方法を示す第一の従
来例を示す説明図。

【図９】バイパスコンデンサの実装方法を示す第二の従
来例を示す説明図。

【符号の説明】

ＶＤＤ，ＧＮＤ…電源、２０４，２０５…信号配線格子
位置、３００，３０１，３０２，３０３，３０４，３１
５，３１６…配線、ＴＨ…スルーホール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 雅一 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (5)

【特許請求の範囲】
1. 【請求項１】信号配線を形成する領域と、回路に電力を
   供給するための電源配線とを有し、前記信号配線を形成
   する領域の一部に回路端子間の結線が作られるような配
   線構造体において、前記信号配線を形成する領域の中
   で、前記回路端子間の結線が作られていない部分の一部
   または全部に、前記回路端子間の結線ではない配線を形
   成し、前記回路端子間の結線ではない配線を前記電源配
   線に接続したことを特徴とする電源配線の形成方法。
2. 【請求項２】前記回路端子間の結線でない配線は電気的
   導通の有無によって複数の組に分類でき、それぞれの組
   に属する配線はそれぞれ異なる種類の電源配線に接続さ
   れている請求項１に記載の電源配線の形成方法。
3. 【請求項３】前記回路端子間の結線ではない配線は、前
   記回路端子間の結線と同じ幅を有している請求項１また
   は請求項２に記載の電源配線の形成方法。
4. 【請求項４】前記回路端子間の結線でない配線は、前記
   回路端子間の結線が形成されるために用意された格子位
   置の複数の格子にまたがった幅を有している請求項１ま
   たは請求項２に記載の電源配線の形成方法。
5. 【請求項５】請求項１，２，３または４に記載された電
   源配線を有している回路装置。