JP3601317B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3601317B2 JP3601317B2 JP28459998A JP28459998A JP3601317B2 JP 3601317 B2 JP3601317 B2 JP 3601317B2 JP 28459998 A JP28459998 A JP 28459998A JP 28459998 A JP28459998 A JP 28459998A JP 3601317 B2 JP3601317 B2 JP 3601317B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- block
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路における電源電圧の供給方法に関し、特に外部端子を増加させずに安定な電源電圧を供給するためのレイアウト構造に関する。
【０００２】
【従来の技術】
一般的に高いＳ／Ｎ比が要求される高Ｓ／Ｎ回路ブロックと、電源ノイズを発生する回路ブロックが同一の半導体集積回路内にある場合、それぞれの回路ブロックに電源電圧を供給する手法として、外部から供給される電源電圧をそれぞれの回路ブロック専用パッドを介して供給することがよく知られている。例えばこの種の電源電圧供給方法として▲１▼特開平６−０３７２５９号広報等に記載される方法などがある。
【０００３】
図４に前記文献▲１▼に記載された半導体集積回路を従来例１として示す。図中４３０、４３１、４３３、４３５はＶＳＳ電位を半導体集積回路へ供給するための外部電源端子、４３２、４３４はＶＤＤ電位を半導体集積回路へ供給するための外部電源端子、４７Ａ、４７Ｂ、４８Ａ、４８Ｂは半導体集積回路の外部へデータを出力するデータ出力回路、４９Ａ、４９Ｂは内部回路、４１０から４２１は外部電源端子と接続され電源電圧を半導体集積回路内に供給するパッド、４１はパッド４１５と接続しデータ出力回路４８Ａ，４８ＢにＶＤＤを供給する配線、４２はパッド４１４と接続しデータ出力回路４７Ａ、４７ＢにＶＤＤを供給する配線、４３はパッド４１２、４１６、４１８と接続しデータ出力回路４７Ａ，４７ＢにＶＳＳを供給する配線、４４はパッド４１０、４１７、４１９と接続しデータ出力回路４８Ａ，４８ＢにＶＳＳを供給する配線、４５はパッド４１３、４２１と接続し内部回路４９Ａ、４９ＢにＶＤＤを供給する配線、４６はパッド４１１、４２０と接続し内部回路４９Ａ、４９ＢにＶＳＳを供給する配線である。この構成においてデータ出力回路と内部回路はそれぞれ専用の外部電源端子をもち、更にデータ出力回路と内部回路共通の外部電源端子を持っている。前者のそれぞれの専用の外部電源端子は、データ出力回路の動作に起因する電源ノイズを低インピーダンスの外部電源端子から電源供給源に吸収させることによって内部回路の動作に影響を及ぼすことを抑え、それぞれの回路に安定した電源供給をすることができるという効果を有し、また後者のそれぞれの共通の外部電源端子は、ＶＳＳ、ＶＤＤの同一極性の電源配線同士を短絡させ半導体集積回路外部からの静電気の拡散経路を大きくし内部電源の静電気耐圧を向上させるという効果を有する。
【０００４】
【発明が解決しようとする課題】
近年、商品のダウンサイジング化の傾向が進む中で、半導体集積回路の小チップ化、または半導体集積回路を搭載するパッケージの軽薄短小の需要は強まっている。しかしながら、上述の従来の半導体集積回路の構成では、それぞれの回路ブロック専用の外部電源端子と共通の外部電源端子が必要になり外部端子数の増加を招き、ひいてはパッケージの小型化を阻害してしまうという課題があった。
【０００５】
【課題を解決するための手段】
第一の発明に係る半導体集積回路は、電源ノイズを発生する第１の回路ブロックおよび高Ｓ／Ｎ比が要求される第２の回路ブロックと、外部電源端子１から第１の電源電圧が供給される第１のパッドおよび第１のパッドに接続される第１の電源供給入出力ブロックと、外部電源端子２から第２の電源電圧が供給される第２のパッドおよび第２のパッドに接続される第２の電源供給入出力ブロックと、前記第１、第２の電源供給入出力ブロックに接続され前記第１の回路ブロックに電源を供給し外部との信号の入出力を行う第１の信号入出力ブロックと、前記第１、第２の電源供給入出力ブロックに接続され前記第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックを内蔵する半導体集積回路において、前記第１、第２の電源供給入出力ブロックの少なくともどちらか一方が、前記第１の信号入出力ブロックと第２の信号入出力ブロックの間に配置されることを特徴とする半導体集積回路。
【０００６】
第二の発明に係る半導体集積回路は、第一の発明に係る半導体集積回路において、外部から前記第１、第２の電源電圧を前記第２の回路ブロックへ供給する手段として、外部と直接接続していない未使用のパッドを経由して供給することを特徴とする半導体集積回路。
【０００７】
第三の発明に係る半導体集積回路は、第一、第二の発明に係るの半導体集積回路において、外部から前記第１、第２の電源電圧を前記第２の回路ブロックと前記第２の信号入出力ブロックへ供給する配線経路において、前記第１、第２のパッド部の配線上位層から配線下位層へ、また配線下位層から配線上位層に戻り更に配線下位層を経由して供給することを特徴とする半導体集積回路。
【０００８】
【作用】
第一の発明に係る半導体集積回路によれば、電源ノイズを発生する第１の回路ブロックに電源を供給し外部との信号の入出力を行う第１の信号入出力ブロックと高Ｓ／Ｎが要求される第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックとの間に外部電源端子からの電源電圧がパッドを介して接続される電源供給入出力ブロックを配置することによって、第１の回路ブロックが発生した電源ノイズは第２の回路ブロックへ伝わる経路よりもより低いインピーダンスをもった電源供給入出力ブロック側へ伝わるので電源ノイズを電源パッドから外部電源端子を経由して電源供給源側に吸収させることができる。また前記第１、第２の信号入出力ブロックが発生する電源ノイズも同様に吸収される。よって前記２つの回路ブロック専用の外部電源端子を設けることなく電源電圧を安定化させることができる。
【０００９】
第二の発明に係る半導体集積回路によれば、第一の発明に係る半導体集積回路中の高Ｓ／Ｎが要求される第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックにおいて、外部端子と直接接続していない未使用のパッドを電源電圧が一旦経由して第２の回路ブロックに供給されることによって、電源ノイズを発生する前記各回路ブロックや外部電源端子から見た第２の回路ブロックまでの配線経路に抵抗や寄生容量をつけることができるので第２の回路ブロックに供給される電源電圧をより安定化できる。
【００１０】
第三の発明に係る半導体集積回路によれば、第一、第二の発明に係る半導体集積回路において、外部から前記第１、第２の電源電圧を前記第２の回路ブロックと前記第２の信号入出力ブロックへ供給する手段として、前記第１、第２のパッド部の配線上位層から配線下位層へ、また配線下位層から配線上位層に戻り更に配線下位層を経由して供給することにより電源ノイズを発生する各回路ブロックや外部電源端子から見た第２の回路ブロックまでの配線経路中の配線接続抵抗を増やすことができるので、第２の回路ブロックに供給される電源電圧をより安定化できる。
【００１１】
【発明の実施の形態】
図１は第一の発明の半導体集積回路の実施例１であって、図中１はノイズを発生する内部回路ブロック、２は高Ｓ／Ｎ回路、３は外部ＶＤＤ端子、４は外部ＶＳＳ端子、１０は３の外部ＶＤＤ端子からボンディングワイヤ２２によりＶＤＤ電位が供給される電源パッド、１１は４の外部ＶＳＳ端子からボンディングワイヤ２３によりＶＳＳ電位が供給される電源パッド、７〜９は本来未使用のパッド、１５は１０の電源パッドに接続されるＶＤＤ電位供給入出力ブロック、１６は１１の電源パッドに接続されるＶＳＳ電位供給入出力ブロック、１４は１５、１６の電源供給入出力ブロックに接続され２の高Ｓ／Ｎ回路に電源を供給し５〜６のパッドを介して外部との信号の入出力を行う高Ｓ／Ｎ回路用信号入出力ブロック、１７は１５、１６の電源供給入出力ブロックに接続され１の内部回路に電源を供給し１２〜１３のパッドを介して外部との信号の入出力を行う内部回路用信号入出力ブロックである。第一の発明において、内部回路の動作に起因して発生する電源ノイズ１８は内部回路用信号入出力ブロックへまず伝わる。そして内部回路用信号入出力ブロックの動作に起因して発生する電源ノイズ１９と前述の電源ノイズ１８は高Ｓ／Ｎ回路に電源を供給する高Ｓ／Ｎ回路用信号入出力ブロックに伝わる前に電源供給入出力ブロックを介し、高Ｓ／Ｎ回路への伝搬経路よりも極めて低インピーダンスである電源ノイズ吸収経路２０、２１を経由して、電源供給源にほとんど吸収される。従来意識して配置していなかった電源供給入出力ブロックの配置方法により、前述のような効果が期待できる。図１では高Ｓ／Ｎ回路用信号入出力ブロックが内部回路用信号入出力ブロックに対して片側だけ隣り合わせになった場合の実施例１を説明したが、高Ｓ／Ｎ回路用信号入出力ブロックが内部回路用信号入出力ブロックに挟まれた場合の実施例２を図２に示す。図中１はノイズを発生する内部回路、２は高Ｓ／Ｎ回路、３ａ、３ｂは外部ＶＤＤ端子、４ａ、４ｂは外部ＶＳＳ端子、１０ａ、１０ｂは３ａ、３ｂの外部ＶＤＤ端子からボンディングワイヤ２２ａ、２２ｂによりＶＤＤ電位が供給される電源パッド、１１ａ、１１ｂは４ａ、４ｂの外部ＶＳＳ端子からボンディングワイヤ２３ａ、２３ｂによりＶＳＳ電位が供給される電源パッド、７ａ〜７ｃおよび７ｄ〜７ｅは本来未使用のパッド、１５ａ、１５ｂは１０ａ、１０ｂの電源パッドに接続されるＶＤＤ電位供給入出力ブロック、１６ａ、１６ｂは１１ａ、１１ｂの電源パッドに接続されるＶＳＳ電位供給入出力ブロック、１４は１５ａ、１５ｂ、１６ａ、１６ｂの電源供給入出力ブロックに接続され２の高Ｓ／Ｎ回路に電源を供給し５ａのパッドを介して外部との信号の入出力を行う高Ｓ／Ｎ回路用信号入出力ブロック、１７ａ、１７ｂは１５ａ、１５ｂ、１６ａ、１６ｂの電源供給入出力ブロックに接続され１の内部回路に電源を供給し５ｂのパッドを介して外部との信号の入出力を行う内部回路用信号入出力ブロックである。実施例２では、高Ｓ／Ｎ回路用信号入出力ブロックが内部回路用信号入出力ブロックに挟まれているので、高Ｓ／Ｎ回路用信号入出力ブロックの二辺にある高Ｓ／Ｎ回路用信号入出力ブロックと内部回路用信号入出力ブロックの境界に電源供給入出力ブロックを配置することで、実施例１と同様の効果を期待できる。
【００１２】
上述２つの実施例では電源供給入出力ブロックに、ＶＤＤ電位供給ブロックとＶＳＳ電位供給ブロックの２つを定義して説明してきたが、本発明は必ずしも前述２つの電位供給ブロックに適応することを限定するものではない。
【００１３】
次に第二の発明について第一の発明の実施例１でもちいた図１を使って説明する。図中７〜８は本来使用しない未使用のパッドであるが、このパッド７、８を経由して外部からＶＳＳ、ＶＤＤ電位を高Ｓ／Ｎ回路へ供給する。第二の発明によってパッド７、８を経由する為の配線抵抗や配線切り替えの為の配線接続抵抗および、パッドにつく数ｐＦ単位の寄生容量を高Ｓ／Ｎ回路への電源供給経路につけることができるので、第一の発明で除去しきれなかった電源ノイズを減衰することができ、高Ｓ／Ｎ回路に供給される電源電圧をさらに安定化できる。上述の実施例では外部から未使用パッドを経由して高Ｓ／Ｎ回路に供給される電位をＶＳＳ、ＶＤＤ電位の２つを定義して説明したが、前述のどちらか一方の電位だけに本発明を適用することを限定するものではない。
【００１４】
次に第三の発明について第一の発明の実施例２でもちいた図２を使って説明する。この例でも第二の発明で説明した本来未使用であったパッド７ｃ、７ｄを経由して高Ｓ／Ｎ回路に電源を供給している上に７ｂ、７ｅのパッドも各電源供給経路に接続されているのでパッドの寄生容量が更に電源ノイズを減衰し電源の安定化に寄与する。図中２４は高Ｓ／Ｎ回路にＶＤＤ電位を供給する一経路、２５は高Ｓ／Ｎ回路にＶＳＳ電位を供給する一経路を示したものである。この二つの電源供給経路を更に詳しく説明する図を図３に示す。
【００１５】
図中２６、２７は内部回路および内部回路用入出力ブロックから発生する電源ノイズ、２は高Ｓ／Ｎ回路、３ａは外部ＶＤＤ端子、４ａ外部ＶＳＳ端子、１０ａは３ａの外部ＶＤＤ端子からボンディングワイヤ２２ａによりＶＤＤ電位が供給される電源パッド、１１ａは４ａの外部ＶＳＳ端子からボンディングワイヤ２３ａによりＶＳＳ電位が供給される電源パッド、７ｃ、７ｄは本来未使用のパッドである。また、ＣＭ３１〜ＣＭ３６で示す第３層目の配線層による配線抵抗、ＣＣ３１〜ＣＣ３６で示す第３層目の配線接続層による配線接続抵抗、ＣＭ２０〜ＣＭ２９で示す第２層目の配線層による配線抵抗、ＣＣ２１〜ＣＣ２８で示す第２層目の配線接続層による配線接続抵抗、ＣＭ１１〜ＣＭ１８で示す第１層目の配線層による配線抵抗であり。これらの配線抵抗や配線接続抵抗が高Ｓ／Ｎ回路までの電源供給の一経路である２４、２５に形成される。更に第１層目の配線層で形成する配線には、ソース電位を落とすための拡散層が第１層目の配線接続層により接続されており、この拡散層と基板との間には配線接続抵抗ＣＣ１０〜ＣＣ１９を介してＣ１〜Ｃ６で示すような寄生容量がつく。前述の配線抵抗や容量により２６、２７の電源ノイズは減衰し、第一、第二の発明よりも更に電源電圧を安定供給することができる。上述の実施例では高Ｓ／Ｎ回路にＶＤＤ、ＶＳＳ電位を供給する一経路を定義して説明したが、前述一つの電源供給経路だけに本発明を適用することを限定するものではない。
【００１６】
また、本実施例では配線層が３層ある場合を説明したが、配線層数の限定をするものではない。
【００１７】
【発明の効果】
以上述べたように本発明の請求項１に係る半導体集積回路によれば、高Ｓ／Ｎ回路に電源を供給する高Ｓ／Ｎ回路用信号入出力ブロックと電源ノイズ源との間に電源供給入出力ブロックを配置することによって、電源ノイズを電源パッドから外部電源端子を経由して電源供給源側に吸収させることができ、各回路ブロック専用の外部電源端子を設けることなく電源電圧を安定化させることができるので外部端子数が削減でき、小型パッケージ化に対応できる。また、電源供給源側からみれば外部電源端子は、ＶＳＳ、ＶＤＤの同一極性の電源配線同士を短絡されているので半導体集積回路外部からの静電気の拡散経路は大きくなり、内部電源の静電気耐圧は確保できる。
【００１８】
また本発明の請求項２に係る半導体集積回路によれば第一の発明に係る半導体集積回路において、電源電圧を高Ｓ／Ｎ回路ブロックへ供給する手段として外部と直接接続していない未使用のパッドを経由して供給することで電源供給経路のインピーダンスを高くすることができるので第一の発明で除去しきれなかった電源ノイズを更に減衰することができるとともに第一の発明の効果も有する。
【００１９】
また本発明の請求項３に係る半導体集積回路によれば、電源電圧を高Ｓ／Ｎ回路ブロックへ供給する手段として、パッド部の配線上位層から配線下位層へ、また配線下位層から配線上位層に戻り更に配線下位層を経由して供給することにより電源ノイズを発生する各回路ブロックや外部電源端子から見た第２の回路ブロックまでのインピーダンスを増やすことができるので、電源電圧をより安定化できるとともに、第一、第二の発明の効果も有する。
【図面の簡単な説明】
【図１】第一の発明の実施例１、第二の発明の実施例を示すレイアウト配置図。
【図２】第一の発明の実施例２、第三の発明の実施例を示すレイアウト配置図。
【図３】第三の発明の実施例の詳細を示す回路模式図。
【図４】従来例を示すレイアウト模式図。
【符号の説明】
１・・・・・・・・・・・・内部回路ブロック
２・・・・・・・・・・・・高Ｓ／Ｎ回路
３・・・・・・・・・・・・外部ＶＤＤ端子
３ａ、３ｂ・・・・・・・・外部ＶＤＤ端子
４・・・・・・・・・・・・外部ＶＳＳ端子
４ａ、４ｂ・・・・・・・・外部ＶＳＳ端子
５〜６・・・・・・・・・・パッド
５ａ、５ｂ・・・・・・・・パッド
６ａ、６ｂ・・・・・・・・パッド
７〜９・・・・・・・・・・本来未使用のパッド
７ａ〜７ｃ・・・・・・・・本来未使用のパッド
７ｄ〜７ｅ・・・・・・・・本来未使用のパッド
１０・・・・・・・・・・・ＶＤＤ電位が供給される電源パッド
１０ａ、１０ｂ・・・・・・ＶＤＤ電位が供給される電源パッド
１１・・・・・・・・・・・ＶＳＳ電位が供給される電源パッド
１１ａ、１１ｂ・・・・・・ＶＳＳ電位が供給される電源パッド
１２〜１３・・・・・・・・パッド
１４・・・・・・・・・・・高Ｓ／Ｎ回路用信号入出力ブロック
１５・・・・・・・・・・・ＶＤＤ電位供給入出力ブロック
１５ａ、１５ｂ・・・・・・ＶＤＤ電位供給入出力ブロック
１６・・・・・・・・・・・ＶＳＳ電位供給入出力ブロック
１６ａ、１６ｂ・・・・・・ＶＳＳ電位供給入出力ブロック
１７・・・・・・・・・・・内部回路用信号入出力ブロック
１７ａ、１７ｂ・・・・・・内部回路用信号入出力ブロック
１８〜１９・・・・・・・・電源ノイズ
２０〜２１・・・・・・・・電源ノイズ吸収経路
２２〜２３・・・・・・・・ボンディングワイヤ
２２ａ、２２ｂ・・・・・・ボンディングワイヤ
２３ａ、２３ｂ・・・・・・ボンディングワイヤ
２４、２５・・・・・・・・高Ｓ／Ｎ回路までの電源供給の一経路
２７・・・・・・・・・・・内部回路、内部回路用入出力ブロックの電源ノイズ
４１〜４６・・・・・・・・配線
４７Ａ、４７Ｂ・・・・・・データ出力回路
４８Ａ、４８Ｂ・・・・・・データ出力回路
４９Ａ、４９Ｂ・・・・・・内部回路
４１０〜４２１・・・・・・パッド
４３１、４３５・・外部ＶＳＳ端子
４３２、４３３、４３４・・外部ＶＤＤ端子
ＣＭ３１〜ＣＭ３６・・・・第３層目の配線層による配線抵抗
ＣＣ３１〜ＣＣ３６・・・・第３層目の配線接続層による配線接続抵抗
ＣＭ２０〜ＣＭ２９・・・・第２層目の配線層による配線抵抗
ＣＣ２１〜ＣＣ２８・・・・第２層目の配線接続層による配線接続抵抗
ＣＭ１１〜ＣＭ１８・・・・第１層目の配線層による配線抵抗
ＣＣ１０〜ＣＣ１９・・・・第１層目の配線接続層による配線接続抵抗
Ｃ１〜Ｃ６・・・・・・・・寄生容量
【発明の属する技術分野】
本発明は、半導体集積回路における電源電圧の供給方法に関し、特に外部端子を増加させずに安定な電源電圧を供給するためのレイアウト構造に関する。
【０００２】
【従来の技術】
一般的に高いＳ／Ｎ比が要求される高Ｓ／Ｎ回路ブロックと、電源ノイズを発生する回路ブロックが同一の半導体集積回路内にある場合、それぞれの回路ブロックに電源電圧を供給する手法として、外部から供給される電源電圧をそれぞれの回路ブロック専用パッドを介して供給することがよく知られている。例えばこの種の電源電圧供給方法として▲１▼特開平６−０３７２５９号広報等に記載される方法などがある。
【０００３】
図４に前記文献▲１▼に記載された半導体集積回路を従来例１として示す。図中４３０、４３１、４３３、４３５はＶＳＳ電位を半導体集積回路へ供給するための外部電源端子、４３２、４３４はＶＤＤ電位を半導体集積回路へ供給するための外部電源端子、４７Ａ、４７Ｂ、４８Ａ、４８Ｂは半導体集積回路の外部へデータを出力するデータ出力回路、４９Ａ、４９Ｂは内部回路、４１０から４２１は外部電源端子と接続され電源電圧を半導体集積回路内に供給するパッド、４１はパッド４１５と接続しデータ出力回路４８Ａ，４８ＢにＶＤＤを供給する配線、４２はパッド４１４と接続しデータ出力回路４７Ａ、４７ＢにＶＤＤを供給する配線、４３はパッド４１２、４１６、４１８と接続しデータ出力回路４７Ａ，４７ＢにＶＳＳを供給する配線、４４はパッド４１０、４１７、４１９と接続しデータ出力回路４８Ａ，４８ＢにＶＳＳを供給する配線、４５はパッド４１３、４２１と接続し内部回路４９Ａ、４９ＢにＶＤＤを供給する配線、４６はパッド４１１、４２０と接続し内部回路４９Ａ、４９ＢにＶＳＳを供給する配線である。この構成においてデータ出力回路と内部回路はそれぞれ専用の外部電源端子をもち、更にデータ出力回路と内部回路共通の外部電源端子を持っている。前者のそれぞれの専用の外部電源端子は、データ出力回路の動作に起因する電源ノイズを低インピーダンスの外部電源端子から電源供給源に吸収させることによって内部回路の動作に影響を及ぼすことを抑え、それぞれの回路に安定した電源供給をすることができるという効果を有し、また後者のそれぞれの共通の外部電源端子は、ＶＳＳ、ＶＤＤの同一極性の電源配線同士を短絡させ半導体集積回路外部からの静電気の拡散経路を大きくし内部電源の静電気耐圧を向上させるという効果を有する。
【０００４】
【発明が解決しようとする課題】
近年、商品のダウンサイジング化の傾向が進む中で、半導体集積回路の小チップ化、または半導体集積回路を搭載するパッケージの軽薄短小の需要は強まっている。しかしながら、上述の従来の半導体集積回路の構成では、それぞれの回路ブロック専用の外部電源端子と共通の外部電源端子が必要になり外部端子数の増加を招き、ひいてはパッケージの小型化を阻害してしまうという課題があった。
【０００５】
【課題を解決するための手段】
第一の発明に係る半導体集積回路は、電源ノイズを発生する第１の回路ブロックおよび高Ｓ／Ｎ比が要求される第２の回路ブロックと、外部電源端子１から第１の電源電圧が供給される第１のパッドおよび第１のパッドに接続される第１の電源供給入出力ブロックと、外部電源端子２から第２の電源電圧が供給される第２のパッドおよび第２のパッドに接続される第２の電源供給入出力ブロックと、前記第１、第２の電源供給入出力ブロックに接続され前記第１の回路ブロックに電源を供給し外部との信号の入出力を行う第１の信号入出力ブロックと、前記第１、第２の電源供給入出力ブロックに接続され前記第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックを内蔵する半導体集積回路において、前記第１、第２の電源供給入出力ブロックの少なくともどちらか一方が、前記第１の信号入出力ブロックと第２の信号入出力ブロックの間に配置されることを特徴とする半導体集積回路。
【０００６】
第二の発明に係る半導体集積回路は、第一の発明に係る半導体集積回路において、外部から前記第１、第２の電源電圧を前記第２の回路ブロックへ供給する手段として、外部と直接接続していない未使用のパッドを経由して供給することを特徴とする半導体集積回路。
【０００７】
第三の発明に係る半導体集積回路は、第一、第二の発明に係るの半導体集積回路において、外部から前記第１、第２の電源電圧を前記第２の回路ブロックと前記第２の信号入出力ブロックへ供給する配線経路において、前記第１、第２のパッド部の配線上位層から配線下位層へ、また配線下位層から配線上位層に戻り更に配線下位層を経由して供給することを特徴とする半導体集積回路。
【０００８】
【作用】
第一の発明に係る半導体集積回路によれば、電源ノイズを発生する第１の回路ブロックに電源を供給し外部との信号の入出力を行う第１の信号入出力ブロックと高Ｓ／Ｎが要求される第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックとの間に外部電源端子からの電源電圧がパッドを介して接続される電源供給入出力ブロックを配置することによって、第１の回路ブロックが発生した電源ノイズは第２の回路ブロックへ伝わる経路よりもより低いインピーダンスをもった電源供給入出力ブロック側へ伝わるので電源ノイズを電源パッドから外部電源端子を経由して電源供給源側に吸収させることができる。また前記第１、第２の信号入出力ブロックが発生する電源ノイズも同様に吸収される。よって前記２つの回路ブロック専用の外部電源端子を設けることなく電源電圧を安定化させることができる。
【０００９】
第二の発明に係る半導体集積回路によれば、第一の発明に係る半導体集積回路中の高Ｓ／Ｎが要求される第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックにおいて、外部端子と直接接続していない未使用のパッドを電源電圧が一旦経由して第２の回路ブロックに供給されることによって、電源ノイズを発生する前記各回路ブロックや外部電源端子から見た第２の回路ブロックまでの配線経路に抵抗や寄生容量をつけることができるので第２の回路ブロックに供給される電源電圧をより安定化できる。
【００１０】
第三の発明に係る半導体集積回路によれば、第一、第二の発明に係る半導体集積回路において、外部から前記第１、第２の電源電圧を前記第２の回路ブロックと前記第２の信号入出力ブロックへ供給する手段として、前記第１、第２のパッド部の配線上位層から配線下位層へ、また配線下位層から配線上位層に戻り更に配線下位層を経由して供給することにより電源ノイズを発生する各回路ブロックや外部電源端子から見た第２の回路ブロックまでの配線経路中の配線接続抵抗を増やすことができるので、第２の回路ブロックに供給される電源電圧をより安定化できる。
【００１１】
【発明の実施の形態】
図１は第一の発明の半導体集積回路の実施例１であって、図中１はノイズを発生する内部回路ブロック、２は高Ｓ／Ｎ回路、３は外部ＶＤＤ端子、４は外部ＶＳＳ端子、１０は３の外部ＶＤＤ端子からボンディングワイヤ２２によりＶＤＤ電位が供給される電源パッド、１１は４の外部ＶＳＳ端子からボンディングワイヤ２３によりＶＳＳ電位が供給される電源パッド、７〜９は本来未使用のパッド、１５は１０の電源パッドに接続されるＶＤＤ電位供給入出力ブロック、１６は１１の電源パッドに接続されるＶＳＳ電位供給入出力ブロック、１４は１５、１６の電源供給入出力ブロックに接続され２の高Ｓ／Ｎ回路に電源を供給し５〜６のパッドを介して外部との信号の入出力を行う高Ｓ／Ｎ回路用信号入出力ブロック、１７は１５、１６の電源供給入出力ブロックに接続され１の内部回路に電源を供給し１２〜１３のパッドを介して外部との信号の入出力を行う内部回路用信号入出力ブロックである。第一の発明において、内部回路の動作に起因して発生する電源ノイズ１８は内部回路用信号入出力ブロックへまず伝わる。そして内部回路用信号入出力ブロックの動作に起因して発生する電源ノイズ１９と前述の電源ノイズ１８は高Ｓ／Ｎ回路に電源を供給する高Ｓ／Ｎ回路用信号入出力ブロックに伝わる前に電源供給入出力ブロックを介し、高Ｓ／Ｎ回路への伝搬経路よりも極めて低インピーダンスである電源ノイズ吸収経路２０、２１を経由して、電源供給源にほとんど吸収される。従来意識して配置していなかった電源供給入出力ブロックの配置方法により、前述のような効果が期待できる。図１では高Ｓ／Ｎ回路用信号入出力ブロックが内部回路用信号入出力ブロックに対して片側だけ隣り合わせになった場合の実施例１を説明したが、高Ｓ／Ｎ回路用信号入出力ブロックが内部回路用信号入出力ブロックに挟まれた場合の実施例２を図２に示す。図中１はノイズを発生する内部回路、２は高Ｓ／Ｎ回路、３ａ、３ｂは外部ＶＤＤ端子、４ａ、４ｂは外部ＶＳＳ端子、１０ａ、１０ｂは３ａ、３ｂの外部ＶＤＤ端子からボンディングワイヤ２２ａ、２２ｂによりＶＤＤ電位が供給される電源パッド、１１ａ、１１ｂは４ａ、４ｂの外部ＶＳＳ端子からボンディングワイヤ２３ａ、２３ｂによりＶＳＳ電位が供給される電源パッド、７ａ〜７ｃおよび７ｄ〜７ｅは本来未使用のパッド、１５ａ、１５ｂは１０ａ、１０ｂの電源パッドに接続されるＶＤＤ電位供給入出力ブロック、１６ａ、１６ｂは１１ａ、１１ｂの電源パッドに接続されるＶＳＳ電位供給入出力ブロック、１４は１５ａ、１５ｂ、１６ａ、１６ｂの電源供給入出力ブロックに接続され２の高Ｓ／Ｎ回路に電源を供給し５ａのパッドを介して外部との信号の入出力を行う高Ｓ／Ｎ回路用信号入出力ブロック、１７ａ、１７ｂは１５ａ、１５ｂ、１６ａ、１６ｂの電源供給入出力ブロックに接続され１の内部回路に電源を供給し５ｂのパッドを介して外部との信号の入出力を行う内部回路用信号入出力ブロックである。実施例２では、高Ｓ／Ｎ回路用信号入出力ブロックが内部回路用信号入出力ブロックに挟まれているので、高Ｓ／Ｎ回路用信号入出力ブロックの二辺にある高Ｓ／Ｎ回路用信号入出力ブロックと内部回路用信号入出力ブロックの境界に電源供給入出力ブロックを配置することで、実施例１と同様の効果を期待できる。
【００１２】
上述２つの実施例では電源供給入出力ブロックに、ＶＤＤ電位供給ブロックとＶＳＳ電位供給ブロックの２つを定義して説明してきたが、本発明は必ずしも前述２つの電位供給ブロックに適応することを限定するものではない。
【００１３】
次に第二の発明について第一の発明の実施例１でもちいた図１を使って説明する。図中７〜８は本来使用しない未使用のパッドであるが、このパッド７、８を経由して外部からＶＳＳ、ＶＤＤ電位を高Ｓ／Ｎ回路へ供給する。第二の発明によってパッド７、８を経由する為の配線抵抗や配線切り替えの為の配線接続抵抗および、パッドにつく数ｐＦ単位の寄生容量を高Ｓ／Ｎ回路への電源供給経路につけることができるので、第一の発明で除去しきれなかった電源ノイズを減衰することができ、高Ｓ／Ｎ回路に供給される電源電圧をさらに安定化できる。上述の実施例では外部から未使用パッドを経由して高Ｓ／Ｎ回路に供給される電位をＶＳＳ、ＶＤＤ電位の２つを定義して説明したが、前述のどちらか一方の電位だけに本発明を適用することを限定するものではない。
【００１４】
次に第三の発明について第一の発明の実施例２でもちいた図２を使って説明する。この例でも第二の発明で説明した本来未使用であったパッド７ｃ、７ｄを経由して高Ｓ／Ｎ回路に電源を供給している上に７ｂ、７ｅのパッドも各電源供給経路に接続されているのでパッドの寄生容量が更に電源ノイズを減衰し電源の安定化に寄与する。図中２４は高Ｓ／Ｎ回路にＶＤＤ電位を供給する一経路、２５は高Ｓ／Ｎ回路にＶＳＳ電位を供給する一経路を示したものである。この二つの電源供給経路を更に詳しく説明する図を図３に示す。
【００１５】
図中２６、２７は内部回路および内部回路用入出力ブロックから発生する電源ノイズ、２は高Ｓ／Ｎ回路、３ａは外部ＶＤＤ端子、４ａ外部ＶＳＳ端子、１０ａは３ａの外部ＶＤＤ端子からボンディングワイヤ２２ａによりＶＤＤ電位が供給される電源パッド、１１ａは４ａの外部ＶＳＳ端子からボンディングワイヤ２３ａによりＶＳＳ電位が供給される電源パッド、７ｃ、７ｄは本来未使用のパッドである。また、ＣＭ３１〜ＣＭ３６で示す第３層目の配線層による配線抵抗、ＣＣ３１〜ＣＣ３６で示す第３層目の配線接続層による配線接続抵抗、ＣＭ２０〜ＣＭ２９で示す第２層目の配線層による配線抵抗、ＣＣ２１〜ＣＣ２８で示す第２層目の配線接続層による配線接続抵抗、ＣＭ１１〜ＣＭ１８で示す第１層目の配線層による配線抵抗であり。これらの配線抵抗や配線接続抵抗が高Ｓ／Ｎ回路までの電源供給の一経路である２４、２５に形成される。更に第１層目の配線層で形成する配線には、ソース電位を落とすための拡散層が第１層目の配線接続層により接続されており、この拡散層と基板との間には配線接続抵抗ＣＣ１０〜ＣＣ１９を介してＣ１〜Ｃ６で示すような寄生容量がつく。前述の配線抵抗や容量により２６、２７の電源ノイズは減衰し、第一、第二の発明よりも更に電源電圧を安定供給することができる。上述の実施例では高Ｓ／Ｎ回路にＶＤＤ、ＶＳＳ電位を供給する一経路を定義して説明したが、前述一つの電源供給経路だけに本発明を適用することを限定するものではない。
【００１６】
また、本実施例では配線層が３層ある場合を説明したが、配線層数の限定をするものではない。
【００１７】
【発明の効果】
以上述べたように本発明の請求項１に係る半導体集積回路によれば、高Ｓ／Ｎ回路に電源を供給する高Ｓ／Ｎ回路用信号入出力ブロックと電源ノイズ源との間に電源供給入出力ブロックを配置することによって、電源ノイズを電源パッドから外部電源端子を経由して電源供給源側に吸収させることができ、各回路ブロック専用の外部電源端子を設けることなく電源電圧を安定化させることができるので外部端子数が削減でき、小型パッケージ化に対応できる。また、電源供給源側からみれば外部電源端子は、ＶＳＳ、ＶＤＤの同一極性の電源配線同士を短絡されているので半導体集積回路外部からの静電気の拡散経路は大きくなり、内部電源の静電気耐圧は確保できる。
【００１８】
また本発明の請求項２に係る半導体集積回路によれば第一の発明に係る半導体集積回路において、電源電圧を高Ｓ／Ｎ回路ブロックへ供給する手段として外部と直接接続していない未使用のパッドを経由して供給することで電源供給経路のインピーダンスを高くすることができるので第一の発明で除去しきれなかった電源ノイズを更に減衰することができるとともに第一の発明の効果も有する。
【００１９】
また本発明の請求項３に係る半導体集積回路によれば、電源電圧を高Ｓ／Ｎ回路ブロックへ供給する手段として、パッド部の配線上位層から配線下位層へ、また配線下位層から配線上位層に戻り更に配線下位層を経由して供給することにより電源ノイズを発生する各回路ブロックや外部電源端子から見た第２の回路ブロックまでのインピーダンスを増やすことができるので、電源電圧をより安定化できるとともに、第一、第二の発明の効果も有する。
【図面の簡単な説明】
【図１】第一の発明の実施例１、第二の発明の実施例を示すレイアウト配置図。
【図２】第一の発明の実施例２、第三の発明の実施例を示すレイアウト配置図。
【図３】第三の発明の実施例の詳細を示す回路模式図。
【図４】従来例を示すレイアウト模式図。
【符号の説明】
１・・・・・・・・・・・・内部回路ブロック
２・・・・・・・・・・・・高Ｓ／Ｎ回路
３・・・・・・・・・・・・外部ＶＤＤ端子
３ａ、３ｂ・・・・・・・・外部ＶＤＤ端子
４・・・・・・・・・・・・外部ＶＳＳ端子
４ａ、４ｂ・・・・・・・・外部ＶＳＳ端子
５〜６・・・・・・・・・・パッド
５ａ、５ｂ・・・・・・・・パッド
６ａ、６ｂ・・・・・・・・パッド
７〜９・・・・・・・・・・本来未使用のパッド
７ａ〜７ｃ・・・・・・・・本来未使用のパッド
７ｄ〜７ｅ・・・・・・・・本来未使用のパッド
１０・・・・・・・・・・・ＶＤＤ電位が供給される電源パッド
１０ａ、１０ｂ・・・・・・ＶＤＤ電位が供給される電源パッド
１１・・・・・・・・・・・ＶＳＳ電位が供給される電源パッド
１１ａ、１１ｂ・・・・・・ＶＳＳ電位が供給される電源パッド
１２〜１３・・・・・・・・パッド
１４・・・・・・・・・・・高Ｓ／Ｎ回路用信号入出力ブロック
１５・・・・・・・・・・・ＶＤＤ電位供給入出力ブロック
１５ａ、１５ｂ・・・・・・ＶＤＤ電位供給入出力ブロック
１６・・・・・・・・・・・ＶＳＳ電位供給入出力ブロック
１６ａ、１６ｂ・・・・・・ＶＳＳ電位供給入出力ブロック
１７・・・・・・・・・・・内部回路用信号入出力ブロック
１７ａ、１７ｂ・・・・・・内部回路用信号入出力ブロック
１８〜１９・・・・・・・・電源ノイズ
２０〜２１・・・・・・・・電源ノイズ吸収経路
２２〜２３・・・・・・・・ボンディングワイヤ
２２ａ、２２ｂ・・・・・・ボンディングワイヤ
２３ａ、２３ｂ・・・・・・ボンディングワイヤ
２４、２５・・・・・・・・高Ｓ／Ｎ回路までの電源供給の一経路
２７・・・・・・・・・・・内部回路、内部回路用入出力ブロックの電源ノイズ
４１〜４６・・・・・・・・配線
４７Ａ、４７Ｂ・・・・・・データ出力回路
４８Ａ、４８Ｂ・・・・・・データ出力回路
４９Ａ、４９Ｂ・・・・・・内部回路
４１０〜４２１・・・・・・パッド
４３１、４３５・・外部ＶＳＳ端子
４３２、４３３、４３４・・外部ＶＤＤ端子
ＣＭ３１〜ＣＭ３６・・・・第３層目の配線層による配線抵抗
ＣＣ３１〜ＣＣ３６・・・・第３層目の配線接続層による配線接続抵抗
ＣＭ２０〜ＣＭ２９・・・・第２層目の配線層による配線抵抗
ＣＣ２１〜ＣＣ２８・・・・第２層目の配線接続層による配線接続抵抗
ＣＭ１１〜ＣＭ１８・・・・第１層目の配線層による配線抵抗
ＣＣ１０〜ＣＣ１９・・・・第１層目の配線接続層による配線接続抵抗
Ｃ１〜Ｃ６・・・・・・・・寄生容量
Claims (2)
- 高Ｓ／Ｎ比が要求される第１の回路ブロックと、
ノイズの発生源となる第２の回路ブロックと、
外部電源端子１から第１の電源電圧が供給される第１のパッドと、
前記第１のパッドに接続される第１の電源供給入出力ブロックと、
外部電源端子２から第２の電源電圧が供給される第２のパッドと、
前記第２のパッドに接続される第２の電源供給入出力ブロックと、
前記第１、第２の電源供給入出力ブロックに接続され前記第１の回路ブロックに電源を供給し外部との信号の入出力を行う第１の信号入出力ブロックと、
前記第１、第２の電源供給入出力ブロックに接続され前記第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックと、を内蔵する半導体集積回路において、
前記第１、第２の電源供給入出力ブロックが、
前記第１の信号入出力ブロックと前記第２の信号入出力ブロックの間に配置され、
前記第１の信号入出力ブロックが外部端子と未接続の第３のパッドを有し、前記第1もしくは第２の電源を前記第３のパッドを経由して前記第1の回路ブロックに供給することを特徴とする半導体集積回路。 - 高Ｓ／Ｎ比が要求される第１の回路ブロックと、
ノイズの発生源となる第２の回路ブロックと、
外部電源端子１から第１の電源電圧が供給される第１のパッドと、
前記第１のパッドに接続される第１の電源供給入出力ブロックと、
外部電源端子２から第２の電源電圧が供給される第２のパッドと、
前記第２のパッドに接続される第２の電源供給入出力ブロックと、
前記第１、第２の電源供給入出力ブロックに接続され前記第１の回路ブロックに電源を供給し外部との信号の入出力を行う第１の信号入出力ブロックと、
前記第１、第２の電源供給入出力ブロックに接続され前記第２の回路ブロックに電源を供給し外部との信号の入出力を行う第２の信号入出力ブロックと、を内蔵する半導体集積回路において、
前記第１、第２の電源供給入出力ブロックが、
前記第１の信号入出力ブロックと前記第２の信号入出力ブロックの間に配置され、
前記第２の信号入出力ブロックが外部端子と未接続の第４のパッドを有し、前記第1もしくは第２の電源を前記第４のパッドを経由して前記第２の回路ブロックに供給することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28459998A JP3601317B2 (ja) | 1998-10-06 | 1998-10-06 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28459998A JP3601317B2 (ja) | 1998-10-06 | 1998-10-06 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114456A JP2000114456A (ja) | 2000-04-21 |
| JP3601317B2 true JP3601317B2 (ja) | 2004-12-15 |
Family
ID=17680552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28459998A Expired - Fee Related JP3601317B2 (ja) | 1998-10-06 | 1998-10-06 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3601317B2 (ja) |
-
1998
- 1998-10-06 JP JP28459998A patent/JP3601317B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114456A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100929620B1 (ko) | 반도체장치와 전자장치 | |
| US8878351B2 (en) | Semiconductor device | |
| JP4969934B2 (ja) | 半導体装置 | |
| JP6429647B2 (ja) | 半導体装置 | |
| JP4707095B2 (ja) | 半導体回路 | |
| JP2007059449A (ja) | 半導体装置 | |
| KR100194312B1 (ko) | 정전 파괴 보호 회로를 구비한 반도체 디바이스 | |
| US8362614B2 (en) | Fine pitch grid array type semiconductor device | |
| JP4510370B2 (ja) | 半導体集積回路装置 | |
| JP5848517B2 (ja) | 半導体装置 | |
| JPH0555380A (ja) | 半導体集積回路装置 | |
| JP3601317B2 (ja) | 半導体集積回路 | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| US8569835B2 (en) | Semiconductor device | |
| JPH10284605A (ja) | 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路 | |
| JP4904619B2 (ja) | 半導体装置 | |
| JPH09107070A (ja) | 半導体集積回路装置 | |
| JP5405283B2 (ja) | 半導体装置およびその電力供給方法 | |
| JP2002057418A (ja) | プリント配線基板 | |
| JPH08274127A (ja) | 半導体装置 | |
| US20050161810A1 (en) | Semiconductor device | |
| JP5657264B2 (ja) | 半導体集積回路装置 | |
| JPH08316323A (ja) | 電源配線の形成方法及びそれを用いた回路装置 | |
| JPH09223758A (ja) | 半導体装置 | |
| JPH1197631A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |