JP2005347591A5 - - Google Patents

Download PDF

Info

Publication number
JP2005347591A5
JP2005347591A5 JP2004166661A JP2004166661A JP2005347591A5 JP 2005347591 A5 JP2005347591 A5 JP 2005347591A5 JP 2004166661 A JP2004166661 A JP 2004166661A JP 2004166661 A JP2004166661 A JP 2004166661A JP 2005347591 A5 JP2005347591 A5 JP 2005347591A5
Authority
JP
Japan
Prior art keywords
wiring
standard cell
predetermined
standard
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004166661A
Other languages
English (en)
Other versions
JP2005347591A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2004166661A priority Critical patent/JP2005347591A/ja
Priority claimed from JP2004166661A external-priority patent/JP2005347591A/ja
Priority to CNB2005100747650A priority patent/CN100505212C/zh
Priority to US11/142,378 priority patent/US7309908B2/en
Publication of JP2005347591A publication Critical patent/JP2005347591A/ja
Publication of JP2005347591A5 publication Critical patent/JP2005347591A5/ja
Pending legal-status Critical Current

Links

Claims (16)

  1. 所定階層の配線層を、スタンダードセル内の配線およびスタンダードセル間を結ぶ配線のいずれとしても用いることができるスタンダードセルであって、
    前記所定階層の配線層を用いて前記スタンダードセル内の配線を行うことにより形成された所定ノードと、
    前記所定階層の配線層からなる前記スタンダードセル間を結ぶ配線が、前記所定ノードの近傍に配置されるのを禁止するための禁止手段とを有し、
    前記所定ノードと前記禁止手段はともに前記所定階層に配置されることを特徴とするスタンダードセル。
  2. 所定階層の配線層を、スタンダードセル内の配線およびスタンダードセル間を結ぶ配線のいずれとしても用いることができるスタンダードセルであって、
    前記所定階層の配線層を用いて前記スタンダードセル内の配線を行うことにより形成された所定ノードと、
    前記所定階層の配線層からなる前記スタンダードセル間を結ぶ配線が、前記所定ノードの近傍に配置されるのを禁止するために、前記所定階層の配線層により形成された、前記所定ノードと同時には電位が変化しないシールド配線、前記所定ノードと同時に電位が変化しないシールド領域または前記スタンダードセル間を結ぶ配線の配置が禁止される配線禁止領域と
    を有することを特徴とするスタンダードセル。
  3. 請求項２記載のスタンダードセルであって、
    前記所定階層の配線により形成された、前記所定ノードと同時に電位が変化しないシールド配線は、電源電位または接地電位に接続されていることを特徴とするスタンダードセル。
  4. 請求項２記載のスタンダードセルであって、
    前記所定階層の配線からなる電位が変化しないシールド領域は、スタンダードセルのほぼ全面に形成されることを特徴とするスタンダードセル。
  5. 請求項２記載のスタンダードセルであって、
    前記スタンダードセル間を結ぶ配線の配置が禁止される配線禁止領域は、前記所定ノードの位置を中心としてその周囲に、所定の面積をもって設置されることを特徴とするスタンダードセル。
  6. 請求項１から請求項５のいずれかに記載のスタンダードセルであって、
    前記所定ノードは、動作中において一時的に、電位がフローティング状態になる、ダイナミック回路のダイナミックノードであることを特徴とするスタンダードセル。
  7. 請求項１から請求項６のいずれかに記載のスタンダードセルを用い、自動配置配線方式によりレイアウト設計された、スタンダードセル方式の半導体集積回路装置。
  8. 自動配置配線方式により、請求項１から請求項６のいずれかに記載のスタンダードセルを半導体チップ上に自動的に配置し、かつ、スタンダードセル間を結ぶ配線を、前記特定ノードまたは前記ダイナミックノードの近傍を避けて自動的に配設することを特徴とする、半導体集積回路装置のレイアウト設計方法。
  9. 所定階層の配線層を、スタンダードセル内の配線およびスタンダードセル間を結ぶ配線のいずれとしても用いることができるスタンダードセルであって、
    前記所定階層の配線層に形成された所定ノードと、
    前記所定階層の配線層において、前記所定ノードに沿って形成された禁止手段とを有し、
    前記所定階層の配線層において、前記所定ノードと前記禁止手段との間には、前記スタンダードセル間を結ぶ配線が敷設されていないこと
    を特徴とするスタンダードセル。
  10. 請求項９記載のスタンダードセルであって、
    前記禁止手段は、前記所定ノードと同時に電位が変化しないシールド配線であることを特徴とするスタンダードセル。
  11. 請求項１０記載のスタンダードセルであって、
    前記シールド配線は、電源電位または接地電位に接続されていることを特徴とするスタンダードセル。
  12. 所定階層の配線層を、スタンダードセル内の配線およびスタンダードセル間を結ぶ配線のいずれとしても用いることができるスタンダードセルであって、
    前記所定階層の配線層に形成された所定ノードと、
    前記所定階層の配線層において、前記所定ノードを取り囲むように設けられた禁止手段とを有し、
    前記所定階層の配線層において、前記スタンダードセル間を結ぶ配線は前記所定のノードに隣接していないこと
    を特徴とするスタンダードセル。
  13. 請求項１２記載のスタンダードセルであって、
    前記禁止手段は、前記所定ノードと同時に電位が変化しないシールド領域であることを特徴とするスタンダードセル。
  14. 請求項１３記載のスタンダードセルであって、
    前記シールド領域は、スタンダードセルのほぼ全面に形成されることを特徴とするスタンダードセル。
  15. 所定階層の配線層を、スタンダードセル内の配線およびスタンダードセル間を結ぶ配線のいずれとしても用いることができるスタンダードセルであって、
    前記所定階層の配線層に形成された所定ノードと、
    前記所定階層の配線層において、配線禁止領域とを有し、
    前記配線禁止領域には、前記スタンダードセル間を結ぶ配線が敷設されていないこと
    を特徴とするスタンダードセル。
  16. 請求項１５記載のスタンダードセルであって、
    前記配線禁止領域は、前記所定ノードの位置を中心としてその周囲に、所定の面積をもって設置されることを特徴とするスタンダードセル。
JP2004166661A 2004-06-04 2004-06-04 スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法 Pending JP2005347591A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004166661A JP2005347591A (ja) 2004-06-04 2004-06-04 スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法
CNB2005100747650A CN100505212C (zh) 2004-06-04 2005-06-02 标准单元、半导体集成电路器件及其版图设计方法
US11/142,378 US7309908B2 (en) 2004-06-04 2005-06-02 Standard cell, semiconductor integrated circuit device of standard cell scheme and layout design method for semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004166661A JP2005347591A (ja) 2004-06-04 2004-06-04 スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法

Publications (2)

Publication Number Publication Date
JP2005347591A JP2005347591A (ja) 2005-12-15
JP2005347591A5 true JP2005347591A5 (ja) 2007-07-19

Family

ID=35448715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004166661A Pending JP2005347591A (ja) 2004-06-04 2004-06-04 スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法

Country Status (3)

Country Link
US (1) US7309908B2 (ja)
JP (1) JP2005347591A (ja)
CN (1) CN100505212C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101394145B1 (ko) 2008-02-26 2014-05-16 삼성전자주식회사 스탠다드 셀 라이브러리 및 집적 회로
JP2010016258A (ja) * 2008-07-04 2010-01-21 Panasonic Corp 半導体集積回路装置
KR102362016B1 (ko) 2017-09-19 2022-02-10 삼성전자주식회사 마스터 슬레이브 플립 플롭
CN110750950B (zh) * 2019-10-14 2023-04-18 中国兵器工业集团第二一四研究所苏州研发中心 一种自动屏蔽版图关键信号线的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160241A (ja) * 1986-12-24 1988-07-04 Toshiba Corp スタンダ−ドセル方式の半導体集積回路
JPS63244877A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 半導体記憶装置
JP2834156B2 (ja) * 1988-10-31 1998-12-09 株式会社日立製作所 半導体集積回路装置
US5223733A (en) * 1988-10-31 1993-06-29 Hitachi, Ltd. Semiconductor integrated circuit apparatus and method for designing the same
JPH053252A (ja) * 1991-06-24 1993-01-08 Hitachi Ltd 半導体集積回路装置
JPH05152290A (ja) 1991-11-28 1993-06-18 Sanyo Electric Co Ltd 多層配線方法
JP2826446B2 (ja) * 1992-12-18 1998-11-18 三菱電機株式会社 半導体集積回路装置及びその設計方法
JPH0774252A (ja) * 1993-09-03 1995-03-17 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP3137072B2 (ja) * 1998-04-30 2001-02-19 日本電気株式会社 半導体集積回路の自動配線レイアウト方法
JP2000332117A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd 半導体集積回路の設計方法
JP3869675B2 (ja) * 2001-03-28 2007-01-17 三洋電機株式会社 半導体装置の配線構造
JP3910047B2 (ja) 2001-11-20 2007-04-25 松下電器産業株式会社 半導体記憶装置
JP4071507B2 (ja) * 2002-02-14 2008-04-02 株式会社東芝 半導体集積回路の階層レイアウト方法
US7943436B2 (en) * 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices

Similar Documents

Publication Publication Date Title
KR101163891B1 (ko) 관통 실리콘 비아의 그리드 매트릭스 구조를 이용한 집적회로 전력 공급
US7647574B2 (en) Basic cell design method for reducing the resistance of connection wiring between logic gates
US8873209B2 (en) Integrated circuit and method of providing electrostatic discharge protection within such an integrated circuit
JP5096321B2 (ja) 論理セルのセル隣接により形成された信号バスを有する集積回路
TW571395B (en) Multi-threshold MIS integrated circuit device and circuit design method thereof
US7786566B2 (en) Semiconductor integrated circuit
JP2005347591A5 (ja)
US5155390A (en) Programmable block architected heterogeneous integrated circuit
JP2009302258A (ja) 半導体集積回路
JP2005093575A (ja) 半導体集積回路装置と配線レイアウト方法
JP2005051193A (ja) 静電放電保護回路
JP5065606B2 (ja) 半導体装置
TW200629346A (en) Semiconductor device
JP2005347591A (ja) スタンダードセル、スタンダードセル方式の半導体集積回路装置および半導体集積回路装置のレイアウト設計方法
JP3212812B2 (ja) チップレイアウト方法
JP4880942B2 (ja) 半導体集積チップ、及び半導体集積装置
KR20100029628A (ko) 액티브 저항의 길이와 같은 너비를 갖는 커패시터를 포함하는 반도체 집적 회로의 배치 방법
JP2006210678A (ja) 半導体集積回路装置およびそのレイアウト設計方法
JP2007081270A (ja) 半導体装置および集積回路の設計方法
JP2004055954A (ja) 半導体集積回路およびそのレイアウト方法
JPH10326833A (ja) 半導体集積回路
JP2006344639A (ja) 半導体集積回路
TWI316828B (en) Method for depositing metal on the periphery of components
JP2007027314A (ja) 半導体集積回路装置
JP2009004626A (ja) 半導体装置のレイアウト設計方法およびレイアウト設計プログラム