JP4200926B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP4200926B2
JP4200926B2 JP2004067489A JP2004067489A JP4200926B2 JP 4200926 B2 JP4200926 B2 JP 4200926B2 JP 2004067489 A JP2004067489 A JP 2004067489A JP 2004067489 A JP2004067489 A JP 2004067489A JP 4200926 B2 JP4200926 B2 JP 4200926B2
Authority
JP
Japan
Prior art keywords
power
wiring
cell
circuit
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004067489A
Other languages
English (en)
Other versions
JP2005259879A5 (ja
JP2005259879A (ja
Inventor
博美 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34824577&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4200926(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004067489A priority Critical patent/JP4200926B2/ja
Priority to US11/070,205 priority patent/US7274210B2/en
Priority to KR1020050019736A priority patent/KR101114555B1/ko
Priority to EP14190409.4A priority patent/EP2835826B1/en
Priority to EP05290530A priority patent/EP1575091B1/en
Priority to EP14190410.2A priority patent/EP2835827B1/en
Priority to DE602005025951T priority patent/DE602005025951D1/de
Priority to EP10193384.4A priority patent/EP2287906B1/en
Priority to EP10193386.9A priority patent/EP2287907B1/en
Priority to CN2007101070196A priority patent/CN101060120B/zh
Priority to CNB2005100537135A priority patent/CN1324685C/zh
Publication of JP2005259879A publication Critical patent/JP2005259879A/ja
Priority to US11/808,976 priority patent/US7456659B2/en
Priority to US11/808,975 priority patent/US7459934B2/en
Publication of JP2005259879A5 publication Critical patent/JP2005259879A5/ja
Priority to US12/289,571 priority patent/US7696788B2/en
Publication of JP4200926B2 publication Critical patent/JP4200926B2/ja
Application granted granted Critical
Priority to US13/340,130 priority patent/USRE43912E1/en
Priority to US13/687,996 priority patent/USRE48694E1/en
Priority to US14/301,197 priority patent/USRE48373E1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
    • B63J—AUXILIARIES ON VESSELS
    • B63J2/00—Arrangements of ventilation, heating, cooling, or air-conditioning
    • B63J2/12—Heating; Cooling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/02—Filters adapted for location in special places, e.g. pipe-lines, pumps, stop-cocks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00—Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/40—Mixing liquids with liquids; Emulsifying
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01F—MIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F27/00—Mixers with rotary stirring devices in fixed receptacles; Kneaders
    • B01F27/80—Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a substantially vertical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ocean & Marine Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は半導体集積回路に係り、特に、高しきい電圧のトランジスタを使って未使用の回路への電源供給を遮断することにより消費電力の削減を図る半導体集積回路に関するものである。
低消費電力化や加工寸法の微細化に対応するため、半導体集積回路の電源電圧は年々低下している。電源電圧の低下により信号振幅が小さくなると、トランジスタのしきい電圧が信号振幅に対して相対的に高くなるため、トランジスタのオン電流が減少し、遅延が増大する。そのため、トランジスタのしきい電圧も電源電圧に応じて低下させる必要がある。しかしながら、トランジスタのしきい電圧を低下させると、オフ状態におけるリーク電流が増えるため、低消費電力化が阻害されるという不利益が生じる。
このようなリーク電流の増大を防止する技術として、ＭＴＣＭＯＳ（multi-threshold complementary metal oxide semiconductor）と称される回路技術が知られている。ＭＴＣＭＯＳでは、例えば特定の機能を果たす回路ブロックごとに、その電源線に高しきい電圧のトランジスタスイッチが挿入される。そして回路ブロックが未使用状態になったとき、トランジスタスイッチがオフに設定されて、回路ブロック中の各トランジスタに流れるリーク電流が遮断される。これにより、未使用の回路ブロックに流れる無駄なリーク電流を大幅に減らすことができる。
しかしながら、従来、こうしたＭＴＣＭＯＳ技術を取り入れた半導体集積回路を設計するにあたって、電源線に挿入するトランジスタスイッチのレイアウト設計は人手により行われている。例えば、特定の機能を果たす回路ブロックごとに、その内部の回路セルの配置や配線をＣＡＤ装置で自動設計し、その後、回路ブロックの外側の電源線にトランジスタスイッチを配置する作業が人手で行われている。
そのため、設計作業の負担が増え、製品の開発期間が長くなるという不利益が生じている。
一方、電源電圧の低下に伴って、電源線の抵抗成分に生じる僅かな電圧降下が、信号の遅延に大きく影響を与えるようになっている。すなわち、電源電圧が低くなると、トランジスタのしきい電圧に対する信号振幅の余裕が小さくなるため、電源電圧が僅かに低下しても大きな信号遅延が生じる。
このような状況下で、トランジスタスイッチが電源線に挿入されると、これによる電圧降下が更に加わるため、上記の問題はより深刻になる。特に、外部の電源線からの距離が長くなる回路ブロックの中心部での信号遅延が大きくなるため、回路ブロックの単体を設計した段階では正常に動作しても、後から電源線にトランジスタスイッチを挿入すると動作しなくなるといった問題が生じる。また、回路ブロックを更に上位階層のブロックに接続した場合に、要求されるタイミングを満たせなくなる問題が生じる。
本発明はかかる事情に鑑みてなされたものであり、その目的は、電源スイッチを挿入するレイアウト設計の負担を軽減できるとともに、電源スイッチで生じる電圧降下が信号遅延に与える影響を緩和できる半導体集積回路を提供することにある。
本発明の半導体集積回路は、複数の回路セルを有する半導体集積回路であって、縞状に配置された複数の電源線群と、上記電源線群から分岐して、少なくとも１つの上記回路セルに電源を供給する複数の分岐線群と、上記分岐線群上に挿入され、入力される制御信号に応じて上記回路セルへの電源の供給を遮断する電源スイッチセルとを有する。
上記本発明によると、複数の電源線群が縞状に配置されており、この電源線群から分岐する複数の分岐線群によって、上記回路セルに電源が供給される。そして、この分岐線群上に挿入される上記電源スイッチセルにより、上記回路セルへの電源供給が遮断される。
そのため、上記電源スイッチセルは、上記回路セルの配置領域に分散して配置され、上記電源スイッチセルによる電源供給の遮断は、比較的少数の回路セルごとに、きめ細かく行われる。これにより、回路ブロックごとに電源スイッチを設ける従来の方法に比べて、電源スイッチによる電源の電圧降下が小さくなるとともに、上記電源スイッチセルの配置の自由度が高まる。
好適には、上記分岐線群は、分岐元の電源線群と所定の角度をなす方向に伸びて形成される。
これにより、電源の配線構造の対称性が高まる。
また、好適には、上記電源スイッチセルは、上記分岐線群に含まれる少なくとも１つの分岐線を上記制御信号に応じて切断するスイッチ用トランジスタを含む。このスイッチ用トランジスタは、上記切断によって電源供給が遮断される回路セルの非切断時における消費電力に応じて設定された駆動能力を有する。例えば、該消費電力が大きいほど大きな駆動能力を有する。
上記スイッチ用トランジスタの駆動能力を、上記スイッチ用トランジスタを介して電源が供給される回路セルの消費電力に応じた適切な大きさに設定することで、上記トランジスタ用スイッチの駆動能力を一律に設定する場合に比べて、電源電圧の低下を抑えつつ、回路面積やリーク電流を小さくすることが可能になる。
また、上記電源スイッチセルは、少なくとも一部が上記電源線群の下層領域に含まれても良く、上記電源線群から上記電源スイッチセルに分岐する上記分岐線群は、上記電源線群から配線層を貫いて下層に伸びるコンタクト配線を含んでも良い。
これにより、上記回路セルの配置密度が向上する。
更に、上記電源スイッチセルは、上記電源スイッチセルを間に挟んで互いに反対方向に伸びて形成され、それぞれ異なる回路セルに電源を供給する２つの上記分岐線に接続される第１の配線と、上記電源線群からの分岐線に接続される第２の配線と、上記第１の配線と上記第２の配線との間に接続され、上記制御信号に応じてオンまたはオフするスイッチ回路とを含んでも良い。
あるいは、上記電源スイッチセルは、上記回路セルに電源を供給する上記分岐線に接続される第３の配線と、上記電源線群からの分岐線であって、上記電源スイッチセルを間に挟んで、上記第３の配線に接続される分岐線と反対方向に伸びて形成された分岐線に接続される第４の配線と、上記第３の配線と上記第４の配線との間に接続され、上記制御信号に応じてオンまたはオフするスイッチ回路とを含んでも良い。
また、上記分岐線群は、第１の分岐線と、上記電源線群の電源線に接続される第２の分岐線とを含んでも良く、上記電源スイッチ用回路セルは、上記制御信号に応じて上記第１の分岐線と上記第２の分岐線との接続をオンまたはオフしても良く、上記複数の回路セルは、上記第１の分岐線から電源を供給される第１の回路セルと、上記第２の分岐線から電源を供給される第２の回路セルとを含んでも良い。
この場合、上記第１の分岐線および上記第２の分岐線は、同一の配線層において並んで形成されても良いし、あるいは、異なる配線層において互いに向かい合って形成されても良い。
更に、この場合、上記電源スイッチセルは、上記第１の分岐線上に挿入される第５の配線と、上記第２の分岐線上に挿入される第６の配線と、上記第１の分岐線と上記第２の分岐線との間に接続されるスイッチ回路とを含んでも良い。
本発明によれば、電源スイッチセルの配置の自由度が高くなり、ＣＡＤ装置によるレイアウトの自動設計を容易に実現できるため、レイアウト設計の負担を軽減できる。
また、電源スイッチセルによる電源の電圧降下を抑えることができるため、電源スイッチセルで生じる電圧降下が信号遅延に与える影響を緩和できる。
以下、本発明の６つの実施形態について、図面を参照して説明する。
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体集積回路の構成の一例を示す図である。同図においては、電源に関連する配線と、これに接続される回路セルとが概略的に図解されている。
図１に示す半導体集積回路は、複数の電源線群ＰＬ１と、複数の電源線群ＰＬ２と、複数の分岐線群ＢＬ１，ＢＬ２と、複数の回路セル１０と、複数の電源スイッチセル２０と、回路ブロック３０と、複数の電源入力用セル４１，４２とを有する。
なお、電源線群ＰＬ１は、本発明の電源線群の一実施形態である。
分岐線群ＢＬ２は、本発明の分岐線群の一実施形態である。
回路セル１０は、本発明の回路セルの一実施形態である。
電源スイッチセル２０は、本発明の電源スイッチセルの一実施形態である。
電源線群ＰＬ１は、縞状に配置されており、図１の例では、ほぼ等間隔で平行に配置されている。
電源線群ＰＬ２は、電源線群ＰＬ１に対して直交する向きで、縞状に配置されている。図１の例では、ほぼ等間隔で平行に配置されている。
そして、この縞状の電源線群ＰＬ１と縞状の電源線群ＰＬ２とが互いに交わり合って、格子縞状の電源線パターンを形成している。
電源線群ＰＬ１およびＰＬ２は、それぞれ電源線ＶＤＤおよびＶＳＳを有しており、上述した格子縞状の電源線パターンの交点において、互いの電源線ＶＤＤ同士および電源線ＶＳＳ同士が接続されている。
この格子縞状の電源線パターンにおいて、四方の外枠の電源線群ＰＬ１，ＰＬ２には、それぞれ電源入力用セル４１，４２が接続されている。電源線ＶＳＳは電源入力用セル４１、電源線ＶＤＤは電源入力用セル４２に接続される。
この電源入力用セル４１および４２を介して、半導体集積回路の外部から電源線ＶＳＳおよびＶＤＤに電源電圧が供給される。
分岐線群ＢＬ１およびＢＬ２は、電源線群ＰＬ１から分岐して、半導体集積回路における回路の基本単位である回路セル１０に電源を供給する。
また、分岐線群ＢＬ１およびＢＬ２は、それぞれ、電源線群ＰＬ１と所定の角度をなす方向に伸びて形成される。例えば図１に示すように、電源線群ＰＬ１と直交する方向に伸びて形成される。
１つの電源線群ＰＬ１から、このような分岐線群が複数分岐しており、それぞれの分岐線群には、複数の回路セル１０が接続される。
半導体集積回路に含まれる回路セル１０は、基本的に、こうした分岐線群から電源供給を受ける。ただし、常時動作する等により電源線の遮断が不要な回路については、例えば図１に示す回路ブロック３０のように、分岐線群を経由せず、電源線群から直接電源供給を受けるものも含まれる。
分岐線群ＢＬ１は、２つの分岐線（ＶＤＤＡおよびＶＳＳＡ）を有する。分岐線ＶＤＤＡは電源線ＶＤＤ、分岐線ＶＳＳＡは電源線ＶＳＳにそれぞれ接続される。
一方、分岐線群ＢＬ２も、２つの分岐線（ＶＤＤＢおよびＶＳＳＢ））を有する。分岐線ＶＤＤＢは電源線ＶＤＤ、分岐線ＶＳＳＢは電源線ＶＳＳにそれぞれ接続される。
分岐線群ＢＬ１とＢＬ２との違いは、電源スイッチセル２０の挿入の有無にある。すなわち、両者のうち、分岐線群ＢＬ２上には、電源スイッチセル２０が挿入される。
電源スイッチセル２０は、図示しない制御信号を入力し、これに応じて、分岐線群ＢＬ２に接続される回路セル１０への電源の供給を遮断する。
例えば、電源スイッチセル２０は、スイッチ用トランジスタを含んでおり、入力される制御信号に応じて、分岐線群ＢＬ２の少なくとも一方の分岐線を切断する。
ＭＴＣＭＯＳ型の半導体集積回路の場合、このスイッチ用トランジスタには、高しきい電圧のＭＯＳトランジスタが用いられる。例えば、分岐線ＶＳＳＢを制御信号に応じて切断する場合、スイッチ用トランジスタとして高しきい電圧のｎ型ＭＯＳトランジスタが用いられる。分岐線ＶＤＤＢを制御信号に応じて切断する場合は、高しきい電圧のｐ型ＭＯＳトランジスタが用いられる。
図２は、本実施形態に係る半導体集積回路のレイアウトの一例を示す図である。
図２において、符号‘４０’は、電源入力用セル４１および４２を含む入出力用セルを示す。その他、図１と図２の同一符号は同一の構成要素を示している。
半導体集積回路が形成される矩形状の半導体チップの４つの辺には、それぞれ複数の入出力用セル４０が列をなして配列されており、これらの入出力用セル４０に囲まれた内側に、上述した格子縞状の電源線パターンが形成されている。
格子縞状の電源線パターンの内部には、大まかに分けて、分岐線群ＢＬ１に接続された回路セル１０が配置される電源非遮断領域Ａ１と、分岐線群ＢＬ２に接続された回路セル１０が配置される電源遮断領域Ａ２と、分岐線群ＢＬ１，ＢＬ２に接続されないその他の領域（図３の例では回路ブロック３０の領域）とがある。
図２に示す電源非遮断領域Ａ１と電源遮断領域Ａ２は、各分岐線群における電源スイッチセル２０の挿入の有無を選択することによって、それぞれの範囲を自由に定めることが可能である。
図３は、本実施形態に係る半導体集積回路のレイアウト例の拡大図である。図１と図３の同一符号は同一の構成要素を示している。
図３の例において、電源スイッチセル２０は、その一部が電源線群ＰＬ１の下層領域に含まれている。電源線群ＰＬ１から電源スイッチセル２０へ分岐する配線には、例えば、電源線群ＰＬ１から配線層を貫いて下層に伸びるコンタクト配線が用いられる。
以上のように、本実施形態に係る半導体集積装置によれば、複数の電源線群ＰＬ１が縞状に配置されており、この電源線群ＰＬ１から分岐する複数の分岐線群ＢＬ２によって、回路セル１０に電源が供給される。そして、この分岐線群ＢＬ２上に挿入される電源スイッチセル２０により、回路セル１０への電源供給が遮断される。
そのため、電源スイッチセル２０を、回路セル１０の配置可能な領域に広く分散して配置して、電源スイッチセル２０による電源供給の遮断を、比較的少数の回路セルごとに、きめ細かく行うことが可能になる。
これにより、回路ブロックごとに電源スイッチを設ける従来の方法に比べて、電源スイッチセル２０に流れる電源電流が減少して、その電源電圧降下が小さくなるため、電源スイッチセル２０で生じる電圧降下が信号遅延に与える影響を緩和できる。
また、回路ブロックの外部に電源スイッチを配置する従来の方法に比べて、電源スイッチセル２０の配置の自由度が高くなり、図２や図３に示すように電源遮断領域を自由に定めることが可能になるため、電源スイッチセル２０を含めたレイアウトの自動設計を容易に実現できる。したがって、従来人手で行われていた設計作業の負担を軽減し、開発期間の短縮を図ることができる。
更に、分岐線群ＢＬ２は、分岐元の電源線群ＰＬ１と直交する方向に伸びて形成されるため、電源の配線構造の対称性が高くなる。これにより、電源スイッチセル２０を含めたレイアウトの自動設計をより容易に実現することが可能になる。
また、図３に示すように、電源スイッチセル２０を、その少なくとも一部が電源線群ＰＬ１の下層領域に含まれるように配置することによって、電源線群ＰＬ１の下層領域を有効に活用できるため、回路面積の無駄な増大を防ぎ、回路セル１０の配置密度を向上させることができる。
＜第２の実施形態＞
次に、本発明の第２の実施形態を述べる。
第２の実施形態に係る半導体集積回路は、電源スイッチセルおよび回路セルの構成と、これらを接続する分岐線群の構造について、第１の実施形態に係る半導体集積回路をより具体化したものである。電源線群の配置等の全体的な構成については、第１の実施形態に係る半導体集積回路と同様である。
図４は、本発明の第２の実施形態に係る回路セル１１の構成の一例を示す図である。
図４に示す回路セル１１は、ｐ型ＭＯＳトランジスタＱｐ１およびｎ型ＭＯＳトランジスタＱｎ１の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線Ｌ１１１およびＬ１１２を有する。
なお、図４においては一例としてインバータ回路セルを示しているが、本実施形態で述べる回路セル１１には、例えばＮＡＮＤ回路セルなどのように、基本回路として用いられる他の種々の回路セルも含まれる。
配線Ｌ１１１は、分岐線ＶＳＳＢに接続される配線であり、後述する電源スイッチセル２１がオン状態のとき、電源線ＶＳＳと同様な電位を有する。
配線Ｌ１１２は、分岐線ＶＤＤＢに接続される配線であり、電源線ＶＤＤと同様な電位を有する。
この配線Ｌ１１１とＬ１１２は、矩形状の回路セル１１の対向する辺部に形成されており、その間にインバータ回路が配置されている。
図５は、本実施形態に係る電源スイッチセル２１の構成の一例を示す図である。
電源スイッチセル２１は、ｎ型ＭＯＳトランジスタＱｎ２と、配線Ｌ２１１〜Ｌ２１３とを有する。
ｎ型ＭＯＳトランジスタＱｎ２は、本発明のスイッチ回路の一実施形態である。
配線Ｌ２１１は、本発明の第１の配線の一実施形態である。
配線Ｌ２１２は、本発明の第２の配線の一実施形態である。
配線Ｌ２１１は、それぞれ異なる回路セル１１に電源を供給する２つの分岐線ＶＳＳＢに接続される配線である。この２つの分岐線ＶＳＳＢは、図６に示すように、電源スイッチセル２１を間に挟んで、互いに反対方向に伸びて形成されている。
配線Ｌ２１２は、電源線ＶＳＳからの分岐線に接続される配線であり、電源線ＶＳＳと同様な電位を有する。
配線Ｌ２１３は、分岐線ＶＤＤＢに接続される配線であり、電源線ＶＤＤと同様な電位を有する。
ｎ型ＭＯＳトランジスタＱｎ２は、ドレインが配線Ｌ２１１に接続され、ソースおよび基板が配線Ｌ２１２に接続されている。また、ゲートに制御信号Ｓｃが入力されており、この信号レベルに応じてオンまたはオフする。
ｎ型ＭＯＳトランジスタＱｎ２がオンすると、配線Ｌ２１１と配線Ｌ２１２とが接続され、２つの分岐線ＶＳＳＢにつながる回路セル１１に電源が供給される。ｎ型ＭＯＳトランジスタＱｎ２がオフすると、配線Ｌ２１１と配線Ｌ２１２とが切り離され、回路セル１１への電源供給が遮断される。
配線Ｌ２１１は、矩形状の電源スイッチセル２１の一辺部に形成されており、その一部が電源スイッチセル２１の内側に向かってコ字状に凹んでいる。配線Ｌ２１２は、このコ字状の凹み部分に形成されている。配線Ｌ２１３は、配線Ｌ２１１と向かい合う辺部に形成される。ｎ型ＭＯＳトランジスタＱｎ２は、配線Ｌ２１１とＬ２１３との間に配置されている。
図６は、本実施形態に係る半導体集積回路のレイアウトの一例を示す図である。
図６の例では、電源線群ＰＬ１から分岐線群ＢＬ２−１〜ＢＬ２−４が分岐している。分岐線群ＢＬ２−１〜ＢＬ２−４は、それぞれ分岐線ＶＤＤＢおよびＶＳＳＢを有しており、何れも電源線群ＰＬ１と直交する方向に伸びている。
分岐線群ＢＬ２−１およびＢＬ２−２は、互いに隣接しており、分岐線ＶＳＳＢ共有している。
分岐線群ＢＬ２−３およびＢＬ２−４は、互いに隣接しており、分岐線ＶＳＳＢ共有している。
分岐線群ＢＬ２−１およびＢＬ２−３は、電源線群ＰＬ１の共通の分岐点から分岐しており、共通の電源スイッチセル２１を経由して、互いに反対方向に伸びている。
分岐線群ＢＬ２−２およびＢＬ２−４は、電源線群ＰＬ１の共通の分岐点から分岐しており、共通の電源スイッチセル２１を経由して、互いに反対方向に伸びている。
また、分岐線群ＢＬ２−１およびＢＬ２−３につながる電源スイッチセル２１と、分岐線群ＢＬ２−２およびＢＬ２−４につながる電源スイッチセル２１は、何れも、その少なくとも一部が、電源線群ＰＬ１の下層領域に含まれている。
電源線ＶＳＳから配線Ｌ２１２へ分岐する配線には、配線層を貫いて電源線ＶＳＳとその下層の配線Ｌ２１２とを接続するコンタクト配線ＣＴ２が用いられる。
電源線ＶＤＤから配線Ｌ２１３へ分岐する配線には、配線層を貫いて電源線ＶＤＤとその下層の配線Ｌ２１３とを接続するコンタクト配線ＣＴ１が用いられる。
また、この２つの電源スイッチセル２１は、互いに隣接しており、両者の配線Ｌ２１１が電気的につながっているため、並列接続された２つのスイッチとして機能する。したがって、この２つの電源スイッチセル２１のｎ型ＭＯＳトランジスタＱｎ２は、同一の制御信号Ｓｃによってともにオンオフするように制御される。
以上説明したように、本実施形態によれば、電源線群ＰＬ１を構成する２つの電源線（ＶＤＤ，ＶＳＳ）の代わりに、分岐線ＶＳＳＢを構成する２つの分岐線（ＶＤＤＢ，ＶＳＳＢ）が回路セル１１に接続される配線構造であるため、従来の半導体集積回路で用いられる一般的な回路セルを、本実施形態の回路セル１１として流用することが可能である。
また、電源スイッチセル２１を、その少なくとも一部が電源線群ＰＬ１の下層領域に含まれるように配置するため、回路セル１１の配置密度を向上させることができる。
更に、互いに隣接する分岐線群同士、電源スイッチセル同士において配線を共有するため、回路面積を削減することができる。
図６の例では、２つの電源スイッチセル２１が並列接続される構造になるため、これを１つの電源スイッチセル２１に減らしても動作可能である。すなわち、１つの電源スイッチセル２１で４つの分岐線群の電源供給を制御することも可能である。
その他、第１の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
＜第３の実施形態＞
次に、本発明の第３の実施形態を述べる。
第３の実施形態に係る半導体集積回路は、上述した第２の実施形態における電源スイッチセルの構成および配線構造の一部を変更したものである。電源線群の配置等の全体的な構成や、回路セルの構成については、第１および第２の実施形態に係る半導体集積回路と同様である。
図７は、本発明の第３の実施形態に係る電源スイッチセル２２の構成の一例を示す図である。
電源スイッチセル２２は、ｎ型ＭＯＳトランジスタＱｎ３と、配線Ｌ２２１〜Ｌ２２３とを有する。
ｎ型ＭＯＳトランジスタＱｎ３は、本発明のスイッチ回路の一実施形態である。
配線Ｌ２２１は、本発明の第３の配線の一実施形態である。
配線Ｌ２２２は、本発明の第４の配線の一実施形態である。
配線Ｌ２２１は、回路セル１１に電源を供給する分岐線ＶＳＳＢ１に接続される配線である。上述した電源スイッチセル２１の配線Ｌ２１１とは異なり、接続される分岐線の数は１つである。
配線Ｌ２２２は、電源線ＶＳＳからの分岐線ＶＳＳＢ２に接続される配線である。この配線ＶＳＳＢ２は、図８に示すように、電源スイッチセル２２を間に挟んで、分岐線ＶＳＳＢ１とは反対の方向に伸びて形成されている。
配線Ｌ２２３は、分岐線ＶＤＤＢに接続される配線であり、電源線ＶＤＤと同様な電位を有する。
ｎ型ＭＯＳトランジスタＱｎ３は、ドレインが配線Ｌ２２１に接続され、ソースおよび基板が配線Ｌ２２２に接続される。また、ゲートに制御信号Ｓｃが入力され、この信号レベルに応じてオンまたはオフする。
ｎ型ＭＯＳトランジスタＱｎ３がオンすると、配線Ｌ２２１と配線Ｌ２２２とが接続され、分岐線ＶＳＳＢ１につながる回路セル１１に電源が供給される。ｎ型ＭＯＳトランジスタＱｎ３がオフすると、配線Ｌ２２１と配線Ｌ２２２とが切り離され、回路セル１１への電源供給が遮断される。
配線Ｌ２２２は、矩形状の電源スイッチセル２２の１つの角部を起点として辺に沿って伸びており、その終端が、他方の角部に届く手前で止まっている。配線Ｌ２２１は、当該他方の角部を起点として配線Ｌ２２２と同じ辺に沿ってに伸びており、その途中で、配線Ｌ２２１をよけるために電源スイッチセル２２の内側に階段状に折れ曲がり、この折れ曲がり部から終端まで、配線Ｌ２２１と並んで平行に伸びている。配線Ｌ２２３は、配線Ｌ２２２が形成される辺部と向かい合う他方の辺部に形成される。ｎ型ＭＯＳトランジスタＱｎ３は、配線Ｌ２２１と配線Ｌ２２３との間の領域に配置される。
図８は、本実施形態に係る半導体集積回路のレイアウトの一例を示す図である。
図８の例では、電源線群ＰＬ１から分岐線群ＢＬ３−１〜ＢＬ３−４が分岐している。分岐線群ＢＬ３−１〜ＢＬ３−４は、それぞれ分岐線ＶＤＤＢおよびＶＳＳＢを有しており、分岐線ＶＳＳＢは、更に分岐線ＶＳＳＢ１とＶＳＳＢ２とを含んでいる。
分岐線ＶＤＤＢは、電源線ＶＤＤとコンタクト配線ＣＴ３を介して接続される。
分岐線ＶＳＳＢ２は、電源線ＶＳＳとコンタクト配線ＣＴ４を介して接続される。
分岐線ＶＳＳＢ１は、電源スイッチセル２２を介して分岐線ＶＳＳＢ２と接続される。
これらの分岐線は、何れも電源線群ＰＬ１と直交する方向に伸びている。
分岐線群ＢＬ３−１およびＢＬ３−２は、互いに隣接しており、分岐線ＶＳＳＢ（ＶＳＳＢ１およびＶＳＳＢ２）を共有している。
分岐線群ＢＬ３−３およびＢＬ３−４は、互いに隣接しており、分岐線ＶＳＳＢ（ＶＳＳＢ１およびＶＳＳＢ２）を共有している。
分岐線群ＢＬ３−１およびＢＬ３−３は、電源線群ＰＬ１の共通の分岐点から分岐しており、この分岐点から互いに反対方向に伸びている。
分岐線群ＢＬ３−２およびＢＬ３−４は、電源線群ＰＬ１の共通の分岐点から分岐しており、この分岐点から互いに反対方向に伸びている。
分岐線群ＢＬ３−１およびＢＬ３−２にそれぞれ挿入される電源スイッチセル２２は、互いに隣接しており、配線Ｌ２２１が電気的につながっている。そのため、この２つの電源スイッチセル２２は、並列接続された２つのスイッチとして機能する。したがって、この２つの電源スイッチセル２２のｎ型ＭＯＳトランジスタＱｎ３は、同一の制御信号Ｓｃによってともにオンオフするように制御される。
分岐線群ＢＬ３−１およびＢＬ３−２に挿入される２つの電源スイッチセル２２についても同様であり、同一の制御信号Ｓｃによって制御される。
以上説明したように、本実施形態によれば、上述した第２の実施形態と同様に、電源線群ＰＬ１を構成する２つの電源線（ＶＤＤ，ＶＳＳ）の代わりに、分岐線ＶＳＳＢを構成する２つの分岐線（ＶＤＤＢ，ＶＳＳＢ）が回路セル１１に接続される配線構造であるため、従来の半導体集積回路で用いられる一般的な回路セルを、本実施形態の回路セル１１として流用することが可能である。
また、電源スイッチセル２２を挟んで反対方向に伸びる２つの分岐線ＶＳＳＢ１およびＶＳＳＢ２のうち、分岐線ＶＳＳＢ１はｎ型ＭＯＳトランジスタＱｎ３によって電源供給を制御され、分岐線ＶＳＳＢ２は電源線ＶＳＳから常に電源が供給される。
そのため、常に動作させる回路セル１１については、図８に示すように、電源線群ＰＬ１と電源スイッチセル２２との間の空きスペースに配置して、そこで分岐線ＶＳＳＢ２およびＶＤＤＢから電源を供給することも可能である。
また、このような常に動作させる回路セル１１が無い場合には、電源スイッチセル２２を、その少なくとも一部が電源線群ＰＬ１の下層領域に含まれるように配置しても良い。これにより、回路セル１１の配置密度を向上させることができる。
更に、図８の例では、２つの電源スイッチセル２２が並列接続される構造になるため、これを１つの電源スイッチセル２２に減らしても動作可能である。すなわち、１つの電源スイッチセル２１で２つの分岐線群の電源供給を制御することも可能である。
また、本実施形態においても、第１の実施形態と同様に、互いに隣接する分岐線群同士、電源スイッチセル同士において配線を共有するため、回路面積を削減することができる。
その他、第１の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
＜第４の実施形態＞
次に、本発明の第４の実施形態を述べる。
第４の実施形態に係る半導体集積回路は、第２および第３の実施形態に係る半導体集積回路において２本の分岐線で構成されていた分岐線群を３本の分岐線で構成されるように変更し、常に電源供給が必要な回路セルを分岐線群上に自由に配置できるようにしたものである。電源線群の配置等の全体的な構成については、第１の実施形態に係る半導体集積回路と同様である。
図９は、本発明の第４の実施形態に係る回路セル１２の構成の一例を示す図である。
図９に示す回路セル１２は、ｐ型ＭＯＳトランジスタＱｐ１およびｎ型ＭＯＳトランジスタＱｎ１の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線Ｌ１２１〜Ｌ１２３を有する。
なお、図９においては一例としてインバータ回路セルを示しているが、本実施形態で述べる回路セル１２には、例えばＮＡＮＤ回路セルなどのように、基本回路として用いられる他の種々の回路セルも含まれる。
インバータ回路（Ｑｐ１，Ｑｎ１）は、配線Ｌ１２１およびＬ１２３の間に接続されており、これらの配線から電源供給を受ける。したがって、後述する電源スイッチセル２３がオフ状態の場合、インバータ回路への電源供給は停止される。
なお、図９の例では、ｐ型ＭＯＳトランジスタＱｐ１の基板が配線Ｌ１２３に接続され、ｎ型ＭＯＳトランジスタＱｎ１の基板が配線Ｌ１２２に接続されている。後述するように、配線Ｌ１２２およびＬ１２３は常に電源線ＶＳＳおよびＶＤＤに接続されるため、電源遮断の有無に関わらず、これらのＭＯＳトランジスタの基板電位を安定に保つことができる。
配線Ｌ１２１は、分岐線ＶＳＳＢ３に接続される配線であり、後述する電源スイッチセル２３がオン状態のとき、電源線ＶＳＳと同様な電位を有する。
配線Ｌ１２２は、分岐線ＶＳＳＢ３と同一配線層の分岐線ＶＳＳＢ４に接続される配線であり、電源線ＶＳＳと同様な電位を有する。
配線Ｌ１２３は、分岐線ＶＤＤＢに接続される配線であり、電源線ＶＤＤと同様な電位を有する。
配線Ｌ１２２とＬ１２３は、矩形状の回路セル１２の対向する辺部にそれぞれ形成されている。配線Ｌ１２１は、配線Ｌ１２２と隣接した位置に、これと平行な方向に伸びて形成されている。インバータ回路は、この配線Ｌ１２１とＬ１２３との間の領域に配置される。
図１０は、本実施形態に係る回路セル１３の構成の一例を示す図である。
図１０に示す回路セル１３は、ｐ型ＭＯＳトランジスタＱｐ１およびｎ型ＭＯＳトランジスタＱｎ１の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線Ｌ１３１〜Ｌ１３３を有する。
回路セル１３における配線Ｌ１３１，Ｌ１３２，Ｌ１３３は、上述した回路セル１２における配線Ｌ１２１，Ｌ１２２，Ｌ１２３とそれぞれ対応しており、両者の構造や接続先の分岐線は同じである。
回路セル１２と回路セル１３との違いは、インバータ回路（Ｑｐ１，Ｑｎ１）に電源を供給する配線にある。すなわち、回路セル１２は配線Ｌ１２１およびＬ１２３から電源供給を受けるため、電源スイッチセル２３がオフのときに電源供給が遮断されるが、回路セル１３は配線Ｌ１３２およびＬ１３３から電源供給を受けるため、電源スイッチセル２３の状態に関わらず常に電源が供給される。
図１１は、本実施形態に係る電源スイッチセル２３の構成の一例を示す図である。
電源スイッチセル２３は、ｎ型ＭＯＳトランジスタＱｎ４と、配線Ｌ２３１〜Ｌ２３３とを有する。
ｎ型ＭＯＳトランジスタＱｎ４は、本発明のスイッチ回路の一実施形態である。
配線Ｌ２３１は、本発明の第５の配線の一実施形態である。
配線Ｌ２３２は、本発明の第６の配線の一実施形態である。
配線Ｌ２３１は、回路セル１２に電源を供給する分岐線ＶＳＳＢ３に接続される配線である。ｎ型ＭＯＳトランジスタＱｎ４がオンのとき、電源線ＶＳＳと同様な電位を有する。
配線Ｌ２３２は、電源線ＶＳＳからの分岐線ＶＳＳＢ４に接続される配線であり、電源線ＶＳＳと同様な電位を有する。
配線Ｌ２３３は、分岐線ＶＤＤＢに接続される配線であり、電源線ＶＤＤと同様な電位を有する。
ｎ型ＭＯＳトランジスタＱｎ４は、ドレインが配線Ｌ２３１に接続され、ソースおよび基板が配線Ｌ２３２に接続される。また、ゲートに制御信号Ｓｃが入力され、この信号レベルに応じてオンまたはオフする。
ｎ型ＭＯＳトランジスタＱｎ４がオンすると、配線Ｌ２３１と配線Ｌ２３２とが接続され、分岐線ＶＳＳＢ３につながる回路セル１２に電源が供給される。ｎ型ＭＯＳトランジスタＱｎ４がオフすると、配線Ｌ２３１と配線Ｌ２３２とが切り離され、回路セル１２への電源供給が遮断される。
配線Ｌ２３２とＬ２３３は、矩形状の電源スイッチセル２３の対向する辺部にそれぞれ形成されている。配線Ｌ２３１は、配線Ｌ２３２と隣接した位置に、これと平行な方向に伸びて形成されている。ｎ型ＭＯＳトランジスタＱｎ４は、この配線Ｌ２３１とＬ２３３との間の領域に配置される。
図１２は、本実施形態に係る半導体集積回路のレイアウトの一例を示す図である。
図１２の例では、電源線群ＰＬ１から分岐線群ＢＬ４−１〜ＢＬ４−４が分岐している。分岐線群ＢＬ４−１〜ＢＬ４−４は、それぞれ分岐線ＶＤＤＢ、ＶＳＳＢ３、およびＶＳＳＢ４を有している。ただし、分岐線ＶＳＳＢ３は、電源線ＶＳＳと直接接続されておらず、電源スイッチセル２３がオンのときに、分岐線ＶＳＳＢ４を介して電源線ＶＳＳと接続される。また、これらの分岐線は、何れも電源線群ＰＬ１と直交する方向に伸びている。
分岐線群ＢＬ４−１およびＢＬ４−２は、互いに隣接しており、分岐線ＶＳＳＢ４共有している。
分岐線群ＢＬ４−３およびＢＬ４−４は、互いに隣接しており、分岐線ＶＳＳＢ４を共有している。
分岐線群ＢＬ４−１およびＢＬ４−３は、電源線群ＰＬ１の共通の分岐点から分岐しており、共通の電源スイッチセル２３を経由して、互いに反対方向に伸びている。
分岐線群ＢＬ４−２およびＢＬ４−４は、電源線群ＰＬ１の共通の分岐点から分岐しており、共通の電源スイッチセル２３を経由して、互いに反対方向に伸びている。
また、分岐線群ＢＬ４−１およびＢＬ４−３につながる電源スイッチセル２３と、分岐線群ＢＬ４−２およびＢＬ４−４につながる電源スイッチセル２３は、何れも、その少なくとも一部が、電源線群ＰＬ１の下層領域に含まれている。
電源線ＶＳＳから配線Ｌ２３２へ分岐する配線には、配線層を貫いて電源線ＶＳＳとその下層の配線Ｌ２３２とを接続するコンタクト配線ＣＴ６が用いられる。
電源線ＶＤＤから配線Ｌ２３３へ分岐する配線には、配線層を貫いて電源線ＶＤＤとその下層の配線Ｌ２３３とを接続するコンタクト配線ＣＴ５が用いられる。
図１３は、回路セル１２および回路セル１３の配置例を示す図である。
図１３に示すように、回路セル１２および１３は、分岐線群上の任意の位置に混在して配置することが可能である。
以上説明したように、本実施形態によれば、電源スイッチセル２３のスイッチ回路（Ｑｎ４）を介して電源線ＶＳＳに接続される分岐線ＶＳＳＢ３（第１の分岐線）と、スイッチ回路（Ｑｎ４）を介さずに直接電源線ＶＳＳに接続される分岐線ＶＳＳＢ４（第２の分岐線）とを有しており、分岐線ＶＳＳＢ３から電源を供給される回路セル１２（第１の回路セル）と、分岐線ＶＳＳＢ４から電源を供給される回路セル１３（第２の回路セル）とをそれぞれ別に設けている。
そのため、図１３に示すように、電源スイッチセル２３によって電源供給の遮断が可能な回路セル１２と、常に電源を供給する回路セル１３とを、分岐線群上の任意の位置に混在して配置することができる。これにより、電源遮断を行う回路と常時通電する回路とを非常に自由に配置することが可能になるため、レイアウトの制約が少なくなり、電源スイッチセル２３を含めたレイアウトの自動設計がより簡易な処理で実現可能になる。
また、電源スイッチセル２３を、その少なくとも一部が電源線群ＰＬ１の下層領域に含まれるように配置するため、回路セル１２，１３の配置密度を向上させることができる。
更に、本実施形態では、互いに隣接する分岐線群同士において分岐線を共有する。
例えば図１３の例において、分岐線群ＢＬ４−５とＢＬ４−６、分岐線群ＢＬ４−７とＢＬ４−８、分岐線群ＢＬ４−９とＢＬ４−１０は、それぞれ、分岐線ＶＤＤＢを共有している。また、分岐線群ＢＬ４−６とＢＬ４−７、分岐線群ＢＬ４−８とＢＬ４−９、分岐線群ＢＬ４−１０とＢＬ４−１１は、それぞれ、分岐線ＶＳＳＢ４を共有している。
そのため、分岐線を別々に設ける場合に比べて、回路面積を削減することができる。
その他、第１の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
＜第５の実施形態＞
次に、本発明の第５の実施形態を述べる。
第５の実施形態に係る半導体集積回路は、第４の実施形態に係る半導体集積回路において同一配線層に並んで形成された分岐線（第１の分岐線、第２の分岐線）を、異なる配線層において互いに向かい合って形成された分岐線に変更したものである。電源線群の配置等の全体的な構成については、第１の実施形態に係る半導体集積回路と同様である。
図１４は、本発明の第５の実施形態に係る回路セル１４の構成の一例を示す図である。
図１４に示す回路セル１４は、ｐ型ＭＯＳトランジスタＱｐ１およびｎ型ＭＯＳトランジスタＱｎ１の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線Ｌ１４１〜Ｌ１４３を有する。
なお、図１４においては一例としてインバータ回路セルを示しているが、本実施形態で述べる回路セル１４には、例えばＮＡＮＤ回路セルなど、基本回路として用いられる他の種々の回路セルも含まれる。
インバータ回路（Ｑｐ１，Ｑｎ１）は、配線Ｌ１４１およびＬ１４３の間に接続されており、これらの配線から電源供給を受ける。したがって、後述する電源スイッチセル２４がオフ状態の場合、インバータ回路への電源供給は停止される。
なお、図１４の例では、ｐ型ＭＯＳトランジスタＱｐ１の基板が配線Ｌ１４３に接続され、ｎ型ＭＯＳトランジスタＱｎ１の基板が配線Ｌ１４２に接続されている。後述するように、配線Ｌ１４２およびＬ１４３は常に電源線ＶＳＳおよびＶＤＤに接続されるため、電源遮断の有無に関わらず、これらのＭＯＳトランジスタの基板電位を安定に保つことができる。
配線Ｌ１４１は、分岐線ＶＳＳＢ５に接続される配線であり、後述する電源スイッチセル２４がオン状態のとき、電源線ＶＳＳと同様な電位を有する。
配線Ｌ１４２は、分岐線ＶＳＳＢ５に対して下層の分岐線ＶＳＳＢ６に接続される配線であり、電源線ＶＳＳと同様な電位を有する。
配線Ｌ１４３は、分岐線ＶＤＤＢに接続される配線であり、電源線ＶＤＤと同様な電位を有する。
配線Ｌ１４２とＬ１４３は、矩形状の回路セル１２の対向する辺部にそれぞれ形成されている。配線Ｌ１４１は、配線Ｌ１４２に対して上の配線層に、配線Ｌ１４２と向かい合って形成されている。インバータ回路は、配線Ｌ１４３と配線Ｌ１４２との間の領域に配置される。
図１５は、本実施形態に係る回路セル１５の構成の一例を示す図である。
図１５に示す回路セル１５は、ｐ型ＭＯＳトランジスタＱｐ１およびｎ型ＭＯＳトランジスタＱｎ１の直列回路として構成されるインバータ回路と、このインバータ回路に電源を供給する配線Ｌ１５１〜Ｌ１５３を有する。
回路セル１５における配線Ｌ１５１，Ｌ１５２，Ｌ１５３は、上述した回路セル１４における配線Ｌ１４１，Ｌ１４２，Ｌ１４３とそれぞれ対応しており、両者の構造や接続先の分岐線は同じである。
回路セル１４と回路セル１５との違いは、インバータ回路（Ｑｐ１，Ｑｎ１）に電源を供給する配線にある。すなわち、回路セル１４は配線Ｌ１４１およびＬ１４３から電源供給を受けるため、電源スイッチセル２４がオフのときに電源供給が遮断されるが、回路セル１５は配線Ｌ１５２およびＬ１５３から電源供給を受けるため、電源スイッチセル２４の状態に関わらず常に電源が供給される。
図１６は、本実施形態に係る電源スイッチセル２４の構成の一例を示す図である。
電源スイッチセル２４は、ｎ型ＭＯＳトランジスタＱｎ５と、配線Ｌ２４１〜Ｌ２４３とを有する。
ｎ型ＭＯＳトランジスタＱｎ５は、本発明のスイッチ回路の一実施形態である。
配線Ｌ２４１は、本発明の第５の配線の一実施形態である。
配線Ｌ２４２は、本発明の第６の配線の一実施形態である。
配線Ｌ２４１は、回路セル１４に電源を供給する分岐線ＶＳＳＢ５に接続される配線である。ｎ型ＭＯＳトランジスタＱｎ５がオンのとき、電源線ＶＳＳと同様な電位を有する。
配線Ｌ２４２は、電源線ＶＳＳからの分岐線ＶＳＳＢ６に接続される配線であり、電源線ＶＳＳと同様な電位を有する。
配線Ｌ２４３は、分岐線ＶＤＤＢに接続される配線であり、電源線ＶＤＤと同様な電位を有する。
ｎ型ＭＯＳトランジスタＱｎ５は、ドレインが配線Ｌ２４１に接続され、ソースおよび基板が配線Ｌ２４２に接続される。また、ゲートに制御信号Ｓｃが入力され、この信号レベルに応じてオンまたはオフする。
ｎ型ＭＯＳトランジスタＱｎ５がオンすると、配線Ｌ２４１と配線Ｌ２４２とが接続され、分岐線ＶＳＳＢ５につながる回路セル１４に電源が供給される。ｎ型ＭＯＳトランジスタＱｎ５がオフすると、配線Ｌ２４１と配線Ｌ２４２とが切り離され、回路セル１４への電源供給が遮断される。
配線Ｌ２４２とＬ２４３は、矩形状の電源スイッチセル２４の対向する辺部にそれぞれ形成されている。配線Ｌ２４１は、配線Ｌ２４２に対して上の配線層に、配線Ｌ２４２と向かい合って形成されている。ただし、辺の中央部において、電源スイッチセル２４の内側に向かってコ字状に凹んでいる。この凹み部分には、配線Ｌ２４２と電源線ＶＳＳとを接続するコンタクト配線ＣＴ８（図１７参照）が配置される。ｎ型ＭＯＳトランジスタＱｎ５は、配線Ｌ２４１と配線Ｌ２４３との間の領域に配置される。
図１７は、本実施形態に係る半導体集積回路のレイアウトの一例を示す図である。
図１７の例では、電源線群ＰＬ１から分岐線群ＢＬ５−１〜ＢＬ５−４が分岐している。分岐線群ＢＬ５−１〜ＢＬ５−４は、それぞれ分岐線ＶＤＤＢ、ＶＳＳＢ５、およびＶＳＳＢ６を有している。ただし、分岐線ＶＳＳＢ５は、電源線ＶＳＳと直接接続されておらず、電源スイッチセル２４がオンのときに、分岐線ＶＳＳＢ６を介して電源線ＶＳＳと接続される。また、これらの分岐線は、何れも電源線群ＰＬ１と直交する方向に伸びている。
分岐線群ＢＬ５−１およびＢＬ５−２は、互いに隣接しており、分岐線ＶＳＳＢ５およびＶＳＳＢ６共有している。
分岐線群ＢＬ５−３およびＢＬ５−４は、互いに隣接しており、分岐線ＶＳＳＢ５およびＶＳＳＢ６を共有している。
分岐線群ＢＬ５−１およびＢＬ５−３は、電源線群ＰＬ１の共通の分岐点から分岐しており、共通の電源スイッチセル２４を経由して、互いに反対方向に伸びている。
分岐線群ＢＬ５−２およびＢＬ５−４は、電源線群ＰＬ１の共通の分岐点から分岐しており、共通の電源スイッチセル２４を経由して、互いに反対方向に伸びている。
また、分岐線群ＢＬ５−１およびＢＬ５−３につながる電源スイッチセル２４と、分岐線群ＢＬ５−２およびＢＬ５−４につながる電源スイッチセル２４は、何れも、その少なくとも一部が、電源線群ＰＬ１の下層領域に含まれている。
電源線ＶＳＳから配線Ｌ２４２へ分岐する配線には、配線層を貫いて電源線ＶＳＳとその下層の配線Ｌ２４２とを接続するコンタクト配線ＣＴ８が用いられる。
電源線ＶＤＤから配線Ｌ２４３へ分岐する配線には、配線層を貫いて電源線ＶＤＤとその下層の配線Ｌ２４３とを接続するコンタクト配線ＣＴ７が用いられる。
また、この２つの電源スイッチセル２４は、互いに隣接しており、配線Ｌ２４１が電気的につながっているため、並列接続された２つのスイッチとして機能する。したがって、この２つの電源スイッチセル２４のｎ型ＭＯＳトランジスタＱｎ５は、同一の制御信号Ｓｃによってともにオンオフするように制御される。
以上説明したように、本実施形態によれば、分岐線ＶＳＳＢ５およびＶＳＳＢ６が異なる配線層に重ねて形成されているため、これを同一配線層に形成する場合に比べて、回路面積を削減することができる。
また、電源スイッチセル２４を、その少なくとも一部が電源線群ＰＬ１の下層領域に含まれるように配置するため、回路セル１４，１５の配置密度を向上させることができる。
更に、図１７の例では、２つの電源スイッチセル２４が並列接続される構造になるため、これを１つの電源スイッチセル２４に減らしても動作可能である。すなわち、１つの電源スイッチセル２４で４つの分岐線群の電源供給を制御することも可能である。
その他、第４の実施形態に係る半導体集積回路と同様な構成によって、これと同様な効果を奏することができる。
＜第６の実施形態＞
次に、本発明の第６の実施形態を述べる。
電源スイッチセルに用いられるスイッチ用トランジスタは、電源電圧の降下を小さくするためには、なるべく大きな駆動能力を有することが望ましいが、これをあまり大きくすると、回路面積やリーク電流の増大といった不利益を招く。
そこで、本実施形態に係る半導体集積回路では、スイッチ用トランジスタの駆動能力を、このスイッチ用トランジスタによって電源供給が遮断される回路セルの非電源遮断時における消費電力に応じて設定する。例えば、非電源遮断時における消費電力が大きいほど駆動能力が大きいスイッチ用トランジスタを用いる。
すなわち、第２の実施形態に係る半導体集積回路では、電源スイッチセル２１の配線Ｌ２１１と分岐線ＶＳＳＢとを介してｎ型ＭＯＳトランジスタＱｎ２のドレインに接続される回路セル１１の消費電力に応じて、このｎ型ＭＯＳトランジスタＱｎ２の駆動能力を設定する。
第３の実施形態に係る半導体集積回路では、電源スイッチセル２２の配線Ｌ２２１と分岐線ＶＳＳＢ１とを介してｎ型ＭＯＳトランジスタＱｎ３のドレインに接続される回路セル１１の消費電力に応じて、このｎ型ＭＯＳトランジスタＱｎ３の駆動能力を設定する。
第４の実施形態に係る半導体集積回路では、電源スイッチセル２３の配線Ｌ２３１と分岐線ＶＳＳＢ３とを介してｎ型ＭＯＳトランジスタＱｎ４のドレインに接続される回路セル１２の消費電力に応じて、このｎ型ＭＯＳトランジスタＱｎ４の駆動能力を設定する。
第５の実施形態に係る半導体集積回路では、電源スイッチセル２４の配線Ｌ２４１と分岐線ＶＳＳＢ５とを介してｎ型ＭＯＳトランジスタＱｎ５のドレインに接続される回路セル１４の消費電力に応じて、このｎ型ＭＯＳトランジスタＱｎ５の駆動能力を設定する。
図１８は、本発明の第６の実施形態に係る電源スイッチセル２０Ａ〜２０Ｃの一例を示す図である。
図１８の例では、非電源遮断時における消費電力の大きさに応じて、スイッチ用トランジスタの駆動能力が異なる３種類の電源スイッチセル（２０Ａ〜２０Ｃ）を使い分けている。すなわち、消費電力が大きい回路には駆動能力が最大の電源スイッチセル２０Ａ、消費電力が中程度の回路には駆動能力が中間の電源スイッチセル２０Ｂ、消費電力が小さい回路には駆動能力が最小の電源スイッチセル２０Ｃを用いている。
このように、スイッチ用トランジスタの駆動能力を、スイッチ用トランジスタを介して電源が供給される回路セルの消費電力に応じた適切な大きさに設定することによって、スイッチ用トランジスタの駆動能力を一律に設定する場合に比べて、電源電圧の降下を抑えつつ、回路面積やリーク電流を小さくすることができる。
以上、本発明の好ましい幾つかの実施形態について述べたが、本発明はこれらの形態のみに限定されるものではない。
例えば、第２および第３の実施形態における２線式の電源構造と、第４および第５の実施形態における３線式の構造とを、１つの半導体集積回路の中で組み合わせて用いても良い。
図１９および図２０は、２線式構造と３線式構造とを組み合わせる例を示す図である。
このように、様々な配線構造を組み合わせることによって、設計の自由度が向上するため、設計対象の回路に応じたより適切な配線構造を選択することが可能になる。
また、上述した実施形態では、電源線群に含まれる電源線の数が２本であるが、これに限らず、３本以上の電源線を含んでも良い。
また、上述した実施形態では、低電圧側の電源線ＶＳＳにつながる分岐線を電源スイッチセルで切断する例が示されているが、これに限らず、高電圧側の電源線ＶＳＳにつながる分岐線を電源スイッチセルで切断しても良いし、この両方を電源スイッチセルで切断しても良い。
また、上述した実施形態では、格子縞状の電源線パターンにおいて、縦縞の電源線のみから分岐線が分岐しているが、これに限らず、横縞の電源線から分岐線が分岐する領域を含んでも良い。
第１の実施形態に係る半導体集積回路の構成の一例を示す図である。 第１の実施形態に係る半導体集積回路のレイアウトの一例を示す図である。 第１の実施形態に係る半導体集積回路のレイアウト例の拡大図である。 第２の実施形態に係る回路セルの構成の一例を示す図である。 第２の実施形態に係る電源スイッチセルの構成の一例を示す図である。 第２の実施形態に係る半導体集積回路のレイアウトの一例を示す図である。 第３の実施形態に係る電源スイッチセルの構成の一例を示す図である。 第３の実施形態に係る半導体集積回路のレイアウトの一例を示す図である。 第４の実施形態に係る、電源遮断型の回路セルの構成の一例を示す図である。 第４の実施形態に係る、常時通電型の回路セルの構成の一例を示す図である。 第４の実施形態に係る電源スイッチセルの構成の一例を示す図である。 第４の実施形態に係る半導体集積回路のレイアウトの一例を示す図である。 電源遮断型の回路セルと、常時通電型の回路セルの配置例を示す図である。 第５の実施形態に係る、電源遮断型の回路セルの構成の一例を示す図である。 第５の実施形態に係る、常時通電型の回路セルの構成の一例を示す図である。 第５の実施形態に係る電源スイッチセルの構成の一例を示す図である。 第５の実施形態に係る半導体集積回路のレイアウトの一例を示す図である。 第６の実施形態に係る、駆動能力が異なる複数の電源スイッチセルの一例を示す図である。 ２線式構造と３線式構造とを組み合わせる例を示す第１の図である。 ２線式構造と３線式構造とを組み合わせる例を示す第２の図である。
符号の説明
１０，１１，１２，１３，１４，１５…回路セル、２０，２１，２２，２３，２４…電源スイッチセル、３０…回路ブロック、４０…入出力用セル，４１，４２…電源入力用セル、ＰＬ１，ＰＬ２…電源線群、ＢＬ１，ＢＬ２，ＢＬ２−１〜ＢＬ２−４、ＢＬ３−１〜ＢＬ３−４，ＢＬ４−１〜ＢＬ４−１１，ＢＬ５−１〜ＢＬ５−４…分岐線群、ＶＤＤ，ＶＳＳ…電源線、ＶＤＤＡ，ＶＳＳＡ，ＶＤＤＢ，ＶＳＳＢ，ＶＳＳＢ１〜ＶＳＳＢ６…分岐線、Ｌ１１１，Ｌ１１２，Ｌ１２１〜Ｌ１２３，Ｌ１３１〜Ｌ１３３，Ｌ２１１〜Ｌ２１３，Ｌ２２１〜Ｌ２２３，Ｌ２３１〜Ｌ２３３，Ｌ２４１〜Ｌ２４３…配線、ＣＴ１〜ＣＴ８…コンタクト配線、Ｑｐ１…ｐ型ＭＯＳトランジスタ、Ｑｎ１〜Ｑｎ５…ｎ型ＭＯＳトランジスタ

Claims (6)

  1. 複数の回路セルと、
    電源線群と、
    少なくとも一部が上記電源線群の下層領域に含まれ、上記電源線群に接続される電源スイッチセルと、
    上記電源スイッチセルに接続され、所定の上記回路セルに電源を供給する分岐線群と、を有し、
    上記電源スイッチセルは、入力される制御信号に応じて、上記分岐線群のうち、上記所定の回路セルに接続される少なくとも１つの分岐線への電源の供給を遮断する
    半導体集積回路。
  2. 上記電源スイッチセルにより電源供給が遮断される上記分岐線は、多層配線構造で上層と下層の配線間を接続するコンタクト配線を介して上記電源線群と接続される、
    請求項１に記載の半導体集積回路。
  3. 上記電源スイッチセルは、上記所定の回路セルの非電源遮断時における消費電力に応じて設定された駆動能力を有するスイッチ用トランジスタを含む、
    請求項１に記載の半導体集積回路。
  4. 複数の回路セルと、
    電源線群と、
    上記電源線群に接続される電源スイッチセルと、
    上記電源スイッチセルに接続され、所定の上記回路セルに電源を供給する分岐線群と、を有し、
    上記電源スイッチセルは、
    上記分岐線群の少なくとも１つの分岐線に接続されている第１の配線と、
    上記電源線群の少なくとも１つの電源線に接続されている第２の配線と、
    上記第１の配線と上記第２の配線との間に接続され、制御信号に応じてオンまたはオフするスイッチ回路と、
    を含み、
    上記第２の配線は、少なくとも一部が上記電源線群の下層領域に含まれ、コンタクト配線を介して、より上層の電源線に接続されている
    半導体集積回路。
  5. 上記スイッチ回路は、上記所定の回路セルの非電源遮断時における消費電力に応じて設定された駆動能力を有するスイッチ用トランジスタを含む、
    請求項４に記載の半導体集積回路。
  6. 所定の領域内に配置された複数の回路セルと、
    前記領域内を通る電源線群と、
    上記領域内で上記電源線群の下層領域に、少なくとも一部が上記電源線群と平面パターンで重なって配置され、上記電源線群の少なくとも１つの電源線に接続される電源スイッチセルと、
    上記電源スイッチセルに接続され、所定の上記回路セルに電源を供給する分岐線群と、を備え、
    上記電源スイッチセルは、入力される制御信号に応じて、上記分岐線群のうち、上記所定の回路セルに接続される少なくとも１つの分岐線への電源の供給を遮断する
    半導体集積回路。
JP2004067489A 2004-03-10 2004-03-10 半導体集積回路 Expired - Lifetime JP4200926B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2004067489A JP4200926B2 (ja) 2004-03-10 2004-03-10 半導体集積回路
US11/070,205 US7274210B2 (en) 2004-03-10 2005-03-03 Semiconductor integrated circuit
KR1020050019736A KR101114555B1 (ko) 2004-03-10 2005-03-09 반도체 집적회로
EP14190409.4A EP2835826B1 (en) 2004-03-10 2005-03-09 Semiconductor integrated circuit
EP05290530A EP1575091B1 (en) 2004-03-10 2005-03-09 Semiconductor integrated circuit
EP14190410.2A EP2835827B1 (en) 2004-03-10 2005-03-09 Semiconductor integrated circuit
DE602005025951T DE602005025951D1 (de) 2004-03-10 2005-03-09 Integrierter Halbleiterschaltkreis
EP10193384.4A EP2287906B1 (en) 2004-03-10 2005-03-09 Semiconductor integrated circuit
EP10193386.9A EP2287907B1 (en) 2004-03-10 2005-03-09 Semiconductor integrated circuit
CNB2005100537135A CN1324685C (zh) 2004-03-10 2005-03-10 半导体集成电路
CN2007101070196A CN101060120B (zh) 2004-03-10 2005-03-10 半导体集成电路
US11/808,976 US7456659B2 (en) 2004-03-10 2007-06-14 Semiconductor integrated circuit
US11/808,975 US7459934B2 (en) 2004-03-10 2007-06-14 Semiconductor integrated circuit
US12/289,571 US7696788B2 (en) 2004-03-10 2008-10-30 Semiconductor integrated circuit
US13/340,130 USRE43912E1 (en) 2004-03-10 2011-12-29 Semiconductor integrated circuit
US13/687,996 USRE48694E1 (en) 2004-03-10 2012-11-28 Semiconductor integrated circuit
US14/301,197 USRE48373E1 (en) 2004-03-10 2014-06-10 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004067489A JP4200926B2 (ja) 2004-03-10 2004-03-10 半導体集積回路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007263814A Division JP4229207B2 (ja) 2007-10-09 2007-10-09 半導体集積回路
JP2007263815A Division JP5029272B2 (ja) 2007-10-09 2007-10-09 半導体集積回路

Publications (3)

Publication Number Publication Date
JP2005259879A JP2005259879A (ja) 2005-09-22
JP2005259879A5 JP2005259879A5 (ja) 2007-07-26
JP4200926B2 true JP4200926B2 (ja) 2008-12-24

Family

ID=34824577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004067489A Expired - Lifetime JP4200926B2 (ja) 2004-03-10 2004-03-10 半導体集積回路

Country Status (6)

Country Link
US (7) US7274210B2 (ja)
EP (5) EP2287907B1 (ja)
JP (1) JP4200926B2 (ja)
KR (1) KR101114555B1 (ja)
CN (2) CN101060120B (ja)
DE (1) DE602005025951D1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200926B2 (ja) * 2004-03-10 2008-12-24 ソニー株式会社 半導体集積回路
JP2007095787A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp 半導体集積回路
JP4621113B2 (ja) * 2005-10-28 2011-01-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2007243077A (ja) * 2006-03-13 2007-09-20 Renesas Technology Corp 半導体集積回路装置
JP5038654B2 (ja) * 2006-06-06 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
JP4144892B2 (ja) * 2006-08-28 2008-09-03 キヤノン株式会社 光電変換装置及び撮像装置
US7649787B2 (en) * 2006-09-05 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100835425B1 (ko) * 2006-09-14 2008-06-04 동부일렉트로닉스 주식회사 Ｍｔｃｍｏｓ반도체 집적회로
KR100772269B1 (ko) * 2006-09-21 2007-11-01 동부일렉트로닉스 주식회사 Ｍｔｃｍｏｓ 반도체 집적회로의 설계방법
JP2008098353A (ja) * 2006-10-11 2008-04-24 Nec Electronics Corp 半導体集積回路
JP5198785B2 (ja) 2007-03-30 2013-05-15 ルネサスエレクトロニクス株式会社 半導体装置
JP4962173B2 (ja) 2007-07-02 2012-06-27 ソニー株式会社 半導体集積回路
JP5528662B2 (ja) * 2007-09-18 2014-06-25 ソニー株式会社 半導体集積回路
JP4636077B2 (ja) 2007-11-07 2011-02-23 ソニー株式会社 半導体集積回路
US8922247B2 (en) * 2007-11-14 2014-12-30 Arm Limited Power controlling integrated circuit and retention switching circuit
JP2009170650A (ja) * 2008-01-16 2009-07-30 Sony Corp 半導体集積回路およびその配置配線方法
JP4535136B2 (ja) * 2008-01-17 2010-09-01 ソニー株式会社 半導体集積回路、および、スイッチの配置配線方法
JP4492736B2 (ja) 2008-06-12 2010-06-30 ソニー株式会社 半導体集積回路
JP5152160B2 (ja) * 2009-11-24 2013-02-27 ソニー株式会社 半導体集積回路
TWI403742B (zh) * 2009-12-22 2013-08-01 Mstar Semiconductor Inc 靜態瞬態電壓降分析裝置及方法
TWI511453B (zh) 2010-02-02 2015-12-01 Advanced Risc Mach Ltd 功率控制積體電路與保持切換電路
WO2011118351A1 (en) * 2010-03-25 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5540910B2 (ja) * 2010-06-08 2014-07-02 富士通セミコンダクター株式会社 集積回路、集積回路設計装置及び集積回路設計方法
JP2012216590A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置
US9317087B2 (en) * 2012-04-26 2016-04-19 Ravindraraj Ramaraju Memory column drowsy control
US8779592B2 (en) 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
JP5540389B2 (ja) * 2012-09-14 2014-07-02 ソニー株式会社 半導体集積回路
JP6031675B2 (ja) * 2012-10-01 2016-11-24 株式会社ソシオネクスト 半導体装置のレイアウト構造およびレイアウト方法
JP5542191B2 (ja) * 2012-12-10 2014-07-09 ルネサスエレクトロニクス株式会社 半導体集積回路の製造方法
KR102000643B1 (ko) * 2012-12-27 2019-07-16 엘지디스플레이 주식회사 유기발광 표시장치
CN104459302B (zh) * 2013-09-23 2017-05-17 赛恩倍吉科技顾问（深圳）有限公司 功率偏差检测装置
US9058459B1 (en) * 2013-12-30 2015-06-16 Samsung Electronics Co., Ltd. Integrated circuit layouts and methods to reduce leakage
JP5773338B2 (ja) * 2014-03-10 2015-09-02 ソニー株式会社 半導体集積回路
JP6384210B2 (ja) * 2014-09-02 2018-09-05 株式会社ソシオネクスト 半導体装置
US10262981B2 (en) * 2016-04-29 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system for and method of forming an integrated circuit
US10318694B2 (en) * 2016-11-18 2019-06-11 Qualcomm Incorporated Adaptive multi-tier power distribution grids for integrated circuits
KR102541506B1 (ko) 2018-01-17 2023-06-08 삼성전자주식회사 스위치 셀들을 포함하는 반도체 장치
JPWO2022113282A1 (ja) * 2020-11-27 2022-06-02
WO2022186012A1 (ja) * 2021-03-05 2022-09-09 株式会社ソシオネクスト 半導体集積回路装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2972425B2 (ja) * 1992-01-30 1999-11-08 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JP3020370B2 (ja) 1993-01-13 2000-03-15 株式会社日本自動車部品総合研究所 気液分離装置
JP3488735B2 (ja) 1994-03-03 2004-01-19 三菱電機株式会社 半導体装置
US5615162A (en) * 1995-01-04 1997-03-25 Texas Instruments Incorporated Selective power to memory
US6000829A (en) * 1996-09-11 1999-12-14 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit capable of compensating for flucuations in power supply voltage level and method of manufacturing the same
JP4056107B2 (ja) 1997-06-20 2008-03-05 エルピーダメモリ株式会社 半導体集積回路
JPH11354721A (ja) * 1998-06-04 1999-12-24 Mitsubishi Electric Corp 半導体装置
WO1999066640A1 (en) * 1998-06-18 1999-12-23 Hitachi, Ltd. Semiconductor integrated circuit
US6169419B1 (en) * 1998-09-10 2001-01-02 Intel Corporation Method and apparatus for reducing standby leakage current using a transistor stack effect
JP3209972B2 (ja) 1999-01-14 2001-09-17 沖電気工業株式会社 半導体集積回路装置
JP3530450B2 (ja) * 2000-02-18 2004-05-24 Ｎｅｃエレクトロニクス株式会社 マクロ回路の配線方法、マクロ回路配線装置、及びマクロ回路
JP2001298090A (ja) * 2000-04-17 2001-10-26 Nec Corp 半導体装置
JP2002016144A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 上層配線端子付きセル
US6501300B2 (en) * 2000-11-21 2002-12-31 Hitachi, Ltd. Semiconductor integrated circuit
JP3847147B2 (ja) 2001-11-22 2006-11-15 富士通株式会社 マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
DE10209073A1 (de) * 2002-02-28 2003-09-18 Infineon Technologies Ag Halbleiterchip, sowie Verfahren und Vorrichtung zur Herstellung des Halbleiterchips
JP3770836B2 (ja) * 2002-01-23 2006-04-26 株式会社ルネサステクノロジ 高速に電源スイッチのオンオフが可能な論理回路及び同論理回路における電流低減方法
US7274207B2 (en) * 2002-04-03 2007-09-25 Sony Corporation Semiconductor-integrated circuit utilizing magnetoresistive effect elements
JP3957560B2 (ja) 2002-05-23 2007-08-15 松下電器産業株式会社 半導体装置
JP4039618B2 (ja) 2002-08-09 2008-01-30 東邦瓦斯株式会社 固体酸化物形燃料電池
JP2004186666A (ja) 2002-10-09 2004-07-02 Fujitsu Ltd 半導体集積回路装置
JP4200926B2 (ja) * 2004-03-10 2008-12-24 ソニー株式会社 半導体集積回路
US7279926B2 (en) * 2004-05-27 2007-10-09 Qualcomm Incoporated Headswitch and footswitch circuitry for power management
WO2006114875A1 (ja) 2005-04-21 2006-11-02 Renesas Technology Corp. 半導体集積回路
US7253662B2 (en) * 2005-04-22 2007-08-07 Faraday Technology Corp. Method for forming an electric device comprising power switches around a logic circuit and related apparatus
JP4535134B2 (ja) * 2008-01-16 2010-09-01 ソニー株式会社 半導体集積回路およびその電源制御方法

Also Published As

Publication number Publication date
US7459934B2 (en) 2008-12-02
EP1575091A2 (en) 2005-09-14
USRE43912E1 (en) 2013-01-08
EP1575091A3 (en) 2009-03-18
EP2835827A3 (en) 2015-04-22
EP2835826A2 (en) 2015-02-11
US20050200383A1 (en) 2005-09-15
USRE48694E1 (en) 2021-08-17
DE602005025951D1 (de) 2011-03-03
EP2287907B1 (en) 2018-11-28
EP2287906A3 (en) 2011-04-20
US7274210B2 (en) 2007-09-25
CN1324685C (zh) 2007-07-04
EP1575091B1 (en) 2011-01-19
EP2835826B1 (en) 2019-06-26
KR101114555B1 (ko) 2012-02-27
US20070241779A1 (en) 2007-10-18
US7456659B2 (en) 2008-11-25
KR20060043789A (ko) 2006-05-15
EP2287906A2 (en) 2011-02-23
US20070241790A1 (en) 2007-10-18
CN1667815A (zh) 2005-09-14
EP2835826A3 (en) 2015-04-22
USRE48373E1 (en) 2020-12-29
EP2287907A3 (en) 2011-04-20
JP2005259879A (ja) 2005-09-22
EP2835827A2 (en) 2015-02-11
US7696788B2 (en) 2010-04-13
EP2835827B1 (en) 2019-06-12
EP2287906B1 (en) 2016-03-09
CN101060120B (zh) 2010-06-23
US20090079469A1 (en) 2009-03-26
CN101060120A (zh) 2007-10-24
EP2287907A2 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
JP4200926B2 (ja) 半導体集積回路
KR101611888B1 (ko) 반도체 집적회로
JP5096321B2 (ja) 論理セルのセル隣接により形成された信号バスを有する集積回路
JP3847147B2 (ja) マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
JPWO2017090389A1 (ja) 半導体集積回路装置
JP4492736B2 (ja) 半導体集積回路
JP5029272B2 (ja) 半導体集積回路
KR100835425B1 (ko) Ｍｔｃｍｏｓ반도체 집적회로
JP4229207B2 (ja) 半導体集積回路
JP5773338B2 (ja) 半導体集積回路
JP5540389B2 (ja) 半導体集積回路
JP2000223575A (ja) 半導体装置の設計方法、半導体装置および半導体装置の製造方法
JP5152160B2 (ja) 半導体集積回路
JP2024027795A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

R151 Written notification of patent or utility model registration

Ref document number: 4200926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term