KR100835425B1 - Ｍｔｃｍｏｓ반도체 집적회로 - Google Patents

Abstract

본 발명은 복수의 논리셀과 스위치셀을 포함하며 복수의 셀 행을 가지는 MTCMOS표준셀영역에 있어, 스위치셀은 표준셀영역 내에 일렬로 배치하지 않고 실제 스위치셀과 연결되는 MTCMOS 논리셀이 존재한 부분에 근접하여 적절하게 분산 배치되고 가상접지전압공급선에 의해 스위치셀과 연결되는 논리셀 내의 제1트랜지스터의 소스로부터의 단자는 핀(pin)으로 처리하여 상기 가상접지전압공급선에 연결되며, 상기 가상접지전압공급선은 설계규격에서 결정되는 최소선폭을 가지는 금속선으로 이루어 지는 것을 특징으로 하는 반도체 집적회로에 관한 것이다. 본 발명에 의할 시 종래의 레일형태의 선폭이 넓은 가상접지전압공급선을 사용하여 표준셀영역에 비해 본 발명은 표준셀 배열의 유연성이 높고 보다 빠르게 설계 변경이 가능하여 점점 집적도가 높아지고 다기능화되는 나노급 반도체 소자의 MTCMOS 반도체 집적회로를 구현하는데 보다 효율적으로 적용할 수 있다.

Description

ＭＴＣＭＯＳ반도체 집적회로{MTCMOS semiconductor integrated circuit}

도 1 누설전류감소를 위한 MTCMOS(multithreshold voltage CMOS)회로를 나타낸 것이며,

도 2는 스위치셀은 일정지역에 게이트 어레이로서 일렬로 배열한 MTCMOS 표준셀 영역을 나타낸 것이며,

도3은 본 발명의 일실시예로서 제시된 표준셀영역 내의 논리셀의 회로 구성을 나타낸 것이며,

도4는 본 발명의 일실시예로서 제시된 표준셀영역 내에 스위치셀을 분산배치된 표준셀영역을 나타낸 것이며

도5는 셀행간에 인접되어 있어 표준셀이 한점을 공유하는 경우의 표준셀영역을 나타낸 것이며,

도6은 셀행간을 이격시킨 표준셀영역을 나타낸 것이다.

(도면의 주요부분에 대한 부호의 설명)

1: 논리셀(logic cell)　 2: 스위치셀(switch cell)

3a:MTCMOS 논리셀　　 3b :비 MTCOM 논리셀
3c : 스위치셀 3d: 가상접지공급선
4: 인버터의 입력핀 (input pin)

5: 인버터의 출력핀(output pin)　 6: 가상접지핀(VGND pin)

7: 신호전달선 8 : 바디 콘택(body contact)

9: MTCMOS논리셀　　　 10: 비MTCMOS 논리셀

11:스위치셀

본 발명은 MTCMOS(multithreshold voltage CMOS)회로를 포함하는 반도체 집적회로에 관한 것으로서, 구체적으로 낮은 문턱전압을 갖는 제1트랜지스터로 구성된 논리회로를 포함하는 논리셀(logic cell) 및 상기 제1트랜지스터의 문턱전압보다 높은 문턱전압을 가지며 상기 논리회로의 동작 시에 턴온되고 비동작 시에 턴오프됨으로써 대기(standby) 시 논리회로에 흐르는 누설전류를 차단하는 기능을 수행하는 제2트랜지스터를 포함하는 스위치셀(switch cell)로 구성된 표준셀영역을 포함하는 반도체 집적회로에 관한 것이다.

CMOS LSI에서는 소비전력이 전원전압의 2승에 비례하기 때문에, 전원전압을 내림으로써 저소비 전력화를 달성할 수 있으나 이 경우 전원전압을 감소시킴으로 인해 MOS 트랜지스터의 동작속도는 저하된다. 이러한 동작속도의 저하는 MOS 트랜지스터의 문턱전압을 감소시킴으로써 극복할 수 있다. 그러나 이러한 경우 대기 시에 MOS 트랜지스터의 누설전류가 증가되는 문제점이 발생한다. 특히 나노급 반도 체 소자에 있어 칩(chip)의 집적도, 사용주파수 등이 점차 증가함에 따라 칩이 소모하는 전력은 점차 증가하고 있는 반면에 낮아지는 문턱전압, 얇아지는 게이트 산화막 두께 등에 기인한 누설전류는 거의 폭발적인 수준으로 증가하고 있다.

이러한 문제점을 해결하기 위해서 MTCMOS(multithreshold voltage complementary metal-oxide semiconductor) 회로가 이용되고 있다. MTCMOS 회로란 낮은 제1문턱전압을 가지는 CMOS 트랜지스터에 제1문턱전압보다 높은 제2문턱전압을 가지는 트랜지스터를 직렬로 연결시킨 회로로서, 상기 제2트랜지스터는 접지전압(Ground)공급선과 가상접지전압(VGND)공급선 사이 또는/및 전원전압공급선과 가상전원전압공급선 사이에 접속된다. 도1에는 제1트랜지스터(Q1,Q2)가 전원전압(VDD)공급선 및 가상접지전압(VGND)공급선에 접속되어 있고 제2트랜지스터(Q3)는 접지전압(GND)공급선과 가상접지전압(VGND)공급선 사이에 연결되어 있는 MTCMOS 회로가 나타나 있다. 이러한 MTCMOS 회로는 정상동작모드(normal operation mode)에서는 제2트랜지스터가 턴온되어 접지전압을 제1트랜지스터에 공급하나 정지모드(sleep mode)에서는 제2트랜지스터가 턴오프되면서 제1트랜지스터가 논리회로에의 접지전압의 공급이 차단되며 이러한 대기시의 누설전류(standby leakage current)는 문턱전압이 높은 제2트랜지스터에 의해 억제된다.

이러한 MTCMOS회로를 표준셀영역에 추가됨으로써 MTCMOS 반도체 집적회로를 구성할 수 있다. 여기서 표준셀영역이란 복수의 표준셀로 이루어진 영역으로서 N개(N은 1이상) 셀 행(cell low)을 가지며, 표준셀 이란 예를 들면 AND, NAND, OR등의 게이트나 회로요소가 각각 셀로서 설계되어 라이브러리로서 등록되어 있는 것을 말한다. 이러한 표준셀을 배열하여 표준셀영역을 구성함에 있어서 보통 각 표준셀 내의 확산지역(또는 이온주입층)의 형상이나 위치는 한결 같지 않으나 표준셀에 연결되는 입출력 신호의 단자위치 및 전원공급선이나 접지전압공급선등은 규격화되어있다. 이러한 표준셀영역은 새로운 레이아웃 설계를 위해 표준셀들의 배치나 각 셀에 포함된 회로의 구성을 목적에 맞게 적절히 수정할 수 있다. 표준셀영역에 MTCMOS회로를 추가하는 경우의 표준셀영역은 MTCMOS논리셀, 비MTCMOS논리셀 및 스위치셀을 포함하게 된다. 도1에서 나타난 것과 같이 제1트랜지스터로 구성된 논리회로를 포함하며 상기 논리회로가 제2문턱전압을 가지는 제2트랜지스터를 포함하는 스위치셀과 연결된 경우에는 MTCMOS 논리셀이 되며, 상기 논리회로가 제2트랜지스터에 연결되어 있지 않은 경우에는 비MTCMOS 논리셀이 된다. 표준셀영역에 MTCMOS회로를 추가하는 경우의 일반적인 배열방법을 도2에 나타내었다. 즉 MTCMOS회로가 포함된 표준셀영역은 도2에서와 같이 MTCMOS 논리셀(3a), 비MTCMOS 논리셀(3b) 및 스위치셀(3c)을 기본 단위로 하여 배열하되, 스위치셀(3c)들을 일정한 영역에 일렬로 둔 스위치셀 어레이(switch cell array)형태로 배열하고 MTCMOS 논리셀(3a)들과는 표준셀영역 내에서 셀행과 평행하게 배열된 레일(rail)형태의 가상접지공급선(3d)을 통하여 상호 연결되게끔 표준셀영역을 수정한다. 이때 가상접지공급선은 선폭이 넓은 금속선을 사용한다.

그러나 이러한 배열방법은 MTCMOS 회로를 이용하지 않는 비MTCMOS논리셀들까지 포함하여 모든 논리셀들을 수정해야 하므로 셀 라이브러리의 변경이 매우 번거롭고 많은 시간이 소요된다. 또한 가상접지전압공급선으로 선폭이 넓은 금속선을 셀행을 따라서 획일적으로 배열함으로써 설계변경의 유연성이 떨어지고 필요없는 공간이 셀영역 내에 존재하는 문제점 있다.

본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 복수의 논리셀과 스위치셀을 포함하며 복수의 셀 행을 가지는 MTCMOS 표준셀영역에 있어, 상기 스위치셀은 표준셀영역 내에 일렬로 배치되어 있지 않고 상기 스위치셀과 연결되는 MTCMOS 논리셀의 위치에 따라 표준셀영역 내에 분산되어 배치되는 있는 것을 특징으로 한다. 이때 MTCMOS 논리셀 내의 제1트랜지스터의 소스로부터의 단자는 핀(pin)으로 처리되어 가상접지전압공급선을 통해 스위치셀에 연결되며, 상기 가상접지전압공급선은 금속선으로서 설계규격에 의해 결정되는 최소선폭을 가지게 된다. 이때 핀이란 MOS트랜지스터의 소스/드레인 또는 게이트에 신호를 전달하기 위해 소스/드레인 또는 게이트로부터 연장되어 마련된 부분으로서 전기적 신호는 상층 레벨에 존재하는 신호배선이 상기 핀과 연결됨으로써 소스/드레인 또는 게이트에 전달이 가능하게 된다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명한다. 도3에는 본 발명에 따라 설계된 MTCMOS논리셀이 나타나 있다. 도3에 나타난 것과 같이 NMOS, PMOS의 바디(body)는 각각 접지전압 및 전원전압과 콘 택(8)에 의해 연결되어 있고, 논리회로(즉 인버터)의 입력단자(4), 출력 단자(5) 및 NMOS의 소스단자(6)는 핀(즉 가상접지핀)으로서 신호배선(7)과 연결되어 있다. 이때 신호배선(7)은 스위치셀의 제2트랜지스터와 연결되어 가상접지전압공급선이 되며, 반도체 집적회로의 설계에 있어 최소 배선폭으로 특징지을 수 있는 설계의 기준인 설계규격(design rule)에 의해 결정되는 최소 선폭을 가지는 금속선으로 구성된다. 도4에는 표준셀영역 내에서 논리셀 및 스위치셀이 배열된 형태가 나타나 있다.

도 4에 나타난 것과 같이 스위치셀 각각은 특정 영역에 일렬로 배치되지 않고 전체적으로 분산되어 배치되어 있음을 알 수 있다. 이러한 스위치셀 각각의 분산 배치는 MTCMOS 논리셀 각각의 위치에 따라 결정된다. 즉 이러한 각 스위치셀의 위치는 종래와 같이 획일적으로 배열되지 않고 연결되어야 할 각각의 MTCMOS논리셀과의 거리를 고려하여 배치되게 된다. 따라서 본 발명에서의 스위치셀은 종래와 같이 스위치셀을 획일적으로 고정시켰을 때에 비해 MTCMOS 논리셀에 더 근접하여 배치될 수 있다.

다만 이러한 배열구조로 배치하는 경우에는 다음과 같은 문제점이 발생할 수도 있다. 셀행이 쌍으로 되어 있는 경우 셀행 중 하나는 셀이 플립(flip)되게 다른 한 행은 셀이 플립되지 않도록 전원전압공급선(power rail) 또는 접지전압공급선(ground rail)을 공유하는 더블백옵션(double back option)을 주어 설계하면 셀행간에 서로 접하게 된다. 이렇게 접하는 구조에서는 도5와 같이 표준셀 4개가 한 점(P)을 공유하며 상호 접하는 배치도 발생할 가능성이 있다. 각 표준셀은 NMOS 또는 PMOS 트랜지스터를 형성하기 위하여 실리콘 기판에 형성되는 N형 또는 P형 이온주입층이 있으며, 이러한 이온주입층의 폭은 설계 규격에 의해 결정되어지고 표준셀의 배치는 이러한 설계규격의 위배를 피해야만 한다. 그러나 도5와 같이 4개의 표준셀이 접하여 한점을 공유하는 배치에서는 이온주입층의 최소 선폭 또는 최소 선간 거리에 관한 설계규격을 위배하게 되는 경우가 발생하게 된다. 이러한 문제점을 해결하기 위해서 도6과 같이 셀행간에는 일정한 간격을 두고 이격되어야 하며 이러한 이격을 통해 위에서 설명한 것과 같은 문제점을 해결할 수 있다.

종래의 레일형태의 선폭이 넓은 가상접지전압공급선을 사용하여 표준셀영역에 비해 본 발명은 표준셀 배열의 유연성이 높고 보다 빠르게 설계 변경이 가능하여 점점 집적도가 높아지고 다기능화되는 나노급 반도체 소자의 MTCMOS 반도체 집적회로를 구현하는데 보다 효율적으로 적용할 수 있다.

Claims (4)

1. 제1문턱전압을 가지는 제1트랜지스터가 전원전압공급선 및 가상접지전압공급선 사이에 접속되는 MTCMOS논리셀과

   상기 제1 트랜지스터가 상기 전원전압공급선 및 접지전압공급선 사이에 접속되는 비MTCMOS논리셀과

   상기 제1문턱전압보다 큰 제2문턱전압을 가지며 상기 제1 트랜지스터의 동작시 턴온되고 비동작시에 턴오프되는 제2트랜지스터가 상기 가상접지전압공급선 및 접지전압공급선 사이에 접속되는 스위치셀을 포함하는 표준셀영역을 구비한 반도체 집적회로에 있어서,

   상기 스위치셀은 상기 표준셀영역 내에 분산되어 배치되어 있는 것을 특징으로 하는 반도체 집적회로.
2. 제1항에 있어서, 상기 MTCMOS논리셀의 제1트랜지스터는 소스 단자가 핀으로 처리되어 상기 가상접지전압공급선에 연결되는 것을 특징으로 하는 반도체 집적회로.
3. 제2항에 있어서, 상기 핀과 연결되는 가상접지전압공급선은 상기 반도체 집적회로의 설계 규격에서 결정된 최소 선폭을 가지는 금속선으로 구성되는 것을 특징으로 하는 반도체 집적회로.
4. 제 1항 내지 제3항의 어느 한 항에 있어서, 상기 표준셀영역은 복수의 셀행을 가지며, 상기 셀행은 일정한 간격을 두고 이격되어 있는 것을 특징으로 하는 반도체 집적회로.

Images