JP2008098353A - 半導体集積回路 - Google Patents

Abstract

【課題】常時動作領域と電源遮断可能領域とが混在する半導体集積回路を提供する。
【解決手段】半導体基板に設けられ、複数の基本セル（１０）の配置が可能なセル配置領域と、空間的に前記セル配置領域と重なって設けられた基本電源配線（１１）と、前記基本電源配線（１１）から前記セル配置領域への電源供給を停止するスイッチセル（６）と、前記スイッチセル（６）に隣接して前記セル配置領域に配置され、前記スイッチセル（６）が前記セル配置領域への電源供給を停止した場合においても、前記スイッチセル（６）から電源供給を受ける常時動作セル（５）とを具備する。
【選択図】図７

Description

本発明は、半導体集積回路に関し、特に半導体集積回路のリーク電流を抑制する技術に関する。

半導体装置における微細化技術の進歩に伴って増大するリーク電流が問題視されてきている。リーク電流とは、半導体装置が動作していない時に流れてしまう電流であり、この不要に漏れるリーク電流が半導体装置の総消費電力のうち大きな比率を占めるようになってきている。この消費電力の増加を抑制するために、様々な技術が提案されている（例えば、特許文献１参照。）。

図１は、上記特許文献１（特開２００４−１８６６６６号公報）に記載の半導体装置１００の構成を示す回路図である。特許文献１に記載の半導体装置１００は、ＭＴ−ＣＭＯＳに関連する技術を開示している。図１を参照すると、特許文献１は、高しきい値電圧のＮｃｈトランジスタＱ１を高電位電源線Ｖｄｄと擬似高電位電源線Ｖｄｄｖとの間に配置し、低しきい値電圧のＮｃｈトランジスタ（Ｑ４、Ｑ５）および低しきい値電圧のＰｃｈトランジスタ（Ｑ２、Ｑ３）で構成された負荷回路１０１の電源端子を擬似高電位電源線Ｖｄｄｖに接続するという技術を開示している。

特許文献１に記載の技術では、高しきい値電圧のＮｃｈトランジスタＱ１のゲートに入力する信号ＰＣＮＴを制御することにより、低しきい値電圧のトランジスタ（Ｑ２〜Ｑ５）で構成されている負荷回路１０１のリーク電流を低減させている。特許文献１に記載の技術において、負荷回路１０１は特定の領域（例えば機能ブロック）に備えられ、その負荷回路１０１への電源供給は、その特定領域ごとに行われている。上述のように、ある特定の領域に対し電源の供給と遮断とを切り換える場合、その特定の領域と電源線との間にスイッチを配置して電源供給を制御する技術が知られている。

特開２００４−１８６６６６号公報

半導体集積回路に、電源の供給を停止することが可能な領域（以下、遮断可能領域と呼ぶ）と、電源を常に供給する領域（以下、常時動作領域と呼ぶ）とを混在させる場合、それぞれの領域を独立させてレイアウトすることが好ましいしかしながら、現在普及している半導体集積回路は、その構成や動作が複雑なものが多く、そのため、遮断可能領域と常時動作領域とを適切に独立させてレイアウトすることが非常に困難な場合がある。

例えば、遮断可能領域の内部に常時動作領域を配置しなければならないような場合がある。このような場合には、その常時動作領域に関連する配線を、遮断可能領域の上層を経由して構成する必要がある。配線を多層化させることにより、半導体集積回路の構成が複雑化してしまい、その製造コストや工数が増大してしまう場合がある。

以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

上記課題を解決するために、以下のような半導体集積回路（１）を構成する。その半導体集積回路（１）は、半導体基板に設けられ、複数の基本セル（１０）の配置が可能なセル配置領域と、空間的に前記セル配置領域と重なって設けられた基本電源配線（１１）と、前記基本電源配線（１１）から前記セル配置領域への電源供給を停止するスイッチセル（６）と、前記スイッチセル（６）に隣接して前記セル配置領域に配置され、前記スイッチセル（６）が前記セル配置領域への電源供給を停止した場合においても、前記スイッチセル（６）から電源供給を受ける常時動作セル（５）とを具備する構成であることが好ましい。
スイッチセル（６）は、基本電源配線（１１）に接続される電源供給端を備えている。常時動作セル（５）は、スイッチセル（６）の隣に配置するだけで、そのスイッチセル（６）の電源供給端に接続されるような接続部分（１４ｂ）を備えている。常時動作セル（５）は、その接続部分（１４ｂ）を介して電源の供給を受ける。

本発明によると、常時動作領域と遮断可能領域とが混在するような半導体集積回路を構成する場合に、配線の複雑化を抑制しつつ適切に動作する半導体集積回路を提供することができる。
また、半導体集積回路の配線の複雑化を抑制することで、その製造コストや工数の増大を抑えることができる。

以下に、図面を参照して本願発明を実施するための形態について説明を行う。現在普及している半導体集積回路は、素子の集合（以下、基本セルと呼ぶ。）を基板の特定の領域（以下、セル配置領域と呼ぶ。）に配置し、それら基本セルを接続することで回路としての動作を実現している。セル配置領域に配置される複数の基本セルの各々は、他のセルと接続されない限りは、互いに影響を及ぼさないように構成されている。

図２は、本実施形態の半導体集積回路１の構成を例示するブロック図である。本実施形態の半導体集積回路１は、常時動作領域２と電源遮断可能領域３とを含んで構成されている。また、半導体集積回路１は、スイッチ制御信号伝達セル４と信号伝達用セル５とスイッチセル６とを含んで構成されている。常時動作領域２は、半導体集積回路１の内部に構成され、半導体集積回路１が動作しているときに電源が供給され続ける領域である。電源遮断可能領域３は、半導体集積回路１の内部に構成され、半導体集積回路１が動作しているときに電源の供給と遮断とを切り換えることが可能な領域である。

スイッチ制御信号伝達セル４は、電源遮断可能領域３に対する電源の供給と遮断とを制御するための制御信号を送信している。また。スイッチ制御信号伝達セル４は、半導体集積回路１に複数備えられている。それら複数のスイッチ制御信号伝達セル４は、制御信号伝達線７を介して接続されている。信号伝達用セル５は、半導体集積回路１に備えられた機能ブロックに所定の信号（例えば、データ信号やアドレス信号）を送信している。また、信号伝達用セル５は、半導体集積回路１に複数備えられている。それら複数の信号伝達用セル５は、信号伝達線８を介して接続されている。

スイッチセル６は、電源電位を供給している基本電源配線（図示されず）と、電源遮断可能領域３との間に設けられている。スイッチセル６は、制御信号伝達線７を介してスイッチ制御信号伝達セル４に接続されている。スイッチセル６は、スイッチ制御信号伝達セル４から出力される制御信号に応答して動作している。

図２を参照すると、本実施形態の半導体集積回路１は、複数の電源遮断可能領域３や複数の常時動作領域２を含んで構成されている。例えば、図２に示されているように、半導体集積回路１の電源遮断可能領域３の内部に、更に電源遮断可能領域３（以下、特定電源遮断可能領域３ａと呼ぶ。）が備えられる場合がある。また、電源遮断可能領域３の内部に、更に常時動作領域２（以下、特定常時動作領域２ａと呼ぶ）が備えられる場合がある。

図２を参照すると、特定常時動作領域２ａの信号伝達用セル５（５ａ）に信号を伝達するためには、その第１信号伝達用セル５ａと常時動作領域２の信号伝達用セル５（第２信号伝達用セル５ｂ）とを接続する必要がある。この場合に、第１信号伝達用セル５ａと第２信号伝達用セル５ｂの間に、いくつかの信号伝達用セル５を備えることで、高速に信号を伝達することができる。特定常時動作領域２ａが電源遮断可能領域３の内部に構成されている場合、信号伝達を高速化する信号伝達用セル５も電源遮断可能領域３に備えられる。電源遮断可能領域３に備えられた信号伝達用セル５（第３信号伝達用セル５ｃ）を介して信号を伝達する場合、電源遮断可能領域３に供給される電源が遮断された場合であっても、第３信号伝達用セル５ｃは動作していることが求められる。

以下に、電源遮断可能領域３に備えられた信号伝達用セル５の構成に関して説明を行う。なお、本実施形態において、電源遮断可能領域３に供給される電源が遮断された場合であっても、動作を継続する信号伝達用セル５（またはスイッチ制御信号伝達セル４）が配置されている領域は、領域９だけではない。以下に説明する回路構成は、上述のような信号伝達用セル５を備える他の領域でも同様の構成である。

図３は、図２の領域９の構成を例示する回路図である。図３を参照すると、領域９は、信号伝達用セル５と、スイッチセル６と、電源遮断可能セル１０とを含んで構成されている。電源遮断可能セル１０は、スイッチセル６の動作に応答して、電源の供給が遮断されるセルである。電源遮断可能セル１０は、電源遮断可能セル第１インバータ１６と電源遮断可能セル第２インバータ１７とを備え、それらは直列に接続されている。信号伝達用セル５は、信号伝達用セル第１インバータ１８と信号伝達用セル第１インバータ１９とを備え、それらは直列に接続されている。信号伝達用セル第１インバータ１８の第２入力信号供給端ＩＮ２には、特定常時動作領域２ａに供給するための信号が入力される。また、第２出力信号供給端ＯＵＴ２は、信号伝達線８に接続され、第２入力信号供給端ＩＮ２から入力された信号を、その信号伝達線８を介して特定常時動作領域２ａに供給している。

また、領域９は、全体用電源線１１と、接地線１２と、遮断可能領域用電源線１３と、非制御対象電源線１４とを含んで構成されている。全体用電源線１１は、半導体集積回路１の電源装置（図示されず）が出力する電源電位を供給している。また、接地線１２は、接地電位を供給している。

図３に示されているように、スイッチセル６は、スイッチ用トランジスタ１５を含んで構成されている。スイッチ用トランジスタ１５は、ゲート電極に印加される制御信号に応答して、全体用電源線１１と遮断可能領域用電源線１３との接続と切断とを切り換えている。スイッチ用トランジスタ１５が活性化された場合、全体用電源線１１と遮断可能領域用電源線１３とは同電位となる。上述のように、本実施形態において、全体用電源線１１は、半導体集積回路１の電源装置（図示されず）が出力する電源電位を供給している。したがって、スイッチ用トランジスタ１５が活性化すると、その遮断可能領域用電源線１３に電源供給端が接続されている回路（例えば、電源遮断可能セル１０の電源遮断可能セル第１インバータ１６）が動作することになる。また、スイッチ用トランジスタ１５が非活性化することで、遮断可能領域用電源線１３に接続されている回路の動作は停止する。この構成によって、本実施形態のスイッチセル６は、電源遮断可能領域３に対する電源の供給と遮断とを切り替えている。

図３を参照すると、領域９は、非制御対象電源線１４を備えている。非制御対象電源線１４は、接続ノード１４ａを介して全体用電源線１１に接続されている。図３に示されているように、信号伝達用セル５の信号伝達用セル第１インバータ１８の電源供給端は、非制御対象電源線１４に接続されている。同様に、信号伝達用セル第２インバータ１９の電源供給端も非制御対象電源線１４に接続されている。したがって、信号伝達用セル５は、スイッチ用トランジスタ１５の動作に依存することなく第２入力信号供給端ＩＮ２に入力される信号を伝達することができる。

以下に、上述の信号伝達用セル５、スイッチセル６及び電源遮断可能セル１０の詳細な構成に関して、図面を参照して説明する。図４は、本実施形態における信号伝達用セル５の構成を例示するレイアウトパターンである。本実施形態において、信号伝達用セル５の信号伝達用セル第１インバータ１８と信号伝達用セル第２インバータ１９とは、同様の構成である。したがって、以下の説明においては、信号伝達用セル第１インバータ１８を中心に信号伝達用セル５の構成に関して説明を行う。図４を参照すると、信号伝達用セル５の信号伝達用セル第１インバータ１８は、ＰチャネルＭＯＳトランジスタと、ＮチャネルＭＯＳトランジスタとを含んで構成されている。

信号伝達用セル第１インバータ１８を構成するＰチャネルＭＯＳトランジスタは、基板に形成されたＮウェル２９に構成されている。Ｎウェル２９には、ソースとして作用するＰＭＯＳトランジスタ第１拡散層２３とドレインとして作用するＰＭＯＳトランジスタ第２拡散層２６とが構成されている。そのＰＭＯＳトランジスタ第１拡散層２３は、第１コンタクト２２を介して電源電位供給端２１に接続されている。その電源電位供給端２１は、非制御対象電源線１４に接続されている。そのＰＭＯＳトランジスタ第２拡散層２６は、信号出力端２４を介して信号伝達用セル第２インバータ１９のゲート電極に接続されている。

また、信号伝達用セル第１インバータ１８を構成するＮチャネルＭＯＳトランジスタは、ソースとして作用するＮＭＯＳトランジスタ第１拡散層３３と、ドレインとして作用するＮＭＯＳトランジスタ第２拡散層３５とを含んで構成されている。ＮＭＯＳトランジスタ第１拡散層３３は、第３コンタクト３２を介して接地電位供給端３１に接続され、その接地電位供給端３１は、接地線１２に接続されている。そのＮＭＯＳトランジスタ第２拡散層３５は、第４コンタクト３４を介して信号伝達用セル第２インバータ１９のゲート電極に接続されている。

図４に示されているように、本実施形態の信号伝達用セル５は、非制御対象電源線１４を備え、その非制御対象電源線１４と遮断可能領域用電源線１３とは、電気的に絶縁されている。また、図４に示されているように、信号伝達用セル５の非制御対象電源線１４は、その信号伝達用セル５がセル配置領域に配置された場合に、隣のセルとの境界となる部分から突出した部分（接続用端子１４ｂ）を含んで構成されている。

図５は、スイッチセル６の構成を例示するレイアウトパターンである。上述のように、スイッチセル６は、スイッチ用トランジスタ１５を含んで構成されている。以下の説明においては、そのスイッチ用トランジスタ１５がＰチャネルＭＯＳトランジスタである場合を例示する。図５を参照すると、スイッチセル６のスイッチ用トランジスタ１５は、基板に形成されたＮウェルに構成されている。スイッチ用トランジスタ１５は、ドレインとして作用するスイッチ用トランジスタ第１拡散層３６と、ソースとして作用するスイッチ用トランジスタ第２拡散層３７とスイッチ用トランジスタゲート電極３８とを含んで構成されている。スイッチ用トランジスタゲート電極３８には、信号伝達線８を介して制御信号が印加される。

図５に示されているように、スイッチセル６には、非制御対象電源線１４が備えられている。その非制御対象電源線１４は、常時動作電源供給端３９に接続されている。その常時動作電源供給端３９は、常時動作電源用コンタクト４０を介してスイッチ用トランジスタ第２拡散層３７に接続されている。ここにおいて、非制御対象電源線１４の上層には、上述の全体用電源線１１（図示されず）が構成される。全体用電源線１１と非制御対象電源線１４とは、全体用電源線接続コンタクト４１を介して接続されている。全体用電源線接続コンタクト４１は、その全体用電源線１１から供給される電源電位を常時動作電源供給端３９に供給している。また、スイッチ用トランジスタ第２拡散層３７には、常時動作電源用コンタクト４０を介して、その電源電位が供給される。
図５に参照すると、非制御対象電源線１４は、端子接続部１４ｃを含んで構成されている。端子接続部１４ｃは、そのスイッチセル６がセル配置領域に配置された場合に、隣のセルとの境界となる部分の近傍に構成され、上述の接続用端子１４ｂと接続可能に構成されている。

信号伝達線８を介して供給される制御信号に応答してスイッチ用トランジスタ１５が活性化した場合、遮断可能領域用電源線１３が、常時動作電源用コンタクト４０を介して供給される電源電位と同電位となる。スイッチ用トランジスタ１５が、その制御信号に応答して非活性化した場合、遮断可能領域用電源線１３に供給されていた電源電位が遮断されることになる。このとき、非制御対象電源線１４には、上述の電源電位が継続的に供給され続ける。

図６は、電源遮断可能セル１０の構成を例示するレイアウトパターンである。図６を参照すると、電源遮断可能セル１０は、電源遮断可能セル第１インバータ１６と電源遮断可能セル第２インバータ１７とを含んで構成されている。電源遮断可能セル第１インバータ１６は、遮断可能領域用電源線１３から供給される電源電位と接地線１２から供給される接地電位とに応答して動作している。同様に、電源遮断可能セル第２インバータ１７は、遮断可能領域用電源線１３から供給される電源電位と接地線１２から供給される接地電位とに応答して動作している。

図７は、信号伝達用セル５とスイッチセル６とが隣り合うようにセル配置領域に配置された場合の、レイアウトを例示するレイアウトパターンである。図７を参照すると、信号伝達用セル５とスイッチセル６とを隣接して配置することで、信号伝達用セル５の接続用端子１４ｂと、スイッチセル６の端子接続部１４ｃとが接続される。図７に示されているように、その接続部分は、接続ノード１４ａとして構成されている。これによって、信号伝達用セル５の非制御対象電源線１４とスイッチセル６の非制御対象電源線１４とが接続される。スイッチセル６に接続された非制御対象電源線１４には、全体用電源線接続コンタクト４１を介して全体用電源線１１（図示されず）の電源電位が常時供給されることになる。

図８は、信号伝達用セル５に隣接して電源遮断可能セル１０を配置した場合のレイアウトを例示するレイアウトパターンである。このように電源遮断可能セル１０を配置した場合、電源遮断可能セル１０の遮断可能領域用電源線１３は、信号伝達用セル５を介してスイッチセル６の遮断可能領域用電源線１３に接続される。上述したように、本実施形態の信号伝達用セル５は、非制御対象電源線１４と独立した遮断可能領域用電源線１３を含んで構成されている。図８を参照すると、信号伝達用セル５が、非制御対象電源線１４と独立に構成された遮断可能領域用電源線１３を備えることで、その信号伝達用セル５に隣接する電源遮断可能セル１０は、信号伝達用セル５に依存することなく動作することができる。つまり、信号伝達用セル５が常時動作をしている場合であっても、スイッチセル６は、電源遮断可能セル１０の動作の実行と停止とを切り換えることが可能となる。

図９は、本実施形態の信号伝達用セル５を構成する場合の製造方法を例示するレイアウトパターンである。図９を参照すると、本実施形態の信号伝達用セル５は、新たなレイアウトパターンのセルを０から設計すること無く、電源遮断可能セル１０を元に構成することが可能である。本実施形態の信号伝達用セル５を構成する場合、まず、電源遮断可能セル１０のレイアウトの構成を特定する（図９の（ａ））。次に、電源遮断可能セル１０を構成するインバータ（信号伝達用セル第１インバータ１８、信号伝達用セル第２インバータ１９）のＰチャネルＭＯＳトランジスタの電源電位供給端と遮断可能領域用電源線１３とを切断する（図９の（ｂ））。

そして、その電源電位供給端に接続する非制御対象電源線１４を構成する（図９の（ｃ））。最後に、信号伝達用セル５がセル配置領域に配置される場合に、隣のセルとの境界線から突出する接続用端子１４ｂを構成する。この接続用端子１４ｂは、隣のセルが上述の端子接続部１４ｃを備える場合に、その端子接続部１４ｃにオーバーラップして接続することができるように構成されることが好ましい。なお、信号伝達用セルのデータとしては、接続用端子１４ｂを特に設けずに、信号伝達用セルと隣接するスイッチセルの配置が終わった後で、非制御対象電源線１４をスイッチセルに接続する端子接続部１４ｃをレイアウトしてもよい。

このように、本実施形態の信号伝達用セル５は、新たにセルを設計することなく構成することができる。また、信号伝達用セル５に常時動作用電源電位を供給するセル（例えばスイッチセル６）は、全体用電源線１１に接続される配線を、接続用端子１４ｂに接続可能な位置まで延伸させるだけで、その常時動作用電源電位を信号伝達用セル５に供給することができる。したがって、本実施形態の半導体集積回路１は、構成の複雑化を抑制しつつ、常時動作領域と遮断可能領域とを適切に動作させることができる。

［比較例］
図１０は、電源遮断可能領域３に配置された電源遮断可能セル１０と同様の構成のセルを、信号伝達用のセルとして作用させる場合の構成を例示するレイアウトパターンである。図１０の信号伝達用セル１０５は、上述の電源遮断可能セル１０と同様の構成を備えるセルである。

図１０を参照すると、信号伝達用セル１０５には、上層に配線された電源配線１２１から電源電位が供給されている。図１０に示されているように、電源配線１２１は電源供給コンタクト１２２を介して、その下層に構成された非制御対象電源線１１４に接続されている。非制御対象電源線１１４は、信号伝達用セル１０５の電源配線に接続されている。

このとき、信号伝達用セル１０５に隣接するセルの遮断可能領域用電源線１１３は、信号伝達用セル１０５と絶縁する必要がある。この場合において、信号伝達用セル１０５以外のセルに対する電源供給を適切に制御するには、信号伝達用セル１０５以外のセルの遮断可能領域用電源線１１３を接続しておく必要がある。ここにおいて、半導体集積回路１が微細化されることで、遮断可能領域用電源線１１３と同層に信号伝達用セル１０５を避けて配線を施すことが困難な場合がある。したがって、図１０に示されているように、信号伝達用セル１０５の上層に接続用電源配線１２３を構成し、遮断可能領域用電源線１１３と接続用電源配線１２３とを接続用コンタクト１２４で接続することで、遮断可能領域用電源線１１３同士を接続することが可能となる。しかしながら、このような配置・配線は、半導体集積回路の構成が複雑になる要因となる。

上述してきたように、本実施形態の半導体集積回路１は、設計の複雑化や工数の増大を抑制するために、電源遮断可能セル１０とは異なる構成の信号伝達用セル５を備えている。信号伝達用セル５は、接続用端子１４ｂを備えている。そして、その信号伝達用セル５は、端子接続部１４ｃを有するスイッチセル６に隣り合うように配置される。これによって、余分な配線を設けることなく、スイッチセル６の動作に依存せずに信号の伝達を行う回路を構成することができる。

つまり、信号伝達用セル５が電源遮断可能領域３の内部に配置され、その電源遮断可能領域３に供給される電源が遮断されても、動作を継続することができる。そのため、本実施形態の半導体集積回路１は、消費電力を低減させるために動作が停止している回路ブロックがある場合にも、信号伝達用セル５を介して信号を伝達することで、動作中の回路に適切に信号を伝達させることが可能となる。また、スイッチセル６を動作させるための制御信号を伝達するスイッチ制御信号伝達セル４を、信号伝達用セル５と同様に構成することで、半導体集積回路１を適切に動作させることが可能となる。

なお、上述の実施形態において、スイッチセル６が全体用電源線１１と遮断可能領域用電源線１３と間に設けられている構成を例示して、本実施形態の構成の説明を行ってきた。本願発明は、この構成に限定されることはない。例えば、接地線１２と電源遮断可能セル１０の接地電位供給端との間にスイッチセル６を備える半導体集積回路１を構成しても良い。また、電源電位側と接地電位側との各々にスイッチセル６を備える半導体集積回路１を構成する場合であっても、上述の効果を奏することができる。

図１は、従来の半導体集積回路の構成を示す回路図である。 図２は、本実施形態の半導体集積回路の構成を例示するブロック図である。 図３は、領域９の構成を例示する回路図である。 図４は、信号伝達用セル５の構成を例示するレイアウト図である。 図５は、スイッチセル６の構成を例示するレイアウト図である。 図６は、電源遮断可能セル１０の構成を例示するレイアウト図である。 図７は、信号伝達用セル５とスイッチセル６とが配置された場合のレイアウト図である。 図８は、信号伝達用セル５に隣接して電源遮断可能セル１０を配置した場合のレイアウト図である。 図９は、信号伝達用セル５を構成する場合の製造方法を例示するレイアウト図である。 図１０は、電源遮断可能セル１０と同様の構成のセルを、信号伝達用のセルとして作用させる場合の構成を例示するレイアウト図である。

符号の説明

１…半導体集積回路
２…常時動作領域
２ａ…特定常時動作領域
３…電源遮断可能領域
３ａ…特定電源遮断可能領域
４…スイッチ制御信号伝達セル
５…信号伝達用セル
５ａ…第１信号伝達用セル
５ｂ…第２信号伝達用セル
５ｃ…第３信号伝達用セル
６…スイッチセル
７…制御信号伝達線
８…信号伝達線
９…領域
１０…電源遮断可能セル
１１…全体用電源線
１２…接地線
１３…遮断可能領域用電源線
１４…非制御対象電源線
１４ａ…接続ノード
１４ｂ…接続用端子
１４ｃ…端子接続部
１５…スイッチ用トランジスタ
１６…電源遮断可能セル第１インバータ
１７…電源遮断可能セル第２インバータ
１８…信号伝達用セル第１インバータ
１９…信号伝達用セル第２インバータ
２１…電源電位供給端
２２…第１コンタクト
２３…ＰＭＯＳトランジスタ第１拡散層
２４…信号出力端
２５…第２コンタクト
２６…ＰＭＯＳトランジスタ第２拡散層
２７…ゲート電極
２８…第５コンタクト
２９…Ｎウェル
３１…接地電位供給端
３２…第３コンタクト
３３…ＮＭＯＳトランジスタ第１拡散層
３４…第４コンタクト
３５…ＮＭＯＳトランジスタ第２拡散層
３６…スイッチ用トランジスタ第１拡散層
３７…スイッチ用トランジスタ第２拡散層
３８…スイッチ用トランジスタゲート電極
３９…常時動作電源供給端
４０…常時動作電源用コンタクト
４１…全体用電源線接続コンタクト
ＩＮ１…第１入力信号供給端
ＩＮ２…第２入力信号供給端
ＯＵＴ１…第１出力信号供給端
ＯＵＴ２…第２出力信号供給端
１００…半導体装置
１０１…負荷回路
Ｑ１…高しきい値電圧のＮｃｈトランジスタ
Ｑ２…低しきい値電圧のＰｃｈトランジスタ
Ｑ３…低しきい値電圧のＰｃｈトランジスタ
Ｑ４…低しきい値電圧のＮｃｈトランジスタ
Ｑ５…低しきい値電圧のＮｃｈトランジスタ
１０５…信号伝達用セル
１１２…接地線
１１３…遮断可能領域用電源線
１１４…非制御対象電源線
１２１…電源配線
１２２…電源供給コンタクト
１２３…接続用電源配線
１２４…接続用コンタクト

Claims (11)

1. 半導体基板に設けられ、複数の基本セルの配置が可能なセル配置領域と、
   空間的に前記セル配置領域と重なって設けられた基本電源配線と、
   前記基本電源配線から前記セル配置領域への電源供給を停止するスイッチセルと、
   前記スイッチセルに隣接して前記セル配置領域に配置され、前記スイッチセルが前記セル配置領域への電源供給を停止した場合においても、前記スイッチセルから電源供給を受ける常時動作セルと
   を具備する
   半導体集積回路。
2. 請求項１に記載の半導体集積回路において、
   前記常時動作セルは、
   他のセルに隣接して前記セル配置領域に配置されたときに、前記他のセルと接する境界と、
   前記境界から突出し、前記他のセルの内部で機能する突出部とを備え、
   前記スイッチセルは、
   前記基本電源配線に接続される電源端と、
   前記電源端と前記突出部とを接続する接続部と
   を具備する
   半導体集積回路。
3. 請求項２に記載の半導体集積回路において、
   前記スイッチセルは、前記セル配置領域に設けられ、
   前記常時動作セルは、
   前記スイッチセルの動作を制御する制御信号を受ける入力端と、
   前記スイッチセルに接続され、前記制御信号を前記スイッチセルに供給する信号出力端とを備え、
   前記セル配置領域への電源供給が遮断されているときに、前記制御信号を前記スイッチセルに供給する
   半導体集積回路。
4. 請求項２に記載の半導体集積回路において、さらに、
   他のセル配置領域を備え、
   前記他のセル配置領域は、
   前記セル配置領域への電源供給が停止しているときに動作するセルを含み、
   前記常時動作セルは、
   前記セル配置領域への電源供給が遮断されたときに、前記他のセル配置領域で動作する前記セルに前記セル配置領域を経由して、所定の信号を伝達する
   半導体集積回路。
5. 半導体基板と、
   前記半導体基板の表面に構成され、複数の基本セルを配置することが可能なセル配置領域と、
   前記セル配置領域の上層に設けられた基本電源配線と、
   前記基本電源配線と前記セル配置領域に配置された前記複数の基本セルの電源端とを接続するスイッチセルと、
   前記スイッチセルに隣接して前記セル配置領域に配置された常時動作セルと
   を具備し、
   前記スイッチセルは、
   外部から供給される制御信号に応答して、前記基本電源配線から前記セル配置領域への電源供給を遮断し、
   前記常時動作セルは、
   前記スイッチセルの動作に依存すること無く、前記スイッチセルから電源供給を受ける
   半導体集積回路。
6. 請求項５に記載の半導体集積回路において、
   前記常時動作セルは、
   他のセルに隣接して前記セル配置領域に配置されたときに、前記他のセルと接する境界と、
   前記境界から突出し、前記他のセルの内部で機能する突出部と
   を備え、
   前記スイッチセルは、
   前記制御信号を受けるゲート電極と、
   前記基本電源配線に接続される第１電源端と、
   前記電源端に接続される第２電源端と
   前記第２電源端と前記突出部とを接続する接続部と
   を具備する
   半導体集積回路。
7. 電源の供給を遮断することが可能な電源遮断可能領域を備える半導体集積回路において、前記電源遮断可能領域に配置され、前記電源遮断可能領域への電源の供給が遮断されたときであっても動作し続ける常時動作セルの製造方法であって、
   （ａ）前記電源遮断可能領域に配置される基本セルの構成を特定するステップと、
   （ｂ）前記基本セルの電源配線と前記基本セルに構成されたトランジスタの電源端とを特定するステップと、
   （ｃ）前記電源遮断可能領域における前記電源配線の機能を維持させつつ、前記電源配線と前記電源端とを絶縁するステップと、
   （ｄ）絶縁された前記電源端に、前記電源配線と異なる他の電源配線を接続するステップと、
   （ｅ）前記基本セルが他のセルに隣接して配置されたときに、前記他のセルと接する境界から突出して前記他のセルの内部で機能する突出部を前記他の電源配線に接続させるステップと
   を具備する
   常時動作セルの製造方法。
8. 電源の供給を遮断することが可能な電源遮断可能領域を備える半導体集積回路の製造方法であって、
   基本セルに基づいて、常時動作セルを構成する第１ステップと、
   前記電源遮断可能領域への電源供給を停止することが可能なトランジスタを有するスイッチセルを構成する第２ステップと
   前記常時動作セルを、前記スイッチセルの動作に依存することなく動作するように前記電源遮断可能領域に配置する第３ステップと
   を具備し、
   前記第１ステップは、
   （ａ）前記電源遮断可能領域に配置される基本セルの構成を特定するステップと、
   （ｂ）前記基本セルの電源配線と前記基本セルに構成されたトランジスタの電源端とを特定するステップと、
   （ｃ）前記電源遮断可能領域における前記電源配線の機能を維持させつつ、前記電源配線と前記電源端とを絶縁するステップと、
   （ｄ）絶縁された前記電源端に、前記電源配線と異なる他の電源配線を接続するステップと、
   （ｅ）前記基本セルが他のセルに隣接して配置されたときに、前記他のセルと接する境界から突出して前記他のセルの内部で機能する突出部を前記他の電源配線に接続させるステップと
   を含み、
   前記第２ステップは、
   （ｆ）前記トランジスタが、電源装置から供給される電源電位を受ける電源端を特定するステップと、
   （ｇ）前記常時動作セルが前記スイッチセルに接して配置されるときに、前記突出部に接続可能な接続端を構成するステップと、
   （ｈ）前記接続端と前記電源端とを接続するステップと
   を含み、
   前記第３ステップは、
   前記接続端と前記突出部とが接続するように、前記常時動作セルと前記スイッチセルとを配置するステップ
   を含む
   半導体集積回路の製造方法。
9. 請求項１記載の半導体集積回路に用いられる常時動作セルであって、
   前記常時動作セル以外の前記基本セルのレイアウトパターンから、前記スイッチセルにより電源供給が停止され得る遮断可能領域用電源線への接続部を削除し、前記接続部に代えて前記電源セルの基本電源配線に接続可能な基本電源配線接続部を設けたレイアウトパターンを有し、前記電源への接続を除いて前記常時動作セル以外の前記基本セルと同一の機能を有する
   常時動作セル。
10. 前記基本電源配線接続部が、配線パターンを付加するだけで前記基本電源配線に接続可能なレイアウトパターンを有する
    請求項９記載の常時動作セル。
11. 前記基本電源配線接続部がセルの外形から突出する突出部を備え、前記電源セルに隣接配置するだけで前記基本電源配線に接続可能なレイアウトパターンを有する
    請求項９記載の常時動作セル。

Images