CN108292629B - 半导体集成电路装置 - Google Patents

半导体集成电路装置 Download PDF

Info

Publication number
CN108292629B
CN108292629B CN201680067289.6A CN201680067289A CN108292629B CN 108292629 B CN108292629 B CN 108292629B CN 201680067289 A CN201680067289 A CN 201680067289A CN 108292629 B CN108292629 B CN 108292629B
Authority
CN
China
Prior art keywords
power supply
strip
supply wiring
wiring
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680067289.6A
Other languages
English (en)
Other versions
CN108292629A (zh
Inventor
岸下景介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN108292629A publication Critical patent/CN108292629A/zh
Application granted granted Critical
Publication of CN108292629B publication Critical patent/CN108292629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体集成电路装置能够实现：在不会导致面积增加、设计工时增多的情况下，利用电源切断技术抑制功耗。在向标准单元(1)供电的电源布线(3)的上层设置有带状电源布线(11)。在电源布线(3)上设置有开关单元(20)，开关单元(20)构成为能够在将电源布线(3)和带状电源布线(11)进行电连接与不进行电连接之间进行切换。副带状电源布线(12)与包括设置有开关单元(20)的电源布线(3)在内的至少两根电源布线(3)连接。

Description

半导体集成电路装置
技术领域
本公开涉及一种半导体集成电路装置的电源切断技术。
背景技术
电源切断技术是用于实现半导体集成电路装置的低功耗化的技术之一。电源切断技术是如下所述的技术：将半导体集成电路装置的内部分为多个电路块，将不进行工作的电路块的电源切断，由此抑制成为耗电原因的漏电流。在专利文献1中公开了如下内容：在电源切断区域，在各个标准单元(standard cell)行上配置用于供电/断电的开关，从而实现电源供给控制。从带状电源布线起经由开关和标准单元电源布线向各个标准单元供电。
专利文献1：日本公开专利公报特开2008-277788号公报
发明内容
-发明所要解决的技术问题-
专利文献1的构成方式中，对于进行电源切断的电路块而言，需要给各个标准单元电源布线分别设置用于供电/断电的开关。即，需要在电路块内配置多个开关。因此，电路块的面积会与开关的面积相应地增加，而且由于存在多个开关，因此标准单元的配置自由度会下降。即，可能会存在如下所述的问题：由于存在多个开关而导致面积增加，或者因标准单元的配置自由度降低导致时序收敛性恶化从而引发设计工时增多。
此外，在专利文献1中公开了在想要加强供给电源的部位上增加开关的内容。然而，在想要增加开关的部位上已高密度地配置有标准单元的情况下，需要通过移动标准单元来留出开关的配置空间。这会成为引发如下情况的原因，即标准单元的配置情况会因开关的插入而发生变化，伴随于此，布线收敛性恶化，或者由于电流消耗分布发生了变化而需要插入新的开关等，从而设计工时可能会增加。而且，即使增加开关，供电得到加强的也只是设置有该开关的标准单元电源布线而已，当存在多根想要加强供电的标准单元电源布线的情况下，需要在各个标准单元电源布线上分别设置开关。
本公开的目的在于，半导体集成电路装置能够实现：在不会导致面积增加、设计工时增多的情况下，利用电源切断技术抑制功耗。
-用以解决技术问题的技术方案-
本公开一方面的半导体集成电路装置，包括：多个标准单元行，多个所述标准单元行分别具有沿第一方向排列配置的多个标准单元，多个所述标准单元行沿第二方向排列配置，所述第二方向是俯视时垂直于所述第一方向的方向；多根电源布线，多根所述电源布线分别配置为沿所述第一方向延伸，多根所述电源布线向所述标准单元供给电源；带状电源布线，所述带状电源布线设置在多根所述电源布线的上层，所述带状电源布线配置为沿所述第二方向延伸；开关单元，所述开关单元设置在多根所述电源布线中的任一电源布线上，所述开关单元构成为能够根据控制信号，在将该电源布线和所述带状电源布线进行电连接与不进行电连接之间进行切换；以及副带状电源布线，所述副带状电源布线设置在多根所述电源布线的上层，所述副带状电源布线配置为沿所述第二方向延伸，所述副带状电源布线与包括设置有所述开关单元的所述电源布线在内的至少两根所述电源布线连接。
根据该方面，在多根电源布线的上层设置有带状电源布线，其中，多根电源布线配置为沿第一方向延伸，带状电源布线沿俯视时垂直于第一方向的第二方向延伸。开关单元设置在多根电源布线中的任一电源布线上，其中，开关单元构成为，能够根据控制信号在将电源布线和带状电源布线进行电连接与不进行电连接之间进行切换。而且，在多根电源布线的上层设置有配置为沿第二方向延伸的副带状电源布线，该副带状电源布线与包括设置有开关单元的电源布线在内的至少两根电源布线连接。因此，从带状电源布线经由开关单元供给过来的电源不仅供向设置有该开关单元的电源布线，而且还经由副带状电源布线供向其它电源布线。即，从与副带状电源布线连接的电源布线接受电源供给的标准单元能够经由设置在其它电源布线上的开关单元而接受电源供给。由此，不需要在各个电源布线上设置开关单元，此外，不增加开关单元，就能够加强供电。由此，半导体集成电路装置能够实现：在不会导致由多个开关的存在引发面积增加、由标准单元的配置自由度降低使得时序收敛性恶化从而引发设计工时增多的情况下，利用电源切断技术抑制功耗。
-发明的效果-
根据本公开，半导体集成电路装置能够实现：在不会导致面积增加、设计工时增多的情况下，利用电源切断技术抑制功耗。
附图说明
图1是示出第一实施方式所涉及的半导体集成电路装置的结构的俯视图。
图2是示出开关单元的结构例的示意图。
图3是图1的III-III剖视图。
图4是图1的IV-IV剖视图。
图5是示出第二实施方式所涉及的半导体集成电路装置的结构的俯视图。
图6是示出第三实施方式所涉及的半导体集成电路装置的结构的俯视图。
图7是示出第三实施方式所涉及的半导体集成电路装置的其它结构的俯视图。
图8是示出第四实施方式所涉及的半导体集成电路装置的结构的俯视图。
具体实施方式
下面，根据附图对实施方式进行说明。
(第一实施方式)
图1是示出第一实施方式所涉及的半导体集成电路装置的结构的俯视图，简化示出了进行电源切断的电路块的布局图案(在以后的俯视图中也是相同的)。在图1所示的半导体集成电路装置的基板上配置有多个标准单元1。在附图中的纵向(作为俯视时与第一方向垂直的方向的第二方向)上配置有多行标准单元行2，标准单元行2包括沿附图中的横向(第一方向)排列配置的多个标准单元1。标准单元1例如是具有变换器、逻辑电路等功能的基本电路元件，通过将标准单元1组合起来配置并布线，从而能够设计、制造出实现规定功能的半导体集成电路装置。标准单元1分别具有形成有P型MOS(Metal OxideSemiconductor，金属氧化物半导体)晶体管(PMOS)的N型区域和形成有N型MOS晶体管(NMOS)的P型区域。在本公开中，假设：标准单元1的N型区域和P型区域是沿附图中的纵向排列配置的，并且标准单元行2的N型区域和P型区域的排列方式是每一行都发生反转，即紧挨的上下行的排列方式是反转的。需要说明的是，省略图示了标准单元1的内部结构。
在标准单元行2彼此之间交替地配置有向标准单元1供给电源电位的标准单元电源布线3(在图中右边记为VVDD)和向标准单元1供给接地电位的接地电源布线4(在图中右边记为GND)。标准单元电源布线3和接地电源布线4均被配置为沿附图中的横向延伸。本公开的作为电源布线的标准单元电源布线3向其上下的标准单元行2供给电源电位。此外，接地电源布线4向其上下的标准单元行2供给接地电位。另外，在各标准单元电源布线3上设置有开关单元20(附带闸门)。即，图1的结构包括两根相邻配置且分别设置有开关单元20的标准单元电源布线3。开关单元20用于控制是否切断对标准单元1的供电，开关单元20构成为：能够根据控制信号，在将标准电源布线3和后述的带状电源布线11进行电连接与不进行电连接之间进行切换。控制信号例如是从对电源的切断进行控制的控制块中送过来的。
图2是示出开关单元20的结构例的示意图。需要说明的是，在图2中，利用电路符号示出了结构，然而实际上形成有由扩散区域、栅极布线、金属布线等构成的布局结构(layout)。图2中示出的开关单元20是双高度单元，其包括与带状电源布线11连接的输入端子21、接受控制信号的控制端子22、PMOS23、接受赋给控制端子22的控制信号的缓冲器24。PMOS23的源极与输入端子21连接，PMOS23的漏极与标准单元电源布线3连接，PMOS23的栅极接受缓冲器24的输出。在控制信号是高电平时，PMOS23不导通，输入端子21与标准单元电源布线3之间电断开。另一方面，在控制信号是低电平时，PMOS23导通，输入端子21与标准单元电源布线3电连接。需要说明的是，虽然在图2中省略图示，然而经由输入端子21向缓冲器24供给电源。
返回图1，在标准单元行2、标准单元电源布线3的上层设置有带状电源布线11，带状电源布线11以沿附图中的纵向延伸的方式配置。带状电源布线11与配置在其下方的开关单元20的输入端子21连接。此外，在标准单元行2、标准单元电源布线3的上层设置有副带状电源布线12，副带状电源布线12以沿附图中的纵向延伸的方式配置。副带状电源布线12经由导通结构13与在其下方通过的标准单元电源布线3连接。在图1的结构中，带状电源布线11具有俯视时与开关单元20重叠的部分。此外，副带状电源布线12也具有俯视时与开关单元20重叠的部分。需要说明的是，在本申请的说明书中，“带状电源布线”意味着沿与标准单元行2的方向正交的方向延伸的电源布线。此外，虽然在图1中省略图示，然而用于供给接地电位的带状电源布线也以沿附图中的纵向延伸的方式配置在标准单元行2、标准单元电源布线3的上层。
需要说明的是，在图1中，将从电源供给源到开关单元20为止的电源布线即带状电源布线11标为“VDD”，将经由开关单元20后的电源布线即副带状电源布线12和标准单元电源布线3标为“VVDD”。这在下面的附图中也相同，其中，在开关单元20的PMOS23导通时所供给的电源电位，在标为“VDD”的电源布线和标为“VVDD”的电源布线上是共通的。
图3是图1的III-III剖视图，图4是图1的IV-IV剖视图，图3、图4均示出配置有开关单元20的部位的截面结构。图1的半导体集成电路装置在基板上具有5层以上的布线层。如图3和图4所示，以从基板侧依次层叠的方式形成有第一布线层M1～第五布线层M5。带状电源布线11形成在第五布线层M5上，副带状电源布线12形成在第三布线层M3上。即，在此，副带状电源布线12设置在带状电源布线11的下层。此外，标准单元电源布线3形成在第一布线层M1上。此外，虽未图示，然而接地电源布线4形成在第一布线层上，标准单元1的信号布线主要形成在第一布线层上。需要说明的是，在图1中，第一、第二和第四布线层的优先布线方向是附图中的横向，第三和第五布线层的优先布线方向是附图中的纵向。
在此，着眼于向标准单元1A的电源供给情况进行说明。在向标准单元1A直接供给电源电位的标准单元电源布线3上设置有开关单元20，从该开关单元20向标准单元1A直接供给电源(路径(1))。进而，从不与标准单元1A连接的其它标准单元电源布线3经由副带状电源布线12向标准单元1A供给电源(路径(2))。即，标准单元1A从在与该标准单元1A直接连接的标准电源布线3上设置的开关单元20接受电源供给。标准单元1A还从在与标准单元1A直接连接的标准电源布线3以外的标准电源布线3上设置的开关单元20经由副带状电源布线12接受电源供给。
如上所述，根据本实施方式，在以沿第一方向延伸的方式配置的多个标准单元电源布线3的上层设置有带状电源布线11，带状电源布线11沿俯视时垂直于第一方向的第二方向延伸。在多个标准单元电源布线3上分别设置有开关单元20，开关单元20构成为：能够根据控制信号，在将标准单元电源布线3和带状电源布线11进行电连接与不进行电连接之间进行切换。而且，在多个标准单元电源布线3的上层设置有副带状电源布线12，副带状电源布线12以沿第二方向延伸的方式配置，该副带状电源布线12与各个标准单元电源布线3连接。因此，从带状电源布线11经由开关单元20供给过来的电源不仅直接供向设置有该开关单元20的标准单元电源布线3，而且还经由副带状电源布线12供向其它标准单元电源布线3。即，标准单元1能够经由设置在其它标准单元电源布线3上的开关单元20接受电源供给。由此，能够在不增加开关单元20的情况下，加强供电。
需要说明的是，在图1的结构中，副带状电源布线12分别在与带状电源布线11相邻的位置上排列配置，但并不限于此。例如，也可以为：将副带状电源布线12配置在与带状电源布线11分开一定间隔的位置上，使得俯视时不与开关单元20重叠。此外，对于一部分带状电源布线11而言，也可以在与上述带状电源布线11相邻的位置上没有排列有副带状电源布线12。
此外，在图1的结构中，开关单元20配置在带状电源布线11的下方，带状电源布线11具有俯视时与开关单元20重叠的部分，然而并不限于此。其中，在将开关单元20配置在带状电源布线11的下方的情况下，开关单元20的输入端子21与带状电源布线11之间的布线、导通结构等路径的电阻值减小，因此抑制电源电压的电压降。此外，在图1的结构中，副带状电源布线12具有俯视时与开关单元20重叠的部分，但并不限于此。
此外，在图1的结构中，副带状电源布线12与通过下方的所有标准单元电源布线3电连接，然而并不限于此。例如，也可以只与通过下方的标准单元电源布线3中的一部分标准单元电源布线3电连接。
即，副带状电源布线12只要与包括设置有开关单元20的标准单元电源布线3在内的至少两根标准单元电源布线3连接即可。由此，接受直接来自与副带状电源布线12连接的标准单元电源布线3的供电的标准单元1能够经由设置在其它标准单元电源布线3上的开关单元20接受电源供给。由此，能够在不增加开关单元20的情况下，加强供电。
(第二实施方式)
图5是示出第二实施方式所涉及的半导体集成电路装置的结构的俯视图。标准单元1的配置方式和标准单元电源布线3、接地电源布线4、带状电源布线11以及副带状电源布线12的配置方式几乎与图1相同，从而在此存在省略对此进行详细说明的情况。
与图1相比，图5中，开关单元20的数量减少，在一部分标准单元电源布线3a上没有设置开关单元20。即，图5的结构包括：相邻配置并且其中一根上设置有开关单元20而另一根上没有设置开关单元20的两根标准单元电源布线3、3a。例如，在直接向标准单元1A供给电源的标准单元电源布线3上设置有开关单元20，而在直接向标准单元1B供给电源的标准单元电源布线3a上没有设置开关单元20。然而，从设置有开关单元20的其它标准单元电源布线3经由副带状电源布线12向标准单元1B供给电源(路径(3))。
即，由于副带状电源布线12的存在，因而不需要在各标准电源布线3上设置开关单元20，因此能够减少开关单元20的数量。此外，能够任意设定开关单元20的间隔，因此能够提高标准单元1的配置自由度，从而能够提高时序收敛性。
(第三实施方式)
图6是示出第三实施方式所涉及的半导体集成电路装置的结构的俯视图。标准单元1的配置方式和标准单元电源布线3、接地电源布线4以及带状电源布线11的配置方式几乎与图1相同，从而在此存在省略对此进行详细说明的情况。
与图1相比，图6中，副带状电源布线12的根数增加。例如，在位于附图中的左侧的带状电源布线11与位于附图中的中央的带状电源布线11彼此之间配置有两根副带状电源布线12。此外，在位于附图中的中央的带状电源布线11与位于附图中的右侧的带状电源布线11彼此之间，配置有两根副带状电源布线12，而且还配置有在第五布线层M5上形成的副带状电源布线15。
此外，图7是示出第三实施方式所涉及的半导体集成电路装置的其它结构的俯视图。在第二实施方式中示出的图5的结构中，与图6同样地增加了副带状电源布线12、15的根数，即可得到图7的半导体集成电路装置的结构。即，图6和图7的结构包括两根带状电源布线11，在上述两根带状电源布线11之间配置有两根以上的副带状电源布线12、15。此外，图6和图7的结构包括两根副带状电源布线12、15，两根副带状电源布线12、15所设置的布线层互不相同。
如上所述，通过增加副带状电源布线12、15的根数，就能够在不增加开关单元20的数量的情况下，加强供电，因此能够抑制半导体集成电路装置的面积增加。
(第四实施方式)
图8是示出第四实施方式所涉及的半导体集成电路装置的结构的俯视图。标准单元1的配置方式和标准单元电源布线3、接地电源布线4、带状电源布线11以及副带状电源布线12的配置方式几乎与图1相同，从而在此存在省略对此进行详细说明的情况。
在图8的结构中，配置有具有标准驱动能力的开关单元20a和具有高驱动能力的开关单元20b。开关单元20a与开关单元20b的晶体管尺寸互不相等。在此，用虚线包围的区域X是欲加强供电的区域。然而，由于在区域X内高密度地配置有标准单元1，因此无法进一步增加开关单元20a。于是，在区域X的周围配置了驱动能力比开关单元20a高的开关单元20b。由此，能够从驱动能力高的开关单元20b经由副带状电源布线12向区域X供电。
(其它实施方式)
在以上的说明中，带状电源布线11设置在第五布线层上，副带状电源布线12、15设置在第三布线层和第五布线层上，然而形成有带状电源布线、副带状电源布线的布线层并不限于此。其中，副带状电源布线优选形成在尽可能接近标准单元电源布线的布线层上。由此，副带状电源布线与标准单元电源布线之间的布线、导通结构等路径的电阻值减小，从而能够抑制电源电位降低。此外，在上述说明中，标准单元电源布线3设置在第一布线层上，然而并不限于此，例如其也可以设置在多个布线层上。
此外，图2所示的开关单元20的结构只不过是一个例子而已，开关单元20只要构成为，能够根据控制信号在将标准单元电源布线3和带状电源布线11进行电连接与不进行电连接之间进行切换即可。例如在图2中，还可以使用变换器(inverter)以替代缓冲器24。在该情况下，控制信号的逻辑与连接/切断之间的关系与以上的说明相反。或者，也可以设置两组图2所示的电路结构。此外，虽然在图2的结构例中开关单元20是双高度单元，然而开关单元20也可以是单一高度单元。
此外，在以上的说明中，在供给电源电位的标准单元电源布线3上设置了开关单元20，然而，替代上述方式，还可以在供给接地电位的接地电源布线4上设置开关单元来应用与以上说明的结构相同的结构。在该情况下，副带状电源布线只要与包括设置有开关单元的接地电源布线在内的至少两根接地电源布线连接即可。
-产业实用性-
本公开中，就利用电源切断技术的半导体集成电路装置而言，其在不增加开关单元的情况下能够加强供电，因此，对于例如减少LSI的功耗、减小LSI的面积的方面是有效的。
-符号说明-
1、1A、1B 标准单元
2 标准单元行
3、3a 标准单元电源布线(电源布线)
4 接地电源布线
11 带状电源布线
12、15 副带状电源布线
20、20a、20b 开关单元

Claims (9)

1.一种半导体集成电路装置，其特征在于：包括：
多个标准单元行，多个所述标准单元行分别具有沿第一方向排列配置的多个标准单元，多个所述标准单元行沿第二方向排列配置，所述第二方向是俯视时垂直于所述第一方向的方向；
多根电源布线，多根所述电源布线分别配置为沿所述第一方向延伸，多根所述电源布线向所述标准单元供给电源；
带状电源布线，所述带状电源布线设置在多根所述电源布线的上层，所述带状电源布线配置为沿所述第二方向延伸；
开关单元，所述开关单元设置在多根所述电源布线中的任一电源布线上，所述开关单元构成为能够根据控制信号，在将该电源布线和所述带状电源布线进行电连接与不进行电连接之间进行切换；以及
副带状电源布线，所述副带状电源布线设置在多根所述电源布线的上层，所述副带状电源布线配置为沿所述第二方向延伸，
所述副带状电源布线与包括设置有所述开关单元的所述电源布线在内的至少两根所述电源布线连接。
2.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述副带状电源布线设置在所述带状电源布线的下层。
3.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述带状电源布线具有俯视时与所述开关单元重叠的部分。
4.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述副带状电源布线具有俯视时与所述开关单元重叠的部分。
5.根据权利要求1所述的半导体集成电路装置，其特征在于：
多根所述电源布线包括两根电源布线，两根所述电源布线相邻配置并且分别设置有所述开关单元。
6.根据权利要求1所述的半导体集成电路装置，其特征在于：
多根所述电源布线包括两根电源布线，两根所述电源布线相邻配置，并且，两根所述电源布线中的一根电源布线上设置有所述开关单元，两根所述电源布线中的另一根电源布线上没有设置所述开关单元。
7.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述带状电源布线包括两根带状电源布线，在两根所述带状电源布线之间配置有两根以上的所述副带状电源布线。
8.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述副带状电源布线包括两根副带状电源布线，两根所述副带状电源布线配置在互不相同的层上。
9.根据权利要求1所述的半导体集成电路装置，其特征在于：
所述开关单元包括晶体管尺寸互不相等的两个开关单元。
CN201680067289.6A 2015-11-25 2016-11-01 半导体集成电路装置 Active CN108292629B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015229630 2015-11-25
JP2015-229630 2015-11-25
PCT/JP2016/082479 WO2017090389A1 (ja) 2015-11-25 2016-11-01 半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN108292629A CN108292629A (zh) 2018-07-17
CN108292629B true CN108292629B (zh) 2021-11-05

Family

ID=58764030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680067289.6A Active CN108292629B (zh) 2015-11-25 2016-11-01 半导体集成电路装置

Country Status (4)

Country Link
US (1) US10615122B2 (zh)
JP (1) JP6826292B2 (zh)
CN (1) CN108292629B (zh)
WO (1) WO2017090389A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10878163B2 (en) 2017-08-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including PG-aligned cells and method of generating layout of same
CN113196463B (zh) * 2018-12-26 2024-03-01 株式会社索思未来 半导体集成电路装置
JP7157350B2 (ja) * 2019-01-09 2022-10-20 株式会社ソシオネクスト 半導体集積回路装置
CN110752203B (zh) * 2019-10-30 2021-03-23 珠海格力电器股份有限公司 一种低功耗芯片及其制备方法
KR20210134112A (ko) 2020-04-29 2021-11-09 삼성전자주식회사 반도체 장치
WO2024071040A1 (ja) * 2022-09-27 2024-04-04 ヌヴォトンテクノロジージャパン株式会社 半導体集積回路装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038273A (ja) * 2007-08-03 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置、半導体装置の設計方法および半導体装置設計プログラム
CN101604689A (zh) * 2008-06-12 2009-12-16 索尼株式会社 半导体集成电路
JP2011108846A (ja) * 2009-11-17 2011-06-02 Renesas Electronics Corp 半導体集積回路装置
JP2015095272A (ja) * 2013-11-14 2015-05-18 富士通株式会社 半導体集積回路の製造方法、半導体記憶装置及び半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590962B2 (en) * 2003-12-17 2009-09-15 Sequence Design, Inc. Design method and architecture for power gate switch placement
DE102004016920B4 (de) * 2004-04-06 2006-03-02 Infineon Technologies Ag Verfahren zum Schalten einer Spannungsversorgung von Spannungsdomänen einer Halbleiterschaltung und entsprechende Halbleiterschaltung
JP5307427B2 (ja) 2007-04-05 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5130904B2 (ja) * 2007-12-21 2013-01-30 富士通セミコンダクター株式会社 電子回路装置及び電子回路装置の制御方法
JP5519120B2 (ja) * 2008-05-27 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2010283269A (ja) * 2009-06-08 2010-12-16 Renesas Electronics Corp 半導体装置
JP5819218B2 (ja) * 2012-02-23 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置
US9094011B2 (en) * 2013-11-27 2015-07-28 Samsung Electronics Co., Ltd. Power gate switch architecture
US9786685B2 (en) * 2015-08-26 2017-10-10 Samsung Electronics Co., Ltd. Power gate switching system
US10394299B2 (en) * 2016-05-23 2019-08-27 Qualcomm Incorporated Systems and methods to separate power domains in a processing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038273A (ja) * 2007-08-03 2009-02-19 Fujitsu Microelectronics Ltd 半導体装置、半導体装置の設計方法および半導体装置設計プログラム
CN101604689A (zh) * 2008-06-12 2009-12-16 索尼株式会社 半导体集成电路
JP2011108846A (ja) * 2009-11-17 2011-06-02 Renesas Electronics Corp 半導体集積回路装置
JP2015095272A (ja) * 2013-11-14 2015-05-18 富士通株式会社 半導体集積回路の製造方法、半導体記憶装置及び半導体集積回路

Also Published As

Publication number Publication date
JP6826292B2 (ja) 2021-02-03
WO2017090389A1 (ja) 2017-06-01
JPWO2017090389A1 (ja) 2018-09-13
US10615122B2 (en) 2020-04-07
CN108292629A (zh) 2018-07-17
US20180269154A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
CN108292629B (zh) 半导体集成电路装置
CN109155284B (zh) 半导体集成电路装置
CN109314109B (zh) 用于基于鳍片计数的扩散的标准单元架构
KR101114555B1 (ko) 반도체 집적회로
TWI430398B (zh) 半導體積體電路
KR101611888B1 (ko) 반도체 집적회로
US10693457B2 (en) Semiconductor integrated circuit device
JP2008172121A (ja) 半導体集積回路装置
US11824055B2 (en) Semiconductor integrated circuit device
JP2017139387A (ja) 半導体集積回路
US20190198529A1 (en) Semiconductor device
CN106935583B (zh) 半导体集成电路器件
CN103928458A (zh) 金属可编程集成电路
JP5519120B2 (ja) 半導体装置
JP2009302258A (ja) 半導体集積回路
JP2010283269A (ja) 半導体装置
US8072033B2 (en) Semiconductor device having elongated electrostatic protection element along long side of semiconductor chip
JP2009164330A (ja) 半導体装置
JP5029272B2 (ja) 半導体集積回路
JP2007042925A (ja) 半導体集積回路、電源スイッチセル、および、電源スイッチ付き回路セル
CN114079453A (zh) 不具有耦接常开电源的布线路径的隔离电路
JP4229207B2 (ja) 半導体集積回路
CN115565994A (zh) 半导体集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant