JP5130904B2 - 電子回路装置及び電子回路装置の制御方法 - Google Patents

電子回路装置及び電子回路装置の制御方法 Download PDF

Info

Publication number
JP5130904B2
JP5130904B2 JP2007330245A JP2007330245A JP5130904B2 JP 5130904 B2 JP5130904 B2 JP 5130904B2 JP 2007330245 A JP2007330245 A JP 2007330245A JP 2007330245 A JP2007330245 A JP 2007330245A JP 5130904 B2 JP5130904 B2 JP 5130904B2
Authority
JP
Japan
Prior art keywords
switch
operation mode
time
electronic circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007330245A
Other languages
English (en)
Other versions
JP2009152453A (ja
Inventor
智靖 北浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007330245A priority Critical patent/JP5130904B2/ja
Priority to US12/340,718 priority patent/US7868685B2/en
Publication of JP2009152453A publication Critical patent/JP2009152453A/ja
Application granted granted Critical
Publication of JP5130904B2 publication Critical patent/JP5130904B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/14Balancing the load in a network
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/005Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting using a power saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、回路と電源とを接続するスイッチを制御する電子回路装置及びその制御方法に関するものである。
電子機器に用いられている半導体集積回路の消費電力を減らす機能のひとつとして、電源遮断機能がある。電源遮断機能とは、半導体集積回路などの電子回路装置を構成する特定ブロックの回路への電源供給を止めるというものである。これにより、当該回路の待機状態での不要な電力消費を減らし、電子機器の連続動作時間を長くすることができる。
回路の動作を安定させるため、通常回路に並列に電源電圧安定化のための容量素子を接続する。回路と電源との接続を遮断した場合、当該容量素子と電源との接続も同時に遮断される。一方、回路と容量素子とは常に接続されているため、電源との接続が遮断されると、容量素子の電荷は回路によって放電する。このため、再度回路と電源とを接続した場合に、容量素子への充電が必要となり、回路の起動が遅くなる原因となる。
従来技術として下記の文献がある。特許文献1は、容量素子に直列接続したスイッチをオフすることにより、容量素子に充電された電荷が放電するのを防ぐものである。特許文献2は、MOS容量に直列接続したスイッチをオフすることにより、MOS容量によるゲートリークを防ぐものである。
特開2001−358294号公報 特開2004−327820号公報
本発明の目的は、回路と電源との接続を遮断した後に電源との接続を復帰させた場合に、急激な電源電圧低下を防ぐことにより回路を高速に起動するための電子回路装置を提供することである。
上記の課題を解決するため、電子回路装置は、電源と回路とを接続または遮断する第一スイッチと、該電源と容量素子とを接続または遮断し、オフ時の漏れ電流が該容量素子の漏れ電流よりも小さい第二スイッチと、該第一スイッチと該第二スイッチとをオフした後に該第二スイッチをオンし第一時間経過後に該第一スイッチをオンするスイッチ制御部とを有することを特徴とする。
実施形態によれば、回路と電源とを接続した際には容量素子が充電された状態となっており、回路と電源とを接続した際の電圧低下を防ぐことが出来る。これにより、回路を高速に起動することが出来る。
以下、本発明の実施例について説明する。なお、本発明は以下の実施例により限定されるものではない。
図1は本実施例における電子回路装置を含む半導体装置の構成図である。当該半導体装置は、電源線101、基準電位線102、回路130、ブロック103、ブロック104、およびスイッチ制御部131により構成されている。ブロック103、104、回路130には、電源線101を介して電源100より電源が供給されている。スイッチ制御部131は、例えばPMU(Power Management Unit)であり、詳細は図2で説明する。
第三回路130は常に電源線101および基準電位線102に接続されている論理回路である。これに対しブロック103および104は、スイッチ制御部131から送られるスイッチ制御信号132(n)に基づいて、電源線101に接続される。ここでnはスイッチの数に等しい自然数である。当該実施例ではn=4の場合について説明する。
ブロック103はスイッチ110、回路111、スイッチ112、および容量素子113により構成されている。スイッチ110は回路111と電源線101との接続をオンオフしている。スイッチ112は容量素子113と電源線101との接続をオンオフしている。スイッチ110およびスイッチ112はスイッチ制御部131から出力されるスイッチ制御信号132(1)および132(2)により制御される。容量素子113は、回路111に供給される電源電圧のレベルを安定させるためのものである。
ブロック104はスイッチ120、回路121、スイッチ122、および容量素子123により構成されている。スイッチ120は回路121と電源線101との接続をオンオフしている。スイッチ122は容量素子123と電源線101との接続をオンオフしている。スイッチ120およびスイッチ122はスイッチ制御部131から出力されるスイッチ制御信号132(3)および132(4)により制御される。容量素子123は、回路121に供給される電源電圧のレベルを安定させるためのものである。
スイッチ制御部131は、各ブロックの次の動作状態を決定する状態遷移信号133に基づいてスイッチ制御信号132(n)を出力する。状態遷移信号133は図示しないマイコンから送られる信号であり、スイッチ制御部131は、どのブロックをどの動作モードに遷移させるかを当該状態遷移信号133に基づいて決定する。スイッチ制御部131は、決定された動作モードに応じたスイッチ制御信号132(n)を各スイッチに送信する。
スイッチ112および122は、容量素子113および123の漏れ電流による電流消費を防ぐために設けたものである。したがって、スイッチ112および122のオフ時の漏れ電流が、容量素子113および123の漏れ電流よりも小さいことが必要となる。
容量素子113、123をMOS容量で実現する場合、ゲート・ドレイン間の酸化膜を薄くするほど大きな容量値を確保できる。一方酸化膜を薄くすると、漏れ電流は大きくなる。よって、たとえばスイッチ112、122をMOSトランジスタで実現する場合の酸化膜を容量素子113および123の酸化膜よりも厚くすることにより、スイッチのオフ時の漏れ電流を容量素子の漏れ電流よりも小さくすることができる。
図2は、スイッチ制御部131を説明するための機能ブロック図である。スイッチ制御部131は、スイッチ制御部210、モード決定部211、状態記憶部212、デコーダ213、時間計測部214、比較部216、クロック源222および時間記憶部218からなる。
スイッチ制御部131は、マイコン200の外部装置から状態遷移信号133を受け、次の動作モードを決定する処理を開始する。スイッチ制御部131は、入力された状態遷移信号133に基づいて次の動作モードを決定し、その結果をスイッチ制御信号132(n)として出力する。
状態記憶部212には現在の動作モードが記憶されている。モード決定部211は、現在の動作モードおよび状態遷移信号との組み合わせにより決定される次の動作モードとの対応表を記憶している。モード決定部211は、マイコン200から入力された状態遷移信号133および状態記憶部212に記憶された現在の動作モードを用いて、後述する当該対応表に基づき次の動作モードを決定する処理を行う。モード決定部211で決定された次の動作モードは状態記憶部212に記憶される。各動作モードは複数ビットの二進数として定義されている。また、状態記憶部212に不揮発記憶として動作モードを記憶させておき、起動時に当該動作モードを使用することにより、起動時のスイッチ制御部131の状態を確定することができる。
状態記憶部212は現在の動作モードおよび次の動作モードを記憶する。後述する時間記憶部218は当該2つの動作モードに基づいて、比較部216へ出力するカウント数を決定する。
状態記憶部212は、次の動作モード信号をデコーダ213および時間記憶部218に出力する。デコーダ213は入力された動作モード信号を各ブロック103および104の動作モード信号にデコードし、スイッチ制御部210へデコードされた動作モード信号を出力する。スイッチ制御部210は、入力された動作モード信号をスイッチ制御信号132(n)にデコードし出力する。また、スイッチ制御部210は動作モード信号を受けるとカウント開始信号230を出力する。時間記憶部218は容量素子113、123等を充電するのに必要な時間を時間情報、例えばクロックのカウント数として記憶している。当該カウント数はクロック源222のクロック周期に基づいて定められる。また、時間記憶部218には動作モードの変化と当該変化に応じて充電すべき容量素子との対応表が記憶されている。時間記憶部218は、入力された現在の動作モードおよび次の動作モードに対応したカウント数を比較部216に出力する。
時間記憶部218に記憶されたカウント数と容量素子の容量値との関係は、例えば以下のとおり定義される。容量素子の容量値をC、容量素子と電源とを接続するスイッチがオンした際のスイッチのオン抵抗値をRとすると、容量素子を充電するための充電時間tは
t=C×R
として決まる。従って、カウンタに供給されるクロック源222のクロック周期をTとすると、容量素子の充電時間に相当するカウント数Nは、
N=t÷T
として求めることができる。
時間計測部214は、カウント開始信号を受けてからの時間を計測し時間情報として計測結果を記録するものであり、例えばカウンタにより実現することができる。時間計測部214は、スイッチ制御部210から出力されたカウント開始信号230を受け、周期Tを有するクロック源222のクロック信号に基づいてカウントを開始し、カウント開始からのカウント数を比較部216へ出力する。
比較部216は、時間計測部214から出力されたカウント数と時間記憶部218から出力されたカウント数とを比較し、両者の値が等しくなれば起動信号220を出力する。起動信号220は他の装置等に対し、第一回路111、第二回路121等に電源が供給開始されたことを知らせるための信号である。これにより、例えば各ブロックが起動したことをクロック供給部に知らせ、対象ブロックへのクロック供給を開始することができる。なお、起動信号220の出力タイミングは時間計測部214のカウント数と時間記憶部218が出力したカウント数が等しくなる場合に限られず、両者のカウント数の差分が所定の値となった場合としてもよい。
図3は、動作モードとスイッチ制御信号132(n)との関係を表したものである。図3Aは半導体装置の動作モードと各ブロックの動作モードとの関係を表す。図3Bおよび図3Cは、ブロック103およびブロック104の動作モードとそれぞれのブロックにおける各スイッチの動作状態との関係を表す。図3Aの表は、デコーダ213に記憶されており、図3Aに従って入力信号をデコードする。列Cがデコーダ213に入力される動作モード信号であり、列Aおよび列Bが各ブロック103および104の動作モード信号である。図3Aにおいて、動作モードONとは、回路に直列接続されたスイッチおよび容量素子に直列接続されたスイッチの両方がオンしている状態をいう。動作モードSLEEPとは、容量素子に直列接続されたスイッチのみがオンしている状態をいう。動作モードOFFとは、いずれのスイッチもオフしている状態をいう。
また、図3Bおよび図3Cの表はスイッチ制御部210に記憶されており、デコーダ213から出力されたデコード信号に基づいてスイッチ制御信号132(n)を出力する。列Aおよび列Bはそれぞれスイッチ制御部210に入力された動作モード信号であり、列110、112、120、および122はそれぞれスイッチ110、112、120および122に送るスイッチ制御信号を表している。本実施例では“1”をオン、“0”をオフとする。
例えば、状態記憶部212に記憶された動作モードがc1の場合には、図3Aに基づいて、デコーダ213はブロック103を動作モードONに、ブロック104を動作モードONに設定するよう動作モード信号c1をデコードする。デコードされた動作モード信号はスイッチ制御部210に出力される。スイッチ制御部210は、入力された動作モード信号および図3Bおよび図3Cに基づいて、それぞれのブロックの動作モードONに対応するスイッチ制御信号132(n)を出力する。具体的には、スイッチ110、112、120、および122をすべてオンにするレベル“1”のスイッチ制御信号132(n)をそれぞれのスイッチに対して出力する。
図4は現在の動作モードと、入力された状態遷移信号133に対する状態遷移を表す状態遷移図である。図4の状態遷移条件は、図2のモード決定部211に記憶されている。図中のc1からc5は動作モードを示しており、図3Aにおける列Cに等しい。遷移パスを増やすほどモード決定部211の処理は複雑になるが、モード遷移の自由度を上げることにより冗長でないスイッチ制御が可能となる。
各動作モード間の矢印に付随する二桁の数字は、マイコン200から入力された状態遷移信号133である。例えば現在の動作モードがc3である場合、入力された状態遷移信号が“11”であれば動作モードc2に遷移する。入力された状態遷移信号が“00”である場合、動作モードc5に遷移する。入力された状態遷移信号が“10”である場合、c4に遷移する。このように、現在の動作モードと入力された状態遷移信号とにより、次の動作モードを確定することができる。
c1からc5の動作モードは半導体装置全体の動作モードであり、それぞれのブロックの動作モードは図3により定義することができる。例えば動作モードがc1からc2に遷移した場合、ブロック103の動作モードはONからSLEEPとなる。ブロック104の動作モードも同様にONからSLEEPとなる。一方、動作モードがc2からc3に遷移する場合は、ブロック103の動作モードは変化せず、ブロック104の動作モードはSLEEPからOFFとなる。このように、半導体装置全体の動作モードを複数設け、それぞれの動作モードに各ブロックの動作モードを割り当てることにより、動作モードの記憶に必要な容量を縮小しつつ各ブロックの動作モードを別個に制御することができる。
図5は、図4の状態遷移信号に基づいて各ブロックにおける動作モードの遷移処理を表したフローチャートである。図5のON、SLEEP、およびOFFは図3の動作モードON、SLEEP、およびOFFと同一である。ブロック103およびブロック104は図5のフローチャートに基づいて同じ動作を行うが、ここではブロック103の状態遷移処理を例に説明する。
ステップS50においてスイッチ制御部131は、入力された状態遷移信号133に基づいて次の動作モードを決定する処理を行う。現在の動作モードはc5であることが、状態記憶部212に記憶されているとする。状態遷移信号“10”が入力されたとすると、モード決定部211は状態遷移信号133および現在の動作モードc5に基づいて、次の動作モードがc1であることを図4の状態遷移図から決定する。当該動作モードc1は状態記憶部212に書き込まれ、スイッチ制御部131はステップS52の処理を実行する。
ステップS52においてデコーダ213は、状態記憶部212に記憶された動作モードc4および図3Aの真理値表に基づいて、ブロック103を動作モードONにするようスイッチ制御部210に信号を出力する。スイッチ制御部210は、図3Bに基づいて回路111に接続されたスイッチ110および容量素子113に接続されたスイッチ112をオンする信号を出力する。
ステップS54においてスイッチ制御部210は、容量素子113の充電が完了する時間のカウントを開始するよう時間計測部214に信号を出力する。ステップS56において比較部216は、時間計測部214のカウント数と時間記憶部218に記憶された値とを比較する。ステップS58において比較部216は、2つの値が等しくなればカウント処理を終了して起動信号220を出力する。ブロック103の動作モードはONとなる。
一方、状態遷移信号133として“11”が入力されると、モード決定部211は次の動作モードがc3であることを図4の状態遷移図から決定する。当該動作モードc3は状態記憶部212に書き込まれ、スイッチ制御部131はステップS80の処理を実行する。
ステップS80においてデコーダ213は、状態記憶部212に記憶された動作モードc3に基づいて、ブロック103を動作モードSLEEPにするよう、スイッチ制御部210に信号を出力する。スイッチ制御部210は容量素子113に接続されたスイッチ112をオンする信号を出力する処理を行う。ステップS82においてスイッチ制御部210は、時間計測部214へ容量素子113の充電が完了する時間のカウントを開始するよう信号を出力する。ステップS84において比較部216は、時間計測部214のカウント数と時間記憶部218に記憶された値とを比較部216により比較し、2つの値が等しくなればカウント処理を終了する。比較部216は、容量素子113の充電が完了した旨を起動信号220として出力する。ブロック103は動作モードSLEEPとなる。
ステップS60においてモード決定部211は、状態遷移信号133が入力されるまで待機状態にある。ステップS62においてモード決定部211に状態遷移信号133が入力されると、比較部216はブロック103の動作モードがONで無くなった旨を起動信号220として出力する。
ステップS64においてモード決定部211は、入力された状態遷移信号133および状態記憶部212に記憶された現在の動作モードに基づいて次の動作モードを決定する。
状態遷移信号133が“00”の場合には次の動作モードはc5と判断する。モード決定部211は、状態記憶部212にc5を出力する。
ステップS66においてスイッチ制御部131は、回路111に接続されたスイッチ110および容量素子113に接続されたスイッチ112をオフする信号を出力する。一方ステップS68においてスイッチ制御部131は、回路111に接続されたスイッチ110をオフする信号を出力する。ブロック103の動作モードはOFFとなる。
一方、ステップS64において、状態遷移信号133として“01”が入力された場合には、モード決定部211は次の動作モードをc2と決定する。ステップS68において、モード決定部211は状態記憶部212にc2を出力する。ブロック103の動作モードはSLEEPとなる。
ステップS70においてモード決定部211は、状態遷移信号133が入力されるまで待機状態にある。状態記憶部212には動作モードc2が記憶されている。状態遷移信号133が“11”の場合には、モード決定部211は次の動作モードはc1と判断する。
S70において、モード決定部211は次の動作モードをc1と決定し、状態記憶部212に出力する。スイッチ制御部131はステップS74の処理に移行する。
ステップS74においてスイッチ制御部210は、回路111に接続されたスイッチ110をオンする信号を出力する。ステップS76においてスイッチ制御部210は、回路111の寄生容量が充電されたことを判定するため、時間計測部214にカウント開始を指示する。ステップS78において比較部216は、時間計測部214のカウント数および時間記憶部218のカウント数に基づいて回路111の寄生容量が充電されたことを判定する。ステップS58において比較部216は、起動信号220を出力する。ブロック103の動作モードはONとなる。
一方、ステップS70において、状態遷移信号133として“01”が入力されると、モード決定部211は次の動作モードをc3と決定する。ブロック103の動作モードはSLEEPのままである。さらに状態遷移信号133として“00”が入力されると、モード決定部211は次の動作モードをc5と決定する。スイッチ制御部131はステップS72の処理に移行する。
ステップS72においてスイッチ制御部210は、スイッチ112をオフする信号を出力する。ブロック103の動作モードはOFFとなる。
容量素子に接続されたスイッチをオフすると、短い時間であれば容量素子は充電された電荷を保持している。しかし、長時間が経過すると、容量素子の寄生抵抗等により、容量素子の電荷は放電される。動作モードをOFFからONへ遷移する途中に、動作モードSLEEPを設けることにより、回路への電源供給が開始される前に回路に並列接続された容量素子を再充電する。これにより、回路と電源とを接続した際の電源電圧低下を抑制することが出来、回路を高速に起動することが出来る。
図6は現在の動作モードと、入力された状態遷移信号に対する状態遷移を表す状態遷移図である。図中のc1からc5は動作モードを示しており、図3Aにおける半導体装置の動作モードに等しい。図4の状態遷移図に対し遷移パスが少ないため回路動作は冗長になるが、スイッチ制御部131の回路規模を小さくすることができる。
各動作モード間の矢印に付随する二桁の数字は、入力された状態遷移信号である。例えば現在の動作モードがc3である場合、入力された状態遷移信号が“11”であれば動作モードc2に遷移する。入力された状態遷移信号が“00”である場合、動作モードc5に遷移する。入力された状態遷移信号が“10”である場合、c4に遷移する。このように、現在の動作モードと入力された状態遷移信号とにより、次の動作モードを確定することができる。
c1からc5の動作モードは半導体装置全体の動作モードであり、それぞれのブロックの動作モードは図3により定義することができる。例えば動作モードがc1からc2に遷移した場合、ブロック103の動作モードはONからSLEEPとなる。ブロック104の動作モードも同様にONからSLEEPとなる。一方、動作モードがc2からc3に遷移する場合は、ブロック103の動作モードは変化せず、ブロック104の動作モードはSLEEPからOFFとなる。このように、半導体装置全体の動作モードを複数設け、それぞれの動作モードに各ブロックの動作モードを割り当てることにより、各ブロックの動作モードを別個に制御することができる。
図7は、図6の状態遷移信号に基づいて各ブロックにおける動作モードの遷移処理を表したフローチャートである。図7のON、SLEEP、およびOFFは図3の動作モードON、SLEEP、およびOFFと同一である。ブロック103およびブロック104は図7のフローチャートに基づいて同じ処理を行うが、ここではブロック103の状態遷移処理を例に説明する。
ステップS10においてモード決定部211は、状態遷移信号133が入力されるまで待機状態にある。状態記憶部212には動作モードc5が記憶されているとする。ステップS10においてモード決定部211は、状態遷移信号133として入力された“11”および状態記憶部212に記憶された動作モードc5に基づいて次の動作モードがc3であると決定する。
ステップS12においてスイッチ制御部210はスイッチ112をオンする信号を出力する。ステップS14においてスイッチ制御部210は時間計測部214に対しカウント開始を指示する信号を出力する。ステップS16において比較部216は、時間計測部214のカウント数と時間記憶部218から出力されたカウント数とを比較し、両者が等しくなると起動信号220を出力する。
ステップS18においてモード決定部211は待機状態にある。状態記憶部212に記憶されている動作モードはc3である。状態遷移信号133として“00”が入力されると、モード決定部211は次の動作モードをc5と決定する。状態記憶部212にc5を記憶させ、ステップS20に移行する。“10”が入力されると、モード決定部211は次の動作モードをc4と決定する。状態記憶部212にc4を記憶させ、ステップS22に移行する。ステップS20においてスイッチ制御部210はスイッチ112をオフする信号を出力する。
ステップS22においてスイッチ制御部210はスイッチ110をオンする信号を出力する。ステップS24においてスイッチ制御部210は、時間計測部214に対しカウント開始信号を出力する。ステップS26において比較部216は、時間計測部214のカウント数と時間記憶部218に記憶された第一回路111の寄生容量の充電に必要な時間とを比較する。比較部216は、両者が等しくなると起動信号220を出力する。
ステップS30においてモード決定部211は待機状態である。状態記憶部212には動作モードとしてc4が記憶されている。状態遷移信号133として“00”が入力されるとモード決定部211は次の動作モードをc3と決定し状態記憶部212に記憶させる。ステップS32において比較部216は、第一回路111が停止状態になる旨を起動信号220として出力する。ステップS34においてスイッチ制御部210は、スイッチ110をオフする信号を出力する。
容量素子に接続されたスイッチをオフすると、短い時間であれば容量素子は充電された電荷を保持している。しかし、長時間が経過すると、容量素子の寄生抵抗等により、容量素子の電荷は放電される。動作モードをOFFからONへ遷移する途中に、動作モードSLEEPを設けることにより、回路への電源供給が開始される前に回路に並列接続された容量素子を再充電する。これにより、回路と電源とを接続した際の電源電圧低下を抑制することが出来、回路を高速に起動することが出来る。
全体構成図 スイッチ制御部の構成図 動作モードの真理値表 状態遷移図 動作フロー 状態遷移図 動作フロー
符号の説明
100 電源
103、104 ブロック
110、112 スイッチ
120、122 スイッチ
111、121、130 回路
113、123 容量素子
131 スイッチ制御部
132(n) スイッチ制御信号
133 状態遷移信号
200 マイコン
210 スイッチ制御部
211 モード決定部
212 状態記憶部
213 デコーダ
214 時間計測部
216 比較部
218 時間記憶部
220 起動信号
230 カウント開始信号

Claims (8)

  1. 電源と回路とを接続または遮断する第一スイッチと、
    前記電源と容量素子とを接続または遮断し、オフ時の漏れ電流が該容量素子の漏れ電流よりも小さい第二スイッチと、
    前記第一スイッチと前記第二スイッチとをオフした後に、該第二スイッチをオンし第一時間経過後に該第一スイッチをオンするスイッチ制御部と
    を有することを特徴とする電子回路装置。
  2. 前記第一時間は、
    前記容量素子の容量値と前記第二スイッチのオン抵抗値との積以上である
    ことを特徴とする請求項1に記載の電子回路装置。
  3. 前記スイッチ制御部は、
    前記第一時間を第一時間情報として記憶する時間記憶部と、
    前記第二スイッチをオンしてからの経過時間を第二時間情報として記録する時間計測部と、
    前記第一時間情報と前記第二時間情報とが等しくなった場合に起動信号を出力する比較部と
    を有することを特徴とする請求項1に記載の電子回路装置。
  4. 前記時間記憶部は前記第一時間をクロックのクロック周期で除した値を前記第一時間情報として記憶し、
    前記時間計測部は、前記第二スイッチをオンしてからの前記クロックのクロック数を前記第二時間情報として記録する
    ことを特徴とする請求項3に記載の電子回路装置。
  5. 前記スイッチ制御部は、
    さらに前記第一スイッチおよび前記第二スイッチの動作モードを記憶する状態記憶部を有し、
    前記時間記憶部は、前記動作モードに対応した前記第一時間情報を比較部に出力する
    ことを特徴とする請求項3に記載の電子回路装置。
  6. 前記スイッチ制御部は、
    さらに入力された状態遷移信号と前記状態記憶部に記憶された前記動作モードとに基づいて遷移先の動作モードを決定するモード決定部を有する
    ことを特徴とする請求項5に記載の電子回路装置。
  7. 電源と回路との間に接続された第一スイッチおよび前記電源と容量素子との間に接続された第二スイッチのオンオフを制御する方法であって、
    前記第一スイッチをオフし、
    前記第二スイッチをオフした後に、
    前記第二スイッチをオンし第一時間経過後に前記第一スイッチをオンする
    ことを特徴とする電子回路装置の制御方法。
  8. 前記第一時間は、
    前記容量素子の容量値と前記第二スイッチのオン抵抗値との積以上であることを特徴とする請求項7に記載の電子回路装置の制御方法。
JP2007330245A 2007-12-21 2007-12-21 電子回路装置及び電子回路装置の制御方法 Expired - Fee Related JP5130904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007330245A JP5130904B2 (ja) 2007-12-21 2007-12-21 電子回路装置及び電子回路装置の制御方法
US12/340,718 US7868685B2 (en) 2007-12-21 2008-12-21 Electronic circuit device operable under power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330245A JP5130904B2 (ja) 2007-12-21 2007-12-21 電子回路装置及び電子回路装置の制御方法

Publications (2)

Publication Number Publication Date
JP2009152453A JP2009152453A (ja) 2009-07-09
JP5130904B2 true JP5130904B2 (ja) 2013-01-30

Family

ID=40921237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330245A Expired - Fee Related JP5130904B2 (ja) 2007-12-21 2007-12-21 電子回路装置及び電子回路装置の制御方法

Country Status (2)

Country Link
US (1) US7868685B2 (ja)
JP (1) JP5130904B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104383B2 (ja) * 2008-02-20 2012-12-19 富士通株式会社 電子回路装置
KR101046731B1 (ko) * 2008-12-26 2011-07-05 주식회사 하이닉스반도체 파워 분배 장치와 그를 갖는 메모리 장치
JP5271850B2 (ja) * 2009-08-26 2013-08-21 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5505000B2 (ja) * 2010-03-17 2014-05-28 富士通株式会社 半導体回路装置
KR101169354B1 (ko) * 2011-08-17 2012-07-30 테세라, 인코포레이티드 반도체 패키징을 위한 전력 증폭 회로
CN103543367A (zh) * 2012-07-16 2014-01-29 鸿富锦精密工业(深圳)有限公司 电容漏电流测试电路
CN108292629B (zh) * 2015-11-25 2021-11-05 株式会社索思未来 半导体集成电路装置
WO2017208887A1 (ja) 2016-06-01 2017-12-07 株式会社ソシオネクスト 半導体集積回路装置
JP2018006777A (ja) * 2017-10-03 2018-01-11 株式会社ソシオネクスト 半導体集積回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2500422B2 (ja) * 1993-02-10 1996-05-29 日本電気株式会社 半導体icチップ内蔵用の降圧回路
JPH11214526A (ja) * 1998-01-21 1999-08-06 Mitsubishi Electric Corp 半導体回路装置
JPH11340812A (ja) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp 半導体装置
JP4420156B2 (ja) * 2000-06-14 2010-02-24 日本電気株式会社 半導体装置
JP2003150254A (ja) * 2001-11-09 2003-05-23 Seiko Instruments Inc ボルテージ・レギュレータ
DE10223996B4 (de) * 2002-05-29 2004-12-02 Infineon Technologies Ag Referenzspannungsschaltung und Verfahren zum Erzeugen einer Referenzspannung
JP2004327820A (ja) * 2003-04-25 2004-11-18 Renesas Technology Corp 電源安定化回路およびそれを備える半導体集積回路装置
US7659746B2 (en) * 2005-02-14 2010-02-09 Qualcomm, Incorporated Distributed supply current switch circuits for enabling individual power domains
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
JP2007140005A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バイアス電圧発生回路
JP4896974B2 (ja) * 2006-06-01 2012-03-14 富士通株式会社 多電源集積回路を有する電子機器システム

Also Published As

Publication number Publication date
JP2009152453A (ja) 2009-07-09
US7868685B2 (en) 2011-01-11
US20100156503A1 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5130904B2 (ja) 電子回路装置及び電子回路装置の制御方法
JP4750564B2 (ja) リセット信号生成回路
US7554365B2 (en) Glitch-free clock switching circuit
JPWO2003036722A1 (ja) 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法
US20140361828A1 (en) Digital power gating with programmable control parameter
JPH11340812A (ja) 半導体装置
JP2006293802A (ja) 半導体集積回路装置
JP2008217509A (ja) 電源電圧調整回路およびマイクロコンピュータ
US20050213380A1 (en) Multiple power source-semiconductor integrated circuit
JP4459495B2 (ja) 半導体記憶装置のリフレッシュ制御方法、及び該制御方法を有する半導体記憶装置
US7649422B2 (en) Real time clock integrated circuit and electronic apparatus using the same
JP2008283850A (ja) 電源回路及び電源制御方法
JP4255841B2 (ja) 直線電流ランプ
JP4701898B2 (ja) 外部信号検出回路およびリアルタイムクロック
JP4960179B2 (ja) データ処理装置、電源電圧生成回路及びその電源電圧生成方法
US20110082958A1 (en) Micro Controller Unit (MCU) Capable of Increasing Data Retention Time and Method of Driving the MCU
KR20010052034A (ko) 싱글 칩 마이크로컴퓨터
US9000834B2 (en) Digital power gating with global voltage shift
JPWO2018096776A1 (ja) 電源回路
JP6673640B2 (ja) 半導体装置、電源ユニットおよび電子装置
US20120033521A1 (en) Semiconductor apparatus and its control method
US8963627B2 (en) Digital power gating with controlled resume
JP2007052596A (ja) ソフトエラー検出回路
CN112117896B (zh) 包括电荷泵电路的半导体装置及其操作方法
JP2018073935A (ja) 半導体装置及び消費電流テスト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees