JP4420156B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4420156B2 JP4420156B2 JP2000177809A JP2000177809A JP4420156B2 JP 4420156 B2 JP4420156 B2 JP 4420156B2 JP 2000177809 A JP2000177809 A JP 2000177809A JP 2000177809 A JP2000177809 A JP 2000177809A JP 4420156 B2 JP4420156 B2 JP 4420156B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- semiconductor device
- circuit unit
- capacitor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 239000003990 capacitor Substances 0.000 claims description 56
- 230000003071 parasitic effect Effects 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、内包する回路部をスタンバイ状態にする機能を有する半導体装置の改良に関する。
【０００２】
【従来の技術】
原理上、ＣＭＯＳ回路で構成される半導体装置においては、状態変動がない限り、電源−ＧＮＤ間のパスが遮断される。したがって、一般的に、ＣＭＯＳ回路で構成される半導体装置の消費電力が低いことも知られている。
【０００３】
しかし、近年の半導体装置の高集積化が進み、ＣＭＯＳ回路を構成するＭＯＳトランジスタ（以下、単に「トランジスタ」ともいう。）のゲート長が短く素子サイズが小さくなるにつれて、トランジスタのサブスレッショルド特性が劣化し、リーク電流が流れてしまうという問題が生じている。
【０００４】
このようなリーク電流は、一部の回路部をスタンバイ状態におく機能を有するような半導体装置において、特に問題となる。かかる半導体装置に対してスタンバイ状態を設けたのは、消費電力を更に低減するためであるにもかかわらず、リーク電流が流れることにより、無駄に電力を消費してしまうからである。
【０００５】
その一方、素子サイズが小さくなると、トランジスタの閾値が下がり、動作速度が速くなるという利点もあり、この利点は、保持しておきたいという要望もある。
【０００６】
従来、かかる課題に着目し、速い動作速度を所望する回路部を低閾値のトランジスタで構成すると共に、その低閾値のトランジスタで構成される回路部をスタンバイ状態におく際には、その回路部への電源経路を遮断してしまうという技術が提案されている。例えば、特開昭６０−４８５２５号においては、スイッチとして、スタンバイ状態におかれる回路部を構成するトランジスタよりも、チャネル長の長い（従って、閾値の高い）トランジスタを用いる技術が開示されており、また、特許第２６３１３３５号においては、複数の閾値のトランジスタを用意し、低閾値トランジスタを内部回路に用いる一方、高閾値トランジスタをスイッチとして用いることにより、高速な回路を構成しつつリーク電流を抑制することとしている。いずれの技術においても、スイッチとしてサブスレッショルド特性の良い高閾値のトランジスタを採用していることから、低閾値のトランジスタと比較してリーク電流を遥かに小さくでき、実質上、スタンバイ状態においては回路部への電源供給が遮断されることとなる。
【０００７】
更に、この種の半導体装置では、通常の動作状態の回路部における瞬時的な電源変動に対応するため、瞬時的な電荷供給用の容量部が回路部に対して並列に接続される。この容量部は、デカップリング容量やバイパスコンデンサと呼ばれる。
【０００８】
このようなスイッチ及びデカップリング容量を有する半導体装置の一例（以下、従来例という）は、図９に示される。
【０００９】
従来例の半導体装置４００は、外部電源に接続されるチップ内電源端子１０１と、外部ＧＮＤに接続されるチップ内ＧＮＤ端子１０２とを有する。
【００１０】
従来例の半導体装置４００において、第１回路部１１１は、低閾値のトランジスタで構成されている。この第１回路部１１１には、デカップリング容量１１４が並列に接続されていると共に、チャネル長の長い高閾値のｐＭＯＳトランジスタからなるスイッチ１１３が直列に接続されている。
【００１１】
このスイッチ１１３は、スタンバイ状態におかれることのない第２回路部１２０に含まれる制御回路１２１からの制御信号１２３を入力されることにより、制御される。スイッチ１１３がｐＭＯＳトランジスタからなることからも明らかなように、制御信号１２３の入力先は、トランジスタのゲートであり、制御信号１２３がローレベルを有するときに、スイッチがオンされることとなる。
【００１２】
なお、第２回路部１２０は、例えば閾値の高いトランジスタで構成され、常時電源が供給されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来例の半導体装置においては、スタンバイ状態から復帰して通常の動作状態に移行する際に、図１０において参照符合１５０で示されるように、チップ内電源端子１０１（第１の接続点１３１）における電位が一時的に急降下するなど種々の問題が生じる。以下、この問題について詳述する。
【００１４】
図９に示されるような半導体装置４００において、第１及び第２回路部１１１及び１２０は、一般に、ある程度の寄生容量１１２及び１２２を有しており、この寄生容量１１２及び１２２とデカップリング容量１１４は、スイッチ１１３がオンしている際には充電されている。しかし、スイッチ１１３がオフすると、第２回路部１２０の寄生容量１２２のみがその状態を保ち、その一方で、第１回路部１１１の寄生容量１１２やデカップリング容量１１４に充電されていた電荷は第１回路部１１１のリーク電流として消費されて。すなわち、スイッチ１１３をオンする直前において電荷を保持しているのは、第２回路部１２０の寄生容量１２２のみということになる。
【００１５】
この状態においてスイッチ１１３がオンになると、寄生容量１２２に充電されている電荷は、寄生容量１１２及び１２２並びにデカップリング容量１１４間において、平衡状態になるまで再分配されることとなり、その結果、チップ内電源端子１０１（第１の接続点１３１）における電位は、図１０において参照符号１５０で示されるように、一時的に急降下する。また、これにより、チップ内電源端子１０１と外部電源との間には、電位差が生じることとなるため、外部電源から半導体装置４００に対して過渡電流が流れようとする。
【００１６】
ここで、チップ内電源端子１１１と外部電源との間に介在するボンディングワイヤやプリント配線などは、寄生インダクタンスＬを構成している。このインダクタンスＬは、過渡電流が流れる際に、ｊωＬのインピーダンスとして働き、外部からのスムーズな電荷の供給に対する足枷となる。そのため、チップ内電源端子１１１等の電位が安定するまでには所定の時間を要することとなる。
【００１７】
それに加えて、寄生インダクタンスや寄生容量等は、一種のＬＣＲ回路を構成しているので、発振する可能性もある。このような発振は、電源ノイズとなり、これにより、図示されない他の回路が誤動作に至るという問題も起こり得る。
【００１８】
本発明は、このような従来の半導体装置における問題点を解決し、スタンバイ状態から復帰する際における電源ノイズを抑制することのできる半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、上述した課題を解決するために、回路部（第１回路部）と容量部（デカップリング容量）との間の接続のうち、スタンバイ状態に関連して制御されるスイッチ側の接続を、オン・オフするための付加的なスイッチを設けることとした。そして、もともとからあるスイッチのオン・オフに併せて、この付加的なスイッチをオン・オフすることとした。
【００２０】
このようなスイッチ制御を行うと、前記スイッチがオンしている場合には、前記付加的なスイッチをオンすることとなり、前記容量部に対する充電が行われ、その後、前記スイッチがオフした場合には、前記付加的なスイッチがオフになることから、前記容量部に充電された電荷が保持されることとなる。従って、スタンバイ状態から復帰する際に、前記スイッチを再度オンすると共に前記付加的なスイッチをも再度オンした場合には、前記回路部の有する寄生容量への充電が、前記容量部に保持された電荷によりまかなえる。そのため、従来例において問題とされるような、チップ内電源端子における瞬時的な電圧降下は、かなり低減されることとなる。
【００２１】
具体的には、本発明は、以下に示すような半導体装置を提供する。
【００２２】
すなわち、本発明によれば、第１の半導体装置として、いずれか一方がチップ内電源端子として動作し且つ他方がチップ内ＧＮＤ端子として動作する第１及び第２の端子と、２つの端部を有し且つ一端を前記第１の端子に接続された回路部と、前記回路部の他端と前記第２の端子との間の電気的接続をオン・オフするための第１のスイッチと、前記回路部の２つの端部間において当該回路部に並列接続された容量部とを備えた半導体装置において、
前記第１のスイッチのオン・オフに応じて、前記第１のスイッチ側における前記容量部と前記回路部との接続をオン・オフするための第２のスイッチを更に備え、前記第１のスイッチをオンにするとき前記第２のスイッチをオンにし、前記第１のスイッチをオフにするとき前記第２のスイッチをオフすることを特徴とする半導体装置が得られる。
【００２３】
また、本発明によれば、第２の半導体装置として、前記第１の半導体装置において、前記第２の端子は前記チップ内電源端子であり、前記第２のスイッチは前記容量部と前記第１のスイッチとの間に設けられていることを特徴とする半導体装置が得られる。
【００２４】
更に、本発明によれば、第３の半導体装置として、前記第２の半導体装置において、前記第１及び第２のスイッチは、ｐＭＯＳトランジスタからなることを特徴とする半導体装置が得られる。
【００２５】
また、本発明によれば、第４の半導体装置として、前記第１の半導体装置において、前記第１の端子は前記チップ内電源端子であり、前記第２のスイッチは前記容量部と前記第１のスイッチとの間に設けられていることを特徴とする半導体装置が得られる。
【００２６】
更に、本発明によれば、第５の半導体装置として、前記第４の半導体装置において、前記第１及び第２のスイッチは、ｎＭＯＳトランジスタからなることを特徴とする半導体装置が得られる。
【００２７】
また、本発明によれば、第６の半導体装置として、前記第１の半導体装置において、前記容量部の容量値は、前記回路部の有する寄生容量の容量値よりも大きいことを特徴とする半導体装置が得られる。
【００２８】
また、本発明によれば、第７の半導体装置として、前記第１の半導体装置において、前記第２のスイッチのオン抵抗は前記第１のスイッチのオン抵抗よりも小さいことを特徴とする半導体装置が得られる。
【００２９】
更に、本発明によれば、第８の半導体装置として、前記第１の半導体装置において、前記回路部、前記容量部、並びに第１及び第２のスイッチを一単位とするブロックを複数個有することを特徴とする半導体装置が得られる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態による半導体装置及びそのスイッチ制御方法について図面を参照して詳細に説明する。
【００３１】
（第１の実施の形態）
本発明の第１の実施の形態による半導体装置１００は、図１に示されるように、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２の二つの端子を備えている。特に、本実施の形態においては、半導体装置１００は、半導体チップの形態で提供されるものであり、従って、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２は、それぞれ、電源用電極パッド及びＧＮＤ用電極パッドの形態で構成される。このような半導体装置１００は、ワイヤボンディングなどにより、外部に電源用及びＧＮＤ用のラインを引き出され、パッケージングされる。使用時においては、それら引き出されたラインに外部電源１０３及びＧＮＤ１０４が接続される。この際、ラインを構成するボンディングワイヤやプリント配線等は、寄生インダクタンス１０５及び１０６を有する。従って、図１においては、外部電源１０３及びチップ内電源端子１０１間を寄生インダクタンス１０５で示し、ＧＮＤ１０４及びチップ内ＧＮＤ端子１０２間を寄生インダクタンス１０６で示してある。
【００３２】
半導体装置１００は、詳しくは、図２に示されるように、第１回路部１１１、第２回路部１２０、第１のスイッチ１１３、第２のスイッチ１１５及びデカップリング容量１１４を有している。このうち、第１回路部１１１、第１のスイッチ１１３、第２のスイッチ１１５及びデカップリング容量で構成される部分を、説明の便宜上、ブロック１１０とも呼ぶ。
【００３３】
第１のスイッチ１１３は、第１の接続点１３１及び第２の接続点１３２間に接続されており、第１回路部１１１は、第２の接続点１３２及び第３の接続点１３３間に接続されている。すなわち、第１のスイッチ１１３と第１回路部１１１は、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２間において、直列に接続されている。この第１のスイッチ１１３は、接続関係から明らかなように、電源経路を接続・切断するものであり、電源スイッチとも呼ばれる。
【００３４】
第２の接続点１３２及び第３の接続点１３３間には、第２のスイッチ１１５及びデカップリング容量１１４を直列接続してなる回路が接続されている。特に、第２のスイッチ１１５は、デカップリング容量１１４の第１スイッチ１１３側に設けられている。すなわち、従来例（図９参照）と比較すれば明らかなように、第２のスイッチは、第１回路部１１１とデカップリング容量１１４との接続のうち、第１スイッチ１１３側の接続をオン・オフできる位置に設けられている。この第２のスイッチは、デカップリング容量１１４における電荷の充放電と電荷保持とを切り換えるものであることから、容量スイッチとも呼ばれる。
【００３５】
第２回路部１２０は、第１の接続点１３１及び第３の接続点１３３間に接続されており、第１及び第２のスイッチ１１３及び１１５を制御するための制御回路１２１を含んでいる。詳しくは、制御回路１２１は、第１のスイッチ１１３に対して第１の制御信号１２３を入力し、第２のスイッチ１１５に対して第２の制御信号１２４を入力することで、スイッチ制御を行う。特に、本実施の形態においては、第１及び第２のスイッチ１１３及び１１５は、図３に示されるように、ｐＭＯＳトランジスタで構成されており、従って、第１及び第２の制御信号１２３及び１２４は、第１及び第２のスイッチ１１３及び１１５をオンにしたい場合にはローレベルを示し、第１及び第２のスイッチ１１３及び１１５をオフにしたい場合にはハイレベルを示す。なお、このｐＭＯＳトランジスタの構成（ゲート長、イオン注入量、ゲート絶縁膜厚等）と制御信号レベルとは、オフリーク電流が極めて小さくなるように選択・設計されている。
【００３６】
以下、上述した構成の半導体装置１００の動作について、図４に示されるタイミングチャートを用いて、詳細に説明する。なお、本実施の形態における半導体装置１００においても、第１回路部１１１及び第２回路部１２０には夫々寄生容量１１２及び１２２があるものとする。
【００３７】
前述の通り、本実施の形態においては、第１及び第２のスイッチ１１３及び１１５の双方ともｐＭＯＳトランジスタで構成されていることから、各スイッチは、制御信号がハイレベルの時にオフになり、制御信号がローレベルの時にオンになる。また、スタンバイ状態に入る前は両スイッチ１１３及び１１５ともオンになっており、この際、寄生容量１１２及び１２２並びにデカップリング容量１１４は、充電されている。
【００３８】
この状態で、第１及び第２の制御信号１２３及び１２４の双方ともハイレベルとなると、第１及び第２のスイッチ１１３及び１１５は、いずれもオフになる。これにより、寄生容量１１２に充電されていた電荷は、第１回路部１１１を構成するトランジスタのリーク電流として放電される（第２の接続点のレベル降下参照）ものの、デカップリング容量１１４に充電された電荷は、第１回路部１１１側への電流経路が第２のスイッチ１１５により遮断されていることから、第２のスイッチ１１５がオンするまで保持されることとなる。なお、第２の回路部１２０は、第１のスイッチ１１３とは無関係に電源を供給され続けているので、寄生容量１２２における電荷量は、第１のスイッチがオフすることによっては変化しない。このことは、図４においてチップ内電源端子１０１（第１の接続点１３１）のレベルが、第１のスイッチ１１３がオフになるのとは無関係に、一定のレベルを保っていることからも理解される。
【００３９】
次いで、第１及び第２の制御信号１２３及び１２４がローレベルをとり、第１及び第２のスイッチ１１３及び１１５がオンすると、第１回路部１１１がスタンバイ状態から動作状態へと移行することとなる。この際、従来例と同様、寄生容量１１２及び１２２並びにデカップリング容量１１４間で電荷の再分配が行われることとなる。
【００４０】
ここで、本実施の形態と従来例との異なる点は、寄生容量１１２及び１２２並びにデカップリング容量１１４間で再分配される電荷の総量である。従来例においては、再分配される電荷の総量は、寄生容量１２２に充電されていた電荷量であったが、本実施の形態においては、デカップリング容量１１４の電荷を保持していることから、再分配される電荷の総量は、寄生容量１２２の電荷量とデカップリング容量１１４の電荷量との和ということになる。従って、電荷の再分配が生じたとしても、第１の接続点１３１における電圧降下は、従来例に比して格段に小さくなる。
【００４１】
また、この電圧降下によって外部電源１０３及びチップ内電源端子１０１間には電位差が生じ、過渡電流が流れようとする。この際、寄生インダクタンス１０５などは、インピーダンスとして働くこととなるが、電位差自体が小さいことから、外部からの電荷の供給に要する時間は、従来例と比較して、短縮される。従って、図４に示されるように、第２の接続点１３２のレベル立ち上がりは、従来例と比較して急峻なものとなる。
【００４２】
更に、電荷の再分配に関し、視点を変えてみると、ブロック１１０外からブロック１１０内への電荷の移動も低減されていることが理解される。すなわち、第１回路部１１１の寄生容量１１２に対する電荷の供給を、ある程度までブロック１１０内部においてまかなえることとなったことから、電源ノイズが低減される。この効果を更に顕著なものとするために、デカップリング容量１１４の容量値を第１回路部１１１の寄生容量１１２の容量値よりも大きくすることとしても良い。デカップリング容量１１４が大きければ大きいほど、第２回路部１２０の寄生容量１２２やチップ外部からの電荷の供給を考慮せずとも、電源ノイズ低減の効果は顕著なものとなる。
【００４３】
また、本実施の形態においては、第１のスイッチ１１３がオフした際に、従来、第１の回路部１１１におけるリーク電流として消費されていた、デカップリング容量１１４の電荷は上述のように保持される。これは、スイッチ１１３がオフの際の第１回路部１１１におけるリーク電流が削減できることを意味する。すなわち、従来例と比較して、更なる低消費電力化が図られているといえる。
【００４４】
なお、上述した実施の形態においては、第１のスイッチ１１３と第２のスイッチ１１５を同時にオン・オフするようにスイッチング制御しているが、これらの制御に関しては、わずかであれば時間差を持たせるとしてもよい。
【００４５】
また、第１のスイッチ１１３のオン抵抗をある程度大きなものとしておくことで、ブロック１１０から外へ伝搬されるノイズのピークを抑制することが可能となる。加えて、このような構成を採用すると、電源系をＬＣＲ回路とみたときの発振条件を満たさなくなるため、発振を回避できる。
【００４６】
一方、第２のスイッチ１１５は、そのオン抵抗が大きいと、デカップリング容量１１４からの電荷の供給を妨げることとなってしまい、本発明による効果が低減されることとなるので、小さい方が好ましい。特に、第１のスイッチ１１３との関係で言及すれば、ブロック１１０の電源ノイズがブロック１１０の外へ伝わるのを抑制するためにも、第２のスイッチ１１５のオン抵抗は、第１のスイッチ１１３のオン抵抗以下であることが望まれる。
【００４７】
（第２の実施の形態）
本発明の第２の実施の形態による半導体装置１００は、上述した第１の実施の形態による半導体装置の変形例である。その構成は、図５に示される通りであり、第１のスイッチ１１３ａが第１回路部１１１のＧＮＤ側に設けられ、第２のスイッチ１１５ａもまた第１のスイッチ１１３ａ側、すなわちデカップリング容量１１４のＧＮＤ側に設けられている。更には、本実施の形態においては、第１及び第２のスイッチ１１３ａ及び１１５ａとして、図６に示されるように、ｎＭＯＳトランジスタを採用している。それに伴い、第１及び第２の制御信号１２３ａ及び１２４ａは、第１及び第２のスイッチ１１３ａ及び１１５ａをオンさせる場合にハイレベルをとり、第１及び第２のスイッチ１１３ａ及び１１５ａをオフさせる場合にローレベルをとる。
【００４８】
このようなスイッチ配置に関する変更は、上述のように、ｎＭＯＳトランジスタをスイッチ素子として用いた場合に、特に有用である。上述の第１の実施の形態による第１のスイッチとして、ｎＭＯＳトランジスタを採用するとＶGSとVthとの関係から、第２の接続点１３２における電位の上限が制限される（いわゆる「Ｖth落ち」が生じる）こととなるが、本実施の形態のように配置すると、ｎＭＯＳトランジスタを用いたとしてもその制限が生じることがない。しかも、良く知られているように、ｎＭＯＳトランジスタからなるスイッチは、ｐＭＯＳトランジスタからなるスイッチよりも駆動能力が大きい。換言すれば、ｎＭＯＳトランジスタをスイッチとして用いることにより、スイッチサイズを小さくすることができる。
【００４９】
なお、上述した本発明の実施の形態においては、第１回路部１１１及び第２回路部１２０は、便宜上、抽象化して示してある。特開昭６０−４８５２５号を参照すれば明らかなように、第１回路部１１１は例えばＣＰＵなどであり、また、第２回路部１２０は例えばＲＡＭやその他の回路などである。すなわち、第１回路部１１１は、比較的高速な動作を望まれるものであり、低閾値のトランジスタで構成され、また、スタンバイ状態の対象となるものである。一方、第２回路部１２０の方は、常時、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２間に接続されるものであり、第１回路部１１１に要求されるような仕様は必要とされないものである。
【００５０】
更には、これら第１回路部１１１等を含むブロック１１０と第２回路部１２０との数的関係は、かならずしも１：１である必要はなく、上述した実施の形態に制限されるわけではない。例えば、図７に示されるように、１つの第２回路部１２０に対して、ｎ個のブロック１１０−１〜１１０−ｎが並列に接続され、これらｎ個のブロック１１０−１〜１１０−ｎが第２の回路部１２０に含まれる制御回路１２１からの制御信号によってスイッチ制御されるものとしても良い。また、図８に示されるように、ｍ個の第２回路部１２０−１〜１２０−ｍとｎ個のブロック１１０−１〜１１０−ｎが並列接続されていても良い。この場合、ｍ個の第２回路部１２０−１〜１２０−ｍは夫々所定数個のブロック１１０に対し制御信号を送出し、スイッチ制御を行うこととなる。これらのように複数のブロックがある場合においては、上述した効果に加え、１つのブロックがスタンバイ状態から動作状態に移行する際に、通常動作中の他のブロックへのノイズの影響をも削減することができる。
【００５１】
また、上述した実施の形態において、第１及び第２のスイッチとして、２つの異なる極性のトランジスタスイッチを共用することとしても良い。この場合、各スイッチの特性を考慮し、Ｖth落ちなどの現象が起きないように配慮する必要がある。更には、第１及び第２のスイッチを互いに異なる極性のトランジスタで構成することとしても良い。また、第２のスイッチの位置は、スタンバイ状態においてデカップリング容量に保持された電荷が第１回路部におけるリーク電流として消費されるのを防ぎうる位置であれば、いずれの場所でも良い。たとえば、第１のスイッチ側における第１回路部とデカップリング容量との接続をオン・オフするために、第１回路部と第１のスイッチとの間に第２のスイッチを設けることとしても良い。この場合であっても、第１のスイッチがオフになった際に第２のスイッチもオフになれば、デカップリング容量に充電された電荷が流出することはなく保持され、上述した実施の形態と同様の効果を得ることができる。
【００５２】
【発明の効果】
以上説明したように、本願発明によれば、デカップリング容量に対し、スタンバイ状態において電荷を保持させるように接続を遮断することができるスイッチを更に設けたことにより、スタンバイ状態から通常の動作状態に移行する際における電荷の再分配時の電源ノイズ発生を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置と外部電源及びＧＮＤとの関係を示す図である。
【図２】本発明の第１の実施の形態による半導体装置の回路図である。
【図３】本発明の第１の実施の形態による半導体装置におけるスイッチの具体的構成を示す図である。
【図４】本発明の第１の実施の形態による半導体装置における動作を説明するためのタイムチャートである。
【図５】本発明の第２の実施の形態による半導体装置の回路図である。
【図６】本発明の第２の実施の形態による半導体装置におけるスイッチの具体的構成を示す図である。
【図７】本発明による他の形態による半導体装置の回路図である。
【図８】本発明による他の形態による半導体装置の回路図である。
【図９】従来の実施の形態の回路図である。
【図１０】従来の実施の形態の動作を説明するためのタイムチャートである。
【符号の説明】
１００ 半導体装置
１０１ チップ内電源端子
１０２ チップ内ＧＮＤ端子
１０３ 外部電源
１０４ ＧＮＤ
１０５ 寄生インダクタンス
１０６ 寄生インダクタンス
１１０ ブロック
１１１ 第１回路部
１１２ 寄生容量
１２２ 寄生容量
１１３ 第１のスイッチ
１１４ デカップリング容量
１１５ 第２のスイッチ
１２０ 第２回路部
１３１ 第１の接続点
１３２ 第２の接続点
１３３ 第３の接続点
【発明の属する技術分野】
本発明は半導体装置に関し、特に、内包する回路部をスタンバイ状態にする機能を有する半導体装置の改良に関する。
【０００２】
【従来の技術】
原理上、ＣＭＯＳ回路で構成される半導体装置においては、状態変動がない限り、電源−ＧＮＤ間のパスが遮断される。したがって、一般的に、ＣＭＯＳ回路で構成される半導体装置の消費電力が低いことも知られている。
【０００３】
しかし、近年の半導体装置の高集積化が進み、ＣＭＯＳ回路を構成するＭＯＳトランジスタ（以下、単に「トランジスタ」ともいう。）のゲート長が短く素子サイズが小さくなるにつれて、トランジスタのサブスレッショルド特性が劣化し、リーク電流が流れてしまうという問題が生じている。
【０００４】
このようなリーク電流は、一部の回路部をスタンバイ状態におく機能を有するような半導体装置において、特に問題となる。かかる半導体装置に対してスタンバイ状態を設けたのは、消費電力を更に低減するためであるにもかかわらず、リーク電流が流れることにより、無駄に電力を消費してしまうからである。
【０００５】
その一方、素子サイズが小さくなると、トランジスタの閾値が下がり、動作速度が速くなるという利点もあり、この利点は、保持しておきたいという要望もある。
【０００６】
従来、かかる課題に着目し、速い動作速度を所望する回路部を低閾値のトランジスタで構成すると共に、その低閾値のトランジスタで構成される回路部をスタンバイ状態におく際には、その回路部への電源経路を遮断してしまうという技術が提案されている。例えば、特開昭６０−４８５２５号においては、スイッチとして、スタンバイ状態におかれる回路部を構成するトランジスタよりも、チャネル長の長い（従って、閾値の高い）トランジスタを用いる技術が開示されており、また、特許第２６３１３３５号においては、複数の閾値のトランジスタを用意し、低閾値トランジスタを内部回路に用いる一方、高閾値トランジスタをスイッチとして用いることにより、高速な回路を構成しつつリーク電流を抑制することとしている。いずれの技術においても、スイッチとしてサブスレッショルド特性の良い高閾値のトランジスタを採用していることから、低閾値のトランジスタと比較してリーク電流を遥かに小さくでき、実質上、スタンバイ状態においては回路部への電源供給が遮断されることとなる。
【０００７】
更に、この種の半導体装置では、通常の動作状態の回路部における瞬時的な電源変動に対応するため、瞬時的な電荷供給用の容量部が回路部に対して並列に接続される。この容量部は、デカップリング容量やバイパスコンデンサと呼ばれる。
【０００８】
このようなスイッチ及びデカップリング容量を有する半導体装置の一例（以下、従来例という）は、図９に示される。
【０００９】
従来例の半導体装置４００は、外部電源に接続されるチップ内電源端子１０１と、外部ＧＮＤに接続されるチップ内ＧＮＤ端子１０２とを有する。
【００１０】
従来例の半導体装置４００において、第１回路部１１１は、低閾値のトランジスタで構成されている。この第１回路部１１１には、デカップリング容量１１４が並列に接続されていると共に、チャネル長の長い高閾値のｐＭＯＳトランジスタからなるスイッチ１１３が直列に接続されている。
【００１１】
このスイッチ１１３は、スタンバイ状態におかれることのない第２回路部１２０に含まれる制御回路１２１からの制御信号１２３を入力されることにより、制御される。スイッチ１１３がｐＭＯＳトランジスタからなることからも明らかなように、制御信号１２３の入力先は、トランジスタのゲートであり、制御信号１２３がローレベルを有するときに、スイッチがオンされることとなる。
【００１２】
なお、第２回路部１２０は、例えば閾値の高いトランジスタで構成され、常時電源が供給されている。
【００１３】
【発明が解決しようとする課題】
しかしながら、上述した従来例の半導体装置においては、スタンバイ状態から復帰して通常の動作状態に移行する際に、図１０において参照符合１５０で示されるように、チップ内電源端子１０１（第１の接続点１３１）における電位が一時的に急降下するなど種々の問題が生じる。以下、この問題について詳述する。
【００１４】
図９に示されるような半導体装置４００において、第１及び第２回路部１１１及び１２０は、一般に、ある程度の寄生容量１１２及び１２２を有しており、この寄生容量１１２及び１２２とデカップリング容量１１４は、スイッチ１１３がオンしている際には充電されている。しかし、スイッチ１１３がオフすると、第２回路部１２０の寄生容量１２２のみがその状態を保ち、その一方で、第１回路部１１１の寄生容量１１２やデカップリング容量１１４に充電されていた電荷は第１回路部１１１のリーク電流として消費されて。すなわち、スイッチ１１３をオンする直前において電荷を保持しているのは、第２回路部１２０の寄生容量１２２のみということになる。
【００１５】
この状態においてスイッチ１１３がオンになると、寄生容量１２２に充電されている電荷は、寄生容量１１２及び１２２並びにデカップリング容量１１４間において、平衡状態になるまで再分配されることとなり、その結果、チップ内電源端子１０１（第１の接続点１３１）における電位は、図１０において参照符号１５０で示されるように、一時的に急降下する。また、これにより、チップ内電源端子１０１と外部電源との間には、電位差が生じることとなるため、外部電源から半導体装置４００に対して過渡電流が流れようとする。
【００１６】
ここで、チップ内電源端子１１１と外部電源との間に介在するボンディングワイヤやプリント配線などは、寄生インダクタンスＬを構成している。このインダクタンスＬは、過渡電流が流れる際に、ｊωＬのインピーダンスとして働き、外部からのスムーズな電荷の供給に対する足枷となる。そのため、チップ内電源端子１１１等の電位が安定するまでには所定の時間を要することとなる。
【００１７】
それに加えて、寄生インダクタンスや寄生容量等は、一種のＬＣＲ回路を構成しているので、発振する可能性もある。このような発振は、電源ノイズとなり、これにより、図示されない他の回路が誤動作に至るという問題も起こり得る。
【００１８】
本発明は、このような従来の半導体装置における問題点を解決し、スタンバイ状態から復帰する際における電源ノイズを抑制することのできる半導体装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は、上述した課題を解決するために、回路部（第１回路部）と容量部（デカップリング容量）との間の接続のうち、スタンバイ状態に関連して制御されるスイッチ側の接続を、オン・オフするための付加的なスイッチを設けることとした。そして、もともとからあるスイッチのオン・オフに併せて、この付加的なスイッチをオン・オフすることとした。
【００２０】
このようなスイッチ制御を行うと、前記スイッチがオンしている場合には、前記付加的なスイッチをオンすることとなり、前記容量部に対する充電が行われ、その後、前記スイッチがオフした場合には、前記付加的なスイッチがオフになることから、前記容量部に充電された電荷が保持されることとなる。従って、スタンバイ状態から復帰する際に、前記スイッチを再度オンすると共に前記付加的なスイッチをも再度オンした場合には、前記回路部の有する寄生容量への充電が、前記容量部に保持された電荷によりまかなえる。そのため、従来例において問題とされるような、チップ内電源端子における瞬時的な電圧降下は、かなり低減されることとなる。
【００２１】
具体的には、本発明は、以下に示すような半導体装置を提供する。
【００２２】
すなわち、本発明によれば、第１の半導体装置として、いずれか一方がチップ内電源端子として動作し且つ他方がチップ内ＧＮＤ端子として動作する第１及び第２の端子と、２つの端部を有し且つ一端を前記第１の端子に接続された回路部と、前記回路部の他端と前記第２の端子との間の電気的接続をオン・オフするための第１のスイッチと、前記回路部の２つの端部間において当該回路部に並列接続された容量部とを備えた半導体装置において、
前記第１のスイッチのオン・オフに応じて、前記第１のスイッチ側における前記容量部と前記回路部との接続をオン・オフするための第２のスイッチを更に備え、前記第１のスイッチをオンにするとき前記第２のスイッチをオンにし、前記第１のスイッチをオフにするとき前記第２のスイッチをオフすることを特徴とする半導体装置が得られる。
【００２３】
また、本発明によれば、第２の半導体装置として、前記第１の半導体装置において、前記第２の端子は前記チップ内電源端子であり、前記第２のスイッチは前記容量部と前記第１のスイッチとの間に設けられていることを特徴とする半導体装置が得られる。
【００２４】
更に、本発明によれば、第３の半導体装置として、前記第２の半導体装置において、前記第１及び第２のスイッチは、ｐＭＯＳトランジスタからなることを特徴とする半導体装置が得られる。
【００２５】
また、本発明によれば、第４の半導体装置として、前記第１の半導体装置において、前記第１の端子は前記チップ内電源端子であり、前記第２のスイッチは前記容量部と前記第１のスイッチとの間に設けられていることを特徴とする半導体装置が得られる。
【００２６】
更に、本発明によれば、第５の半導体装置として、前記第４の半導体装置において、前記第１及び第２のスイッチは、ｎＭＯＳトランジスタからなることを特徴とする半導体装置が得られる。
【００２７】
また、本発明によれば、第６の半導体装置として、前記第１の半導体装置において、前記容量部の容量値は、前記回路部の有する寄生容量の容量値よりも大きいことを特徴とする半導体装置が得られる。
【００２８】
また、本発明によれば、第７の半導体装置として、前記第１の半導体装置において、前記第２のスイッチのオン抵抗は前記第１のスイッチのオン抵抗よりも小さいことを特徴とする半導体装置が得られる。
【００２９】
更に、本発明によれば、第８の半導体装置として、前記第１の半導体装置において、前記回路部、前記容量部、並びに第１及び第２のスイッチを一単位とするブロックを複数個有することを特徴とする半導体装置が得られる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態による半導体装置及びそのスイッチ制御方法について図面を参照して詳細に説明する。
【００３１】
（第１の実施の形態）
本発明の第１の実施の形態による半導体装置１００は、図１に示されるように、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２の二つの端子を備えている。特に、本実施の形態においては、半導体装置１００は、半導体チップの形態で提供されるものであり、従って、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２は、それぞれ、電源用電極パッド及びＧＮＤ用電極パッドの形態で構成される。このような半導体装置１００は、ワイヤボンディングなどにより、外部に電源用及びＧＮＤ用のラインを引き出され、パッケージングされる。使用時においては、それら引き出されたラインに外部電源１０３及びＧＮＤ１０４が接続される。この際、ラインを構成するボンディングワイヤやプリント配線等は、寄生インダクタンス１０５及び１０６を有する。従って、図１においては、外部電源１０３及びチップ内電源端子１０１間を寄生インダクタンス１０５で示し、ＧＮＤ１０４及びチップ内ＧＮＤ端子１０２間を寄生インダクタンス１０６で示してある。
【００３２】
半導体装置１００は、詳しくは、図２に示されるように、第１回路部１１１、第２回路部１２０、第１のスイッチ１１３、第２のスイッチ１１５及びデカップリング容量１１４を有している。このうち、第１回路部１１１、第１のスイッチ１１３、第２のスイッチ１１５及びデカップリング容量で構成される部分を、説明の便宜上、ブロック１１０とも呼ぶ。
【００３３】
第１のスイッチ１１３は、第１の接続点１３１及び第２の接続点１３２間に接続されており、第１回路部１１１は、第２の接続点１３２及び第３の接続点１３３間に接続されている。すなわち、第１のスイッチ１１３と第１回路部１１１は、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２間において、直列に接続されている。この第１のスイッチ１１３は、接続関係から明らかなように、電源経路を接続・切断するものであり、電源スイッチとも呼ばれる。
【００３４】
第２の接続点１３２及び第３の接続点１３３間には、第２のスイッチ１１５及びデカップリング容量１１４を直列接続してなる回路が接続されている。特に、第２のスイッチ１１５は、デカップリング容量１１４の第１スイッチ１１３側に設けられている。すなわち、従来例（図９参照）と比較すれば明らかなように、第２のスイッチは、第１回路部１１１とデカップリング容量１１４との接続のうち、第１スイッチ１１３側の接続をオン・オフできる位置に設けられている。この第２のスイッチは、デカップリング容量１１４における電荷の充放電と電荷保持とを切り換えるものであることから、容量スイッチとも呼ばれる。
【００３５】
第２回路部１２０は、第１の接続点１３１及び第３の接続点１３３間に接続されており、第１及び第２のスイッチ１１３及び１１５を制御するための制御回路１２１を含んでいる。詳しくは、制御回路１２１は、第１のスイッチ１１３に対して第１の制御信号１２３を入力し、第２のスイッチ１１５に対して第２の制御信号１２４を入力することで、スイッチ制御を行う。特に、本実施の形態においては、第１及び第２のスイッチ１１３及び１１５は、図３に示されるように、ｐＭＯＳトランジスタで構成されており、従って、第１及び第２の制御信号１２３及び１２４は、第１及び第２のスイッチ１１３及び１１５をオンにしたい場合にはローレベルを示し、第１及び第２のスイッチ１１３及び１１５をオフにしたい場合にはハイレベルを示す。なお、このｐＭＯＳトランジスタの構成（ゲート長、イオン注入量、ゲート絶縁膜厚等）と制御信号レベルとは、オフリーク電流が極めて小さくなるように選択・設計されている。
【００３６】
以下、上述した構成の半導体装置１００の動作について、図４に示されるタイミングチャートを用いて、詳細に説明する。なお、本実施の形態における半導体装置１００においても、第１回路部１１１及び第２回路部１２０には夫々寄生容量１１２及び１２２があるものとする。
【００３７】
前述の通り、本実施の形態においては、第１及び第２のスイッチ１１３及び１１５の双方ともｐＭＯＳトランジスタで構成されていることから、各スイッチは、制御信号がハイレベルの時にオフになり、制御信号がローレベルの時にオンになる。また、スタンバイ状態に入る前は両スイッチ１１３及び１１５ともオンになっており、この際、寄生容量１１２及び１２２並びにデカップリング容量１１４は、充電されている。
【００３８】
この状態で、第１及び第２の制御信号１２３及び１２４の双方ともハイレベルとなると、第１及び第２のスイッチ１１３及び１１５は、いずれもオフになる。これにより、寄生容量１１２に充電されていた電荷は、第１回路部１１１を構成するトランジスタのリーク電流として放電される（第２の接続点のレベル降下参照）ものの、デカップリング容量１１４に充電された電荷は、第１回路部１１１側への電流経路が第２のスイッチ１１５により遮断されていることから、第２のスイッチ１１５がオンするまで保持されることとなる。なお、第２の回路部１２０は、第１のスイッチ１１３とは無関係に電源を供給され続けているので、寄生容量１２２における電荷量は、第１のスイッチがオフすることによっては変化しない。このことは、図４においてチップ内電源端子１０１（第１の接続点１３１）のレベルが、第１のスイッチ１１３がオフになるのとは無関係に、一定のレベルを保っていることからも理解される。
【００３９】
次いで、第１及び第２の制御信号１２３及び１２４がローレベルをとり、第１及び第２のスイッチ１１３及び１１５がオンすると、第１回路部１１１がスタンバイ状態から動作状態へと移行することとなる。この際、従来例と同様、寄生容量１１２及び１２２並びにデカップリング容量１１４間で電荷の再分配が行われることとなる。
【００４０】
ここで、本実施の形態と従来例との異なる点は、寄生容量１１２及び１２２並びにデカップリング容量１１４間で再分配される電荷の総量である。従来例においては、再分配される電荷の総量は、寄生容量１２２に充電されていた電荷量であったが、本実施の形態においては、デカップリング容量１１４の電荷を保持していることから、再分配される電荷の総量は、寄生容量１２２の電荷量とデカップリング容量１１４の電荷量との和ということになる。従って、電荷の再分配が生じたとしても、第１の接続点１３１における電圧降下は、従来例に比して格段に小さくなる。
【００４１】
また、この電圧降下によって外部電源１０３及びチップ内電源端子１０１間には電位差が生じ、過渡電流が流れようとする。この際、寄生インダクタンス１０５などは、インピーダンスとして働くこととなるが、電位差自体が小さいことから、外部からの電荷の供給に要する時間は、従来例と比較して、短縮される。従って、図４に示されるように、第２の接続点１３２のレベル立ち上がりは、従来例と比較して急峻なものとなる。
【００４２】
更に、電荷の再分配に関し、視点を変えてみると、ブロック１１０外からブロック１１０内への電荷の移動も低減されていることが理解される。すなわち、第１回路部１１１の寄生容量１１２に対する電荷の供給を、ある程度までブロック１１０内部においてまかなえることとなったことから、電源ノイズが低減される。この効果を更に顕著なものとするために、デカップリング容量１１４の容量値を第１回路部１１１の寄生容量１１２の容量値よりも大きくすることとしても良い。デカップリング容量１１４が大きければ大きいほど、第２回路部１２０の寄生容量１２２やチップ外部からの電荷の供給を考慮せずとも、電源ノイズ低減の効果は顕著なものとなる。
【００４３】
また、本実施の形態においては、第１のスイッチ１１３がオフした際に、従来、第１の回路部１１１におけるリーク電流として消費されていた、デカップリング容量１１４の電荷は上述のように保持される。これは、スイッチ１１３がオフの際の第１回路部１１１におけるリーク電流が削減できることを意味する。すなわち、従来例と比較して、更なる低消費電力化が図られているといえる。
【００４４】
なお、上述した実施の形態においては、第１のスイッチ１１３と第２のスイッチ１１５を同時にオン・オフするようにスイッチング制御しているが、これらの制御に関しては、わずかであれば時間差を持たせるとしてもよい。
【００４５】
また、第１のスイッチ１１３のオン抵抗をある程度大きなものとしておくことで、ブロック１１０から外へ伝搬されるノイズのピークを抑制することが可能となる。加えて、このような構成を採用すると、電源系をＬＣＲ回路とみたときの発振条件を満たさなくなるため、発振を回避できる。
【００４６】
一方、第２のスイッチ１１５は、そのオン抵抗が大きいと、デカップリング容量１１４からの電荷の供給を妨げることとなってしまい、本発明による効果が低減されることとなるので、小さい方が好ましい。特に、第１のスイッチ１１３との関係で言及すれば、ブロック１１０の電源ノイズがブロック１１０の外へ伝わるのを抑制するためにも、第２のスイッチ１１５のオン抵抗は、第１のスイッチ１１３のオン抵抗以下であることが望まれる。
【００４７】
（第２の実施の形態）
本発明の第２の実施の形態による半導体装置１００は、上述した第１の実施の形態による半導体装置の変形例である。その構成は、図５に示される通りであり、第１のスイッチ１１３ａが第１回路部１１１のＧＮＤ側に設けられ、第２のスイッチ１１５ａもまた第１のスイッチ１１３ａ側、すなわちデカップリング容量１１４のＧＮＤ側に設けられている。更には、本実施の形態においては、第１及び第２のスイッチ１１３ａ及び１１５ａとして、図６に示されるように、ｎＭＯＳトランジスタを採用している。それに伴い、第１及び第２の制御信号１２３ａ及び１２４ａは、第１及び第２のスイッチ１１３ａ及び１１５ａをオンさせる場合にハイレベルをとり、第１及び第２のスイッチ１１３ａ及び１１５ａをオフさせる場合にローレベルをとる。
【００４８】
このようなスイッチ配置に関する変更は、上述のように、ｎＭＯＳトランジスタをスイッチ素子として用いた場合に、特に有用である。上述の第１の実施の形態による第１のスイッチとして、ｎＭＯＳトランジスタを採用するとＶGSとVthとの関係から、第２の接続点１３２における電位の上限が制限される（いわゆる「Ｖth落ち」が生じる）こととなるが、本実施の形態のように配置すると、ｎＭＯＳトランジスタを用いたとしてもその制限が生じることがない。しかも、良く知られているように、ｎＭＯＳトランジスタからなるスイッチは、ｐＭＯＳトランジスタからなるスイッチよりも駆動能力が大きい。換言すれば、ｎＭＯＳトランジスタをスイッチとして用いることにより、スイッチサイズを小さくすることができる。
【００４９】
なお、上述した本発明の実施の形態においては、第１回路部１１１及び第２回路部１２０は、便宜上、抽象化して示してある。特開昭６０−４８５２５号を参照すれば明らかなように、第１回路部１１１は例えばＣＰＵなどであり、また、第２回路部１２０は例えばＲＡＭやその他の回路などである。すなわち、第１回路部１１１は、比較的高速な動作を望まれるものであり、低閾値のトランジスタで構成され、また、スタンバイ状態の対象となるものである。一方、第２回路部１２０の方は、常時、チップ内電源端子１０１及びチップ内ＧＮＤ端子１０２間に接続されるものであり、第１回路部１１１に要求されるような仕様は必要とされないものである。
【００５０】
更には、これら第１回路部１１１等を含むブロック１１０と第２回路部１２０との数的関係は、かならずしも１：１である必要はなく、上述した実施の形態に制限されるわけではない。例えば、図７に示されるように、１つの第２回路部１２０に対して、ｎ個のブロック１１０−１〜１１０−ｎが並列に接続され、これらｎ個のブロック１１０−１〜１１０−ｎが第２の回路部１２０に含まれる制御回路１２１からの制御信号によってスイッチ制御されるものとしても良い。また、図８に示されるように、ｍ個の第２回路部１２０−１〜１２０−ｍとｎ個のブロック１１０−１〜１１０−ｎが並列接続されていても良い。この場合、ｍ個の第２回路部１２０−１〜１２０−ｍは夫々所定数個のブロック１１０に対し制御信号を送出し、スイッチ制御を行うこととなる。これらのように複数のブロックがある場合においては、上述した効果に加え、１つのブロックがスタンバイ状態から動作状態に移行する際に、通常動作中の他のブロックへのノイズの影響をも削減することができる。
【００５１】
また、上述した実施の形態において、第１及び第２のスイッチとして、２つの異なる極性のトランジスタスイッチを共用することとしても良い。この場合、各スイッチの特性を考慮し、Ｖth落ちなどの現象が起きないように配慮する必要がある。更には、第１及び第２のスイッチを互いに異なる極性のトランジスタで構成することとしても良い。また、第２のスイッチの位置は、スタンバイ状態においてデカップリング容量に保持された電荷が第１回路部におけるリーク電流として消費されるのを防ぎうる位置であれば、いずれの場所でも良い。たとえば、第１のスイッチ側における第１回路部とデカップリング容量との接続をオン・オフするために、第１回路部と第１のスイッチとの間に第２のスイッチを設けることとしても良い。この場合であっても、第１のスイッチがオフになった際に第２のスイッチもオフになれば、デカップリング容量に充電された電荷が流出することはなく保持され、上述した実施の形態と同様の効果を得ることができる。
【００５２】
【発明の効果】
以上説明したように、本願発明によれば、デカップリング容量に対し、スタンバイ状態において電荷を保持させるように接続を遮断することができるスイッチを更に設けたことにより、スタンバイ状態から通常の動作状態に移行する際における電荷の再分配時の電源ノイズ発生を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置と外部電源及びＧＮＤとの関係を示す図である。
【図２】本発明の第１の実施の形態による半導体装置の回路図である。
【図３】本発明の第１の実施の形態による半導体装置におけるスイッチの具体的構成を示す図である。
【図４】本発明の第１の実施の形態による半導体装置における動作を説明するためのタイムチャートである。
【図５】本発明の第２の実施の形態による半導体装置の回路図である。
【図６】本発明の第２の実施の形態による半導体装置におけるスイッチの具体的構成を示す図である。
【図７】本発明による他の形態による半導体装置の回路図である。
【図８】本発明による他の形態による半導体装置の回路図である。
【図９】従来の実施の形態の回路図である。
【図１０】従来の実施の形態の動作を説明するためのタイムチャートである。
【符号の説明】
１００ 半導体装置
１０１ チップ内電源端子
１０２ チップ内ＧＮＤ端子
１０３ 外部電源
１０４ ＧＮＤ
１０５ 寄生インダクタンス
１０６ 寄生インダクタンス
１１０ ブロック
１１１ 第１回路部
１１２ 寄生容量
１２２ 寄生容量
１１３ 第１のスイッチ
１１４ デカップリング容量
１１５ 第２のスイッチ
１２０ 第２回路部
１３１ 第１の接続点
１３２ 第２の接続点
１３３ 第３の接続点
Claims (9)
- いずれか一方がチップ内電源端子として動作し且つ他方がチップ内ＧＮＤ端子として動作する第１及び第２の端子と、２つの端部を有し且つ一端を前記第１の端子に接続された回路部と、前記回路部の他端と前記第２の端子との間の電気的接続をオン・オフするための第１のスイッチと、前記回路部の２つの端部間において当該回路部に並列接続された容量部とを備えた半導体装置において、
前記第１のスイッチのオン・オフに応じて、前記第１のスイッチ側における前記容量部と前記回路部との接続をオン・オフするための第２のスイッチを更に備え、前記第１のスイッチをオンにするとき前記第２のスイッチをオンにし、前記第１のスイッチをオフにするとき前記第２のスイッチをオフすることを特徴とする半導体装置。 - 前記第２の端子は前記チップ内電源端子であり、前記第２のスイッチは前記容量部と前記第１のスイッチとの間に設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記第１及び第２のスイッチは、ｐＭＯＳトランジスタからなることを特徴とする請求項２に記載の半導体装置。
- 前記第１の端子は前記チップ内電源端子であり、前記第２のスイッチは前記容量部と前記第１のスイッチとの間に設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記第１及び第２のスイッチは、ｎＭＯＳトランジスタからなることを特徴とする請求項４に記載の半導体装置。
- 前記容量部の容量値は、前記回路部の有する寄生容量の容量値よりも大きいことを特徴とする請求項１記載の半導体装置。
- 前記第２のスイッチのオン抵抗は前記第１のスイッチのオン抵抗よりも小さいことを特徴とする請求項１記載の半導体装置。
- 前記回路部、前記容量部、並びに第１及び第２のスイッチを一単位とするブロックを複数個有することを特徴とする請求項１記載の半導体装置。
- ２つの端部を有する回路部に対して直列的に接続されたスイッチを有し、当該スイッチをオフすることにより、前記回路部での消費電力を抑えたスタンバイ状態を実現するとともに、前記回路部に対して並列的に接続された容量部を有し、前記スイッチがオンになった際には、前記回路部における瞬時的な電圧変動に対して当該容量部に蓄積された電荷で対応することにより他の回路へのノイズ伝播を抑える半導体装置において、前記回路部がスタンバイ状態から復帰する際に前記回路部の有する寄生容量に起因してノイズが発生するのを防止するために、
前記スイッチ側における前記回路部と前記容量部との接続をオン・オフする付加的なスイッチを設け、
前記スイッチがオンしている場合には、前記付加的なスイッチをオンして、前記容量部に対する充電を行い、
前記スイッチがオフした場合には、前記付加的なスイッチをオフして、前記容量部に充電された電荷を保持させ、
前記スイッチを再度オンした際には、前記付加的なスイッチを再度オンして、前記回路部の有する寄生容量への充電を前記容量部に保持された電荷でまかない、その後、再度前記容量部に対する充電を行う
ことを特徴とする半導体装置におけるスイッチ制御方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177809A JP4420156B2 (ja) | 2000-06-14 | 2000-06-14 | 半導体装置 |
| PCT/JP2001/005021 WO2001097288A1 (fr) | 2000-06-14 | 2001-06-13 | Dispositif a semi-conducteurs pour prevenir la generation d'un bruit |
| US10/311,525 US7199490B2 (en) | 2000-06-14 | 2001-06-13 | Semiconductor device for preventing noise generation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177809A JP4420156B2 (ja) | 2000-06-14 | 2000-06-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358294A JP2001358294A (ja) | 2001-12-26 |
| JP4420156B2 true JP4420156B2 (ja) | 2010-02-24 |
Family
ID=18679345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000177809A Expired - Fee Related JP4420156B2 (ja) | 2000-06-14 | 2000-06-14 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7199490B2 (ja) |
| JP (1) | JP4420156B2 (ja) |
| WO (1) | WO2001097288A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108047A1 (ja) | 2006-03-16 | 2007-09-27 | Fujitsu Limited | 電源ノイズを抑制可能とする半導体装置 |
| JP4896974B2 (ja) | 2006-06-01 | 2012-03-14 | 富士通株式会社 | 多電源集積回路を有する電子機器システム |
| JP4774000B2 (ja) * | 2007-03-19 | 2011-09-14 | 富士通セミコンダクター株式会社 | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 |
| JP5241193B2 (ja) | 2007-10-16 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5130904B2 (ja) | 2007-12-21 | 2013-01-30 | 富士通セミコンダクター株式会社 | 電子回路装置及び電子回路装置の制御方法 |
| JP5579369B2 (ja) * | 2008-01-24 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| JP5104383B2 (ja) * | 2008-02-20 | 2012-12-19 | 富士通株式会社 | 電子回路装置 |
| KR101046731B1 (ko) * | 2008-12-26 | 2011-07-05 | 주식회사 하이닉스반도체 | 파워 분배 장치와 그를 갖는 메모리 장치 |
| JP5271850B2 (ja) * | 2009-08-26 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| JP2011159765A (ja) * | 2010-01-29 | 2011-08-18 | Oki Semiconductor Co Ltd | 半導体装置 |
| US9035626B2 (en) * | 2010-08-18 | 2015-05-19 | Volterra Semiconductor Corporation | Switching circuits for extracting power from an electric power source and associated methods |
| JP5763670B2 (ja) | 2010-11-04 | 2015-08-12 | 株式会社ソシオネクスト | 半導体集積回路 |
| JP5145436B2 (ja) * | 2011-02-24 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9166560B2 (en) * | 2011-11-14 | 2015-10-20 | Nec Corporation | Decoupling circuit and semiconductor integrated circuit |
| US9454923B2 (en) * | 2013-05-17 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6275478B2 (ja) * | 2013-12-26 | 2018-02-07 | ラピスセミコンダクタ株式会社 | 電源装置、電源装置の制御方法、及び電源装置を含む通信装置 |
| US9871506B2 (en) | 2014-04-16 | 2018-01-16 | Qualcomm Incorporated | Switchable decoupling capacitors |
| KR20200140119A (ko) | 2019-06-05 | 2020-12-15 | 삼성전자주식회사 | 반도체 디바이스를 테스트하기 위한 프로브 카드를 포함하는 테스트 장치 및 그의 동작 방법 |
| CN113394213B (zh) * | 2021-06-10 | 2023-04-14 | 海光信息技术股份有限公司 | 集成电路芯片及其操作方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048525A (ja) | 1983-08-26 | 1985-03-16 | Nec Corp | マイクロコンピユ−タ |
| US4937538A (en) * | 1988-04-05 | 1990-06-26 | U.S. Philips Corporation | Circuit arrangement for synchronizing an oscillator |
| DE69205885T2 (de) * | 1991-05-15 | 1996-06-13 | Matsushita Electric Works Ltd | Apparat für den Betrieb von Entladungslampen. |
| JP2631335B2 (ja) | 1991-11-26 | 1997-07-16 | 日本電信電話株式会社 | 論理回路 |
| JP3725911B2 (ja) * | 1994-06-02 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3561012B2 (ja) * | 1994-11-07 | 2004-09-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JPH10107210A (ja) * | 1996-09-30 | 1998-04-24 | Hitachi Ltd | 半導体集積回路 |
| JPH10200050A (ja) * | 1997-01-06 | 1998-07-31 | Mitsubishi Electric Corp | 半導体集積装置 |
| JP3732914B2 (ja) * | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3309898B2 (ja) * | 1997-06-17 | 2002-07-29 | 日本電気株式会社 | 電源回路 |
| US6339338B1 (en) * | 2000-01-18 | 2002-01-15 | Formfactor, Inc. | Apparatus for reducing power supply noise in an integrated circuit |
| JP3584205B2 (ja) * | 2000-09-18 | 2004-11-04 | シャープ株式会社 | 半導体装置 |
| JP3598976B2 (ja) * | 2001-01-31 | 2004-12-08 | 日本電気株式会社 | 電源ノイズセンサ |
| TWI231088B (en) * | 2002-11-14 | 2005-04-11 | Int Rectifier Corp | Control IC for low power auxiliary supplies |
-
2000
- 2000-06-14 JP JP2000177809A patent/JP4420156B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-13 US US10/311,525 patent/US7199490B2/en not_active Expired - Lifetime
- 2001-06-13 WO PCT/JP2001/005021 patent/WO2001097288A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358294A (ja) | 2001-12-26 |
| US20040004400A1 (en) | 2004-01-08 |
| US7199490B2 (en) | 2007-04-03 |
| WO2001097288A1 (fr) | 2001-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4420156B2 (ja) | 半導体装置 | |
| CN101826515B (zh) | 半导体集成电路器件 | |
| KR100302535B1 (ko) | 가변 임계 전압을 가지는 soi형 반도체 장치 및 바이어스전압발생장치 | |
| JP3808026B2 (ja) | 半導体装置 | |
| KR100229850B1 (ko) | 출력신호 노이즈가 저감된 신호출력회로 | |
| JP5162956B2 (ja) | 半導体集積回路およびその動作方法 | |
| US8451050B2 (en) | Information technology equipment | |
| US6952113B2 (en) | Method of reducing leakage current in sub one volt SOI circuits | |
| US20030098728A1 (en) | Semiconductor device | |
| KR20070086206A (ko) | Ｃｍｏｓ 모듈, ｃｍｏｓ 모듈 제조 방법, 집적 회로 및집적 회로 제조 방법 | |
| JP2009135282A (ja) | 半導体集積回路 | |
| US6188243B1 (en) | Input/output circuit with high input/output voltage tolerance | |
| JP5271850B2 (ja) | 半導体集積回路 | |
| JP6864568B2 (ja) | 半導体装置 | |
| EP1341307B1 (en) | Logic circuit with compensation for the effects of process, voltage, and temperature variations | |
| US5969563A (en) | Input and output circuit with wide voltage tolerance | |
| JP3808090B2 (ja) | 半導体装置 | |
| JP2004327820A (ja) | 電源安定化回路およびそれを備える半導体集積回路装置 | |
| JP2541325B2 (ja) | 出力バツフア回路 | |
| US6472911B1 (en) | Output buffer circuit of semiconductor integrated circuit | |
| KR20030064324A (ko) | 회로 구조 및 반도체 집적 회로 | |
| KR100669354B1 (ko) | 반도체 집적 회로의 패드 구조 | |
| KR100407816B1 (ko) | 온-칩 캐패시터를 이용한 씨모스 풀스윙 출력구동회로 | |
| JP2006216974A (ja) | 半導体装置 | |
| US7098698B2 (en) | Semiconductor integrated circuit device and sense amplifier of memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |