JP3598976B2

JP3598976B2 - 電源ノイズセンサ

Info

Publication number: JP3598976B2
Application number: JP2001024862A
Authority: JP
Inventors: 常雄塚越; 周一仁田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-01-31
Filing date: 2001-01-31
Publication date: 2004-12-08
Anticipated expiration: 2021-01-31
Also published as: JP2002228696A; US6605929B2; US20020105308A1

Description

【０００１】
【発明の属する技術分野】
本発明は、電源ラインに印加されて、ディジタルシステムを誤動作に至らせるインパルス性ノイズ（グリッジ）を検出する電源ノイズセンサに関する。
【０００２】
【従来の技術】
今日では、ディジタル回路を収納したディジタルシステムが広い分野で用いられている。一般に、このディジタル回路は、アナログ回路に比べノイズに強いと言われているが、許容値を超えるノイズに対しては致命的なエラーを生じてしまい、甚大な損害を被る場合がある。一方、ディジタルシステムの誤動作は、その大半が、信号線と電源線からこのディジタルシステムに混入したノイズによって引き起こされている（電気学会技術報告（ＩＩ）部第１２３号“制御機器の雑音と対策”、１９７９）。
特に、ディジタル回路においては、電源側からノイズが混入した場合、出力がハイ（Ｈ）になるかロー（Ｌ）になるか全く予想できないことが、さらに対策を困難にしている。また、ディジタル回路の故障に対してフェイルセーフな系を実現するために、一般にはバックアップシステムをもった冗長系が組み込まれることが多いが、このバックアップシステム自体も電源ノイズによって同じように誤動作してしまうため、役に立たない場合がある。
【０００３】
ところで、電源系に重畳するノイズに対してフェイルセーフな系を実現するための１つの手法として、電源系ノイズを検出することにより、その検出信号によってディジタルシステムを安全側に、すなわち、誤動作のない状態に制御することが可能である。この電源系に重畳するノイズを検出する手段としては、例えば特開平９−０５４６２０号公報に記載の「電源監視回路」や特開平４−１１５６３４号公報に記載の「電源ノイズ検出回路」などがある。前者は、電源監視回路が誤動作しないように遅延回路とスルーレート検出回路を組み合わせて、所定のスルーレート値以下での電源低下時または所定時間以上の電源低下時にリセット信号を出力するというものである。一方、後者は、ノイズに敏感な非同期入力であるフリップフロップのクロック入力端子を電源に接続しておき、電源に重畳するノイズでフリップフロップが反転することを利用したものである。さらに、瞬時停電などによる大きな電源電圧の低下時にパワーオンに働くリセットを改良した特許第２７１３８９０号公報に記載の「半導体集積回路」があるが、この中にも、電源投入時にワンショットパルスを発生する電源投入検出回路が示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、前記「電源監視回路」にあっては、比較的低い周波数の電源変動を検出するものであり、一方、前記「電源ノイズ検出回路」では、フリップフロップも電源ノイズを受けて誤動作する可能性があるという問題があった。さらに、前記「半導体集積回路」にあっては、電源低下時はうまく働くが、正方向のインパルス性ノイズの対策は何ら示されていない。また、前記いずれの電源ノイズの検出技術にあっても、回路構成が複雑になるという問題があった。インパルス性ノイズは、ＬＳＩに到達する時点では一般的に減衰振動になっており、正方向にも負方向にも振れるため、このように、負方向、又は、正方向のみのインパルス性ノイズに対応しただけでは実用的には充分とはいえない。
本発明は、前記のような問題を解決するものであり、高い周波数の電源変動を検出でき、さらに簡単な構成で、自身の電源系に重畳した正方向及び負方向のインパルス性ノイズを確実に検出することができる電源ノイズセンサを提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記目的達成のために、本発明にかかる電源ノイズセンサは、電源ラインに印加されたインパルス性ノイズを検知するノイズ検知部と、該ノイズ検知部の検知出力を保持する出力保持部とを備え、前記ノイズ検知部にはインパルス性ノイズを含む電源電圧を緩やかに変動させる時定数回路を設けて、前記インパルス性ノイズの波高値が設定値を超えた後減少する際に、前記時定数回路を流れる電流の方向を逆転させて、前記出力保持部からのノイズ出力を前記インパルス性ノイズの消滅後も維持させるようにしたものである。これにより、電源ラインに重畳したインパルス性ノイズを確実に検出可能にし、以て各回路保護の対策を容易にとることができる。
【０００６】
また、本発明にかかる電源ノイズセンサは、前記ノイズ検知部を、電源端子とグランドとの間に直列接続された第１の抵抗、第２の抵抗および第３の抵抗と、前記第１の抵抗および第２の抵抗とともに前記時定数回路を構成し、かつ第２の抵抗に並列接続されたコンデンサと、前記第２の抵抗と第３の抵抗との接続点にベースが接続され、コレクタが第４の抵抗を介して前記電源端子に接続され、エミッタがグランドに接続された第１のトランジスタとから構成したものである。これにより、ノイズ検知を簡単な回路構成にて実現できる。
【０００７】
また、本発明にかかる電源ノイズセンサは、前記出力保持部を、前記第４の抵抗と第１のトランジスタのコレクタとを結ぶ接続点とグランドとの間に直列接続された第５の抵抗および第１ー６の抵抗と、該第５の抵抗と第６の抵抗との接続点にベースが接続され、コレクタが前記第１の抵抗と第２の抵抗との接続点に接続され、エミッタがグランドに接続された第２のトランジスタとから構成したものである。これにより、ノイズ検知保持を簡単な回路構成にて実現できる。
【０００８】
また、本発明にかかる電源ノイズセンサは、インパルス性ノイズ検知前の第１のトランジスタのベース電流よりも、インパルス性ノイズ検知後の第２のトランジスタのベース電流を大きくしたものである。これにより、ノイズ検知をより確実にすることができる。
【０００９】
また、本発明にかかる電源ノイズセンサは、電源オン時またはノイズ検出後に前記第１のトランジスタをオンにするリセット回路を設け、該リセット回路を、前記第２のトランジスタのベース電位をグランドに落とす第１のスイッチ回路としたものである。これにより、ノイズ検出後のノイズセンサの状態を、常にノイズ検出可能状態に復旧させることができる。
【００１０】
また、本発明にかかる電源ノイズセンサは、電源オン時またはノイズ検出後に前記第１のトランジスタをオンにするリセット回路を設け、該リセット回路を、前記第２のトランジスタのコレクタを電源端子に接続する第２のスイッチ回路としたものである。これにより、ノイズ検出後のノイズセンサの状態を、常にノイズ検出可能状態に復旧させることができる。
【００１１】
また、本発明にかかる電源ノイズセンサは、電源オン時またはノイズ検出後に前記第１のトランジスタをオンにするリセット回路を設け、該リセット回路を、前記第１のトランジスタのコレクタ電位をグランドに落とす第３のスイッチ回路としたものである。これにより、ノイズ検出後のノイズセンサの状態を、常にノイズ検出可能状態に復旧させることができる。
【００１２】
また、本発明にかかる電源ノイズセンサは、前記ノイズ検出部および出力保持部を一組として、これらの複数組を並列接続し、かつ各組の前記時定数回路の時定数を異ならせたものである。これにより、インパルス性ノイズに対して感度の異なる、すなわちノイズの大きさに応じたノイズセンシングを実現できる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の一形態を図について説明する。本発明による電源ノイズセンサは、図１に示すように、センサそれ自身の電源ラインに印加されたインパルス性ノイズを検知する電源のノイズ検知部Ａと、このノイズ検知部Ａで検知した出力を保持する出力保持部Ｂとからなり、ノイズ検知部Ａは電源ノイズによるトランジスタのベース電流の過渡応答を支配する時定数回路に特徴をもつ。すなわち、この時定数回路は、電源電圧Ｖｃｃの電源端子とノードＮ１との間に挿入された第１の抵抗としての抵抗Ｒ１と、ノードＮ１とノードＮ２との間に挿入された第２の抵抗としての抵抗Ｒ２およびコンデンサＣ１の並列回路とからなる。時定数回路のノードＮ２はトランジスタＴ１のベースに接続され、第１のトランジスタＴ１のコレクタは第４の抵抗としての抵抗Ｒ４を介して電源端子に接続され、ベースは接地されている。さらに、ノードＮ２は第３の抵抗としての抵抗Ｒ３を介してグランドに接続されている。
【００１４】
一方、前記出力保持部Ｂにおいて、第５の抵抗としての抵抗Ｒ５および第６の抵抗としての抵抗Ｒ６が直列接続され、抵抗Ｒ５の入力端が、前記抵抗Ｒ４とトランジスタ１のコレクタとの接続点であるノードＮ３に接続され、抵抗６端はグランドに接続されている。また、抵抗Ｒ５と抵抗Ｒ６の接続点であるノードＮ４には、第２のトランジスタとしてのトランジスタＴ２のベースが接続され、このトランジスタＴ２のコレクタは前記ノードＮ１に接続され、エミッタはグランドに接続されている。さらに、トランジスタＴ２のベースとグランドとの間、およびコレクタと電源端子との間にリセットスイッチＳ１、Ｓ２が接続されている。
【００１５】
次に動作を説明する。電源ノイズセンサの動作原理は、図２に示すように、ノード１の電位Ｖ１を、検知しようとするインパルス性ノイズによる電源電圧変動に対して緩やかに変動させることを特徴としている。電源電圧Ｖｃｃにノイズ電圧Ｖｎが重畳された電源電圧Ｖｉｎにおいて、変動するノイズ電圧Ｖｎの波高値がある値（設定値）を超えると、ノイズ電圧Ｖｎが減少する際にＶ１＞Ｖｉｎとなり、これにより抵抗Ｒ１に流れる電流の方向が逆転して、第１のトランジスタＴ１のベース電流が負方向に引かれ、このトランジスタＴ１がオン→オフとなる。このため、第１のトランジスタＴ１の反転出力Ｖ２は出力保持部Ｂに伝達され、第２のトランジスタＴ２はオフ→オンとなり、出力Ｖｏｕｔはハイ（Ｈ）→ロー（Ｌ）となり、ノイズが消滅した後も、検知出力を維持することとなる。
【００１６】
図３にノイズ検知部Ａの時定数Ｔｃと検知感度の関係を示す。この場合においては、電源系に加えるインパルス性ノイズとして、図４に示すような台形波を使用し、その立ち上がり時間ｔ_ｒおよび立ち下がり時間ｔ_ｆは、共にフラット領域ｔ_ｗの２０分の１のものを使用した。検知感度は反転が生じたときの台形波の波高値Ｖｎで示してある。また、図３の横軸は、一般化するために時定数Ｔｃを測定に用いたノイズ幅ｔ_ｗで規格化した値を用いている。これにより、本発明の電源ノイズセンサは、検知する電源ノイズのノイズ幅ｔ_ｗと同程度から１０分の１程度までの時定数で検知感度が最も良くなるインパルス性ノイズの検出に適した特性を実現している。
【００１７】
一方、出力保持部Ｂでは出力Ｖｏｕｔをロー（Ｌ）に固定するために、このローの出力をフィードバックしてトランジスタＴ１のゲートに入力すればよい。しかし、そのローの出力を第１のトランジスタＴ１のゲートにダイレクトに接続すると、検知前の出力がベース電圧と同じ低い電圧（トランジスタ特性にもよるがおよそ０．４〜０．７Ｖ）になる。そこで、本発明の電源ノイズセンサでは、前記時定数回路におけるノードＮ１に前記ローの出力を接続することで、所望の時定数を実現しつつ、前記出力Ｖｏｕｔと第１のトランジスタＴ１のベース電圧とに電位差を与えている。
【００１８】
従って、最初のインパルス性ノイズを検知した後は、ノードＮ１の電圧Ｖ１は充分に低い値となっている。しかし、２度目に同様のインパルス性ノイズが印加された場合に、ノードＮ１の電位Ｖ１が上昇し、第１のトランジスタＴ１のベース電位がオン可能な電圧（０．４〜０．７Ｖ）になると、再び第１のトランジスタＴ１はオンとなり出力Ｖｏｕｔがロー（Ｌ）からハイ（Ｈ）となる再反転が生じる可能性がある。この出力の再反転を回避し、安定して出力Ｖｏｕｔがローを続けるために、本発明の電源ノイズセンサでは、２つの工夫をしている。その第１は、第１のトランジスタＴ２のベースに対して、意図的にスピードアップコンデンサを装荷しないことである。スピードアップコンデンサを装荷しないことによって、第２のトランジスタＴ２側の電源系ノイズに対する時定数を０とすることができ、電源電圧Ｖｉｎの変動に常にＶ１が追従し、前記電位の逆転を防止できる。従って、出力Ｖｏｕｔが反転しなくなる。
【００１９】
また、前記工夫の第２は、仮にコンデンサが装荷されていても、第２のトランジスタＴ２がオンとなった後のこの第２のトランジスタＴ２のベース電流を充分に大きくしておくことで、前記のような再反転を防ぐとこができる。このため、第２のトランジスタＴ２のベースはノードＮ３にダイレクトに接続するか（図示していない）、または、ノードＮ３とグランドとの間に直列に接続された抵抗５および抵抗６を、第２のトランジスタＴ２をオンにするベース電流が充分となるような電圧に分圧するノード４に、図示のように接続している。
【００２０】
この電源ノイズセンサを実際に用いるためには、初期状態で第１のトランジスタＴ１がオン状態になるようにセットする必要がある。特に、最初に電源をオンにした直後は、先に述べた再反転防止回路のため、必ず第２トランジスタＴ２がＯＮする回路定数になっている。そこで、電源ノイズセンサの周辺回路として電源オン時、またはインパルス性ノイズ検出後のリセットを行うリセット回路を有することにより、電源ノイズセンサをノイズ待ち受け状態にセットすることができる。このリセット回路として、第２のトランジスタＴ２のベース電位をグランド電位に落とす第１のスイッチ回路Ｓ１、または出力Ｖｏｕｔを電源電圧Ｖｃｃに短絡する第２のスイッチ回路Ｓ２、またはノード３をグランド電位に落とす第３のスイッチ回路（図示しない）を設けることが望ましい。
【００２１】
さらに、本発明の電源ノイズセンサを基本回路とし、この応用として、図５に示すように、複数個の基本回路ＮＳ−１〜ＮＳ−ｎを並列に接続し、それぞれのノイズ検知部Ａの時定数を異ならしめることにより、電源系ノイズに対する感度の異なる一連のノイズセンサ群を構成することができる。感度の高い順に、または低い順にその出力端子を並べ、それぞれに発光ダイオードＬ１〜Ｌｎ等の表示デバイスをつけておけば、ノイズの大きさを多段階に分けて検知および表示することができる。
【００２２】
図６は図１に示す回路の回路定数、評価に用いる電源系に印加するインパルス性ノイズ波形（台形波）のパラメータ、およびこのときの検知感度を示す。また図７は電源系ノイズ印加時のセンサ出力の過渡応答の、アナログ電子回路のシミュレーションを行うプログラムであるＳＰＩＣＥによるシミュレーション結果を示し、図７（ｂ）は図７（ａ）に示す円内の拡大図である。図８はノイズ消滅時ｔ３におけるシミュレーションで得られた電流を示す。
本発明の電源ノイズセンサを実際に構成し、実回路を用いた電源ノイズの検出例を図９に示す。検知電圧が図６より６．８Ｖ（Ｖｎ＝４、検知感度＝１．８Ｖ）であるため、Ｖｎ＝１Ｖのノイズに対して検出していないが、Ｖｎ＝２Ｖのノイズに対しては、最初のノイズの印加時に出力がハイ（Ｈ）からロー（Ｌ）に変化し、次のノイズに対しては反応していない。すなわち、最初のノイズを安定して検出したことを示している。
【００２３】
本発明では第１、第２のトランジスタＴ１、Ｔ２に２ＳＣ３７３２を用いており、遷移周波数ｆｔ＝７５０ＭＨＺと高速であるため、図のようなノイズ幅ｔ_ｗ＝２００ｎｓのノイズを検知可能であるが、これより遷移周波数ｆｔの低い、すなわち低速のスイッチングトランジスタを用いた場合は検知感度が低下する傾向にあるので、各トランジスタＴ１、Ｔ２の選定に留意する必要がある。
【００２４】
【発明の効果】
以上のように、本発明によればノイズ検知部にはインパルス性ノイズを含む電源電圧を緩やかに変動させる時定数回路を設けて、前記インパルス性ノイズの波高値が設定値を超えた後減少する際に、前記時定数回路を流れる電流の方向を逆転させて、出力保持部からのノイズ出力を前記インパルス性ノイズの消滅後も維持させるように構成したので、電源に印加された電源系の正方向および負方向のインパルス性ノイズを確実に検出することができ、これを簡単な構成にてローコストに実現でき、したがって、別電源を用意する必要がなく、簡単に装置内に組み込むことができる。また、この電源ノイズセンサの出力をフェイルセーフ制御、またはシステムのリセットなどに用いることで、システムの電源系インパルス性ノイズに対する信頼性を飛躍的に向上させることができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の一形態による電源ノイズセンサを示す回路図である。
【図２】図１におけるノイズ検知部各部の信号を示すタイミングチャートである。
【図３】図１におけるノイズ検知部の時定数と検知感度との関係を示す説明図である。
【図４】電源電圧に重畳したインパルス性ノイズを示す模式図である。
【図５】本発明の電源ノイズセンサを多段に並列接続したノイズレベルセンサを示すブロック図である。
【図６】図１に示す電源ノイズセンサの回路パラメータを示す説明図である。
【図７】本発明による電源ノイズセンサ出力の過渡応答を示す説明図である。
【図８】ノイズ消滅時点ｔ３に図１の電源ノイズセンサに流れる、ノイズ消滅時点ｔ３における電流の方向を示す説明図である。
【図９】本発明の電源ノイズセンサを用いて、電源ラインに印加されたノイズを検出した例を示す説明図である。
【符号の説明】
Ａノイズ検知部
Ｂ出力保持部
Ｒ１抵抗（第１の抵抗）
Ｒ２抵抗（第２の抵抗）
Ｒ３抵抗（第３の抵抗）
Ｒ４抵抗（第４の抵抗）
Ｒ５抵抗（第５の抵抗）
Ｒ６抵抗（第６の抵抗）
Ｒ７抵抗（第７の抵抗）
Ｃ１コンデンサ
Ｔ１第１のトランジスタ
Ｔ２第２のトランジスタ
Ｓ１第１のスイッチ回路（リセット回路）
Ｓ２第２のスイッチ回路（リセット回路）

Claims

電源ラインに印加されたインパルス性ノイズを検知するノイズ検知部と、
該ノイズ検知部の検知出力を保持する出力保持部とを備え、
前記ノイズ検知部にはインパルス性ノイズを含む電源電圧を緩やかに変動させる時定数回路を設けて、
前記インパルス性ノイズの波高値が設定値を超えた後減少する際に、前記時定数回路を流れる電流の方向を逆転させて、前記出力保持部からのノイズ出力を前記インパルス性ノイズの消滅後も維持させることを特徴とする電源ノイズセンサ。
前記ノイズ検知部が、
電源端子とグランドとの間に直列接続された第１の抵抗、第２の抵抗および第３の抵抗と、
前記第１の抵抗および第２の抵抗とともに前記時定数回路を構成し、かつ第２の抵抗に並列接続されたコンデンサと、
前記第２の抵抗と第３の抵抗との接続点にベースが接続され、コレクタが第４の抵抗を介して前記電源端子に接続され、エミッタがグランドに接続された第１のトランジスタとから構成されていることを特徴とする請求項１に記載の電源ノイズセンサ。
前記出力保持部が、
前記第４の抵抗と第１のトランジスタのコレクタとを結ぶ接続点とグランドとの間に直列接続された第５の抵抗および第６の抵抗と、
該第５の抵抗と第６の抵抗との接続点にベースが接続され、コレクタが前記第１の抵抗と第２の抵抗との接続点に接続され、エミッタがグランドに接続された第２のトランジスタとから構成されていることを特徴とする請求項２に記載の電源ノイズセンサ。
インパルス性ノイズ検知前の第１のトランジスタのベース電流よりも、インパルス性ノイズ検知後の第２のトランジスタのベース電流を大きくしたことを特徴とする請求項３に記載の電源ノイズセンサ。
電源オン時またはノイズ検出後に前記第１のトランジスタをオンにするリセット回路を設け、該リセット回路が、前記第２のトランジスタのベース電位をグランドに落とす第１のスイッチ回路であることを特徴とする請求項３または請求項４に記載の電源ノイズセンサ。
電源オン時またはノイズ検出後に前記第１のトランジスタをオンにするリセット回路を設け、該リセット回路が、前記第２のトランジスタのコレクタを電源端子に接続する第２のスイッチ回路であることを特徴とする請求項３または請求項４に記載の電源ノイズセンサ。
電源オン時またはノイズ検出後に前記第１のトランジスタをオンにするリセット回路を設け、該リセット回路が、前記第１のトランジスタのコレクタ電位をグランドに落とす第３のスイッチ回路であることを特徴とする請求項３または請求項４に記載の電源ノイズセンサ。
前記ノイズ検出部および出力保持部を一組として、これらの複数組が並列接続され、かつ各組の前記時定数回路の時定数が異なることを特徴とする請求項１乃至請求項７のいずれかに記載の電源ノイズセンサ。