CN106712753B - 静电保护电路 - Google Patents
静电保护电路 Download PDFInfo
- Publication number
- CN106712753B CN106712753B CN201710067245.XA CN201710067245A CN106712753B CN 106712753 B CN106712753 B CN 106712753B CN 201710067245 A CN201710067245 A CN 201710067245A CN 106712753 B CN106712753 B CN 106712753B
- Authority
- CN
- China
- Prior art keywords
- signal
- protection circuit
- electrostatic protection
- ground
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 5
- 230000001939 inductive effect Effects 0.000 claims abstract description 4
- 238000001914 filtration Methods 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Elimination Of Static Electricity (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种静电保护电路，其特征在于，包括：参考信号产生模块，用于根据选定引脚接收到的目标信号产生参考信号；输入级模块，用于感应所述选定引脚处的所述目标信号中的静电噪声以得到触发信号；以及输出级模块，用于根据所述触发信号和所述参考信号产生指示信号。本发明的静电保护电路通过对电源引脚、接地引脚等选定引脚所引入的静电噪声进行检测以得到指示信号，该指示信号控制芯片实现中断、复位以及初始化，从而能够使芯片恢复到正常状态而防止静电噪声对芯片造成继续或进一步造成损害。
Description
技术领域
本发明涉及电子电路领域，更具体地，涉及静电保护电路。
背景技术
一直以来，静电释放（Electro-Static Discharge, ESD）事件都是芯片可靠性的主要威胁，尤其是对系统级的ESD防护具有较高要求的芯片而言。例如在采用IEC61000-4-2标准（对应国内标准是GB/T 17626.2）的手机系统应用中，对系统级的ESD防护要求最高可以达到空气放电+/-15kV、接触放电+/-8kV，这对封装裸露在机壳外部的元件的ESD防护提出了新的挑战。其中，例如对于指纹识别传感器而言，通常通过对传感器模组的表面直接施加ESD来进行系统级的ESD测试，此时，ESD的能量会通过传感器模组表面、柔性电路板（Flexible Printed Circuit, FPC）等路径传输至指纹传感器芯片内部，造成芯片功能失效甚至损坏。
ESD能量造成芯片功能失效的一种原因是ESD事件使芯片内部的数字电路产生紊乱状态。图1示出静电释放事件对芯片中的数字电路产生影响的原理示意图。如图1所示，数字电路状态的保持一般依赖于触发器或者锁存器。芯片中的第一数字模块10和第二数字模块20与电源引脚P1或接地引脚P2的距离不同，例如第一数字模块10的参考地直接由接地引脚P2接入，而第二数字模块20的参考地经由芯片内部较长的导线30与接地引脚P2相连。当ESD能量经由芯片的电源引脚P1或接地引脚P2窜入芯片内部时，电源引脚或接地引脚上的电压信号pwr或接地信号gnd存在较大跳动(即出现静电噪声，且静电噪声的持续时间很短，约为ns量级)。由于第二数字模块20的参考地通过导线30与接地引脚P2相连，因此通过接地引脚P2进入到导线30中的接地信号gnd的噪声会在导线30上存在的寄生电容和寄生电阻的作用下被完全或部分滤除，从而在导线30与模块20相连处得到噪声分量较小的信号gnd_p。此时，如果第一数字模块10所输出的信号clk用于控制第二数字模块20，那么信号clk相对与第二数字模块20的参考地极有可能存在静电噪声，当该静电噪声幅度和宽度超过了一定阈值时，第二数字模块20会在信号clk中存在的静电噪声的作用下输出具有错误电平状态的信号，从而使得芯片进入非预期的状态。在这种情况下，由于与芯片相连的控制端并不知道芯片已处于非正常状态，所以无法通过下发指令/写寄存器等方式让芯片恢复正常状态。
发明内容
为了解决上述现有技术存在的问题，本发明提供了一种静电保护电路，其能够检测芯片的选定引脚所引入的静电噪声，从而产生指示信号以控制芯片的中断、复位以及初始化。
本发明提供了一种静电保护电路，其特征在于，包括：参考信号产生模块，用于根据选定引脚接收到的目标信号产生参考信号；输入级模块，用于感应所述选定引脚处的所述目标信号中的静电噪声以得到触发信号；以及输出级模块，用于根据所述触发信号和所述参考信号产生指示信号。
优选地，所述选定引脚包括第一选定引脚和第二选定引脚，所述第一选定引脚接收的所述目标信号为电源信号，所述第二选定引脚接收的所述目标信号为接地信号。
优选地，所述参考信号产生模块与所述第一选定引脚和所述第二选定引脚相连，用于对所述电源信号进行滤波以得到所述参考信号。
优选地，所述参考信号产生模块包括串联在所述第一选定引脚和所述第二选定引脚之间的电阻和电容，所述电阻与所述电容相连的一端输出所述参考信号，所述电阻的另一端接收所述电源信号。
优选地，所述输入级模块包括：第一反相器，其接地端和输入端接收所述接地信号，其供电端接收所述参考信号；以及延时单元，其输入端与所述第一反相器的输出端相连，所述延时单元用于提供所述触发信号。
优选地，所述第一反相器包括施密特反相器。
优选地，所述延时单元由多个第二反相器级联而成，每个所述第二反相器的供电端接收所述参考信号，每个所述第二反相器的接地端接收所述接地信号。
优选地，所述输出级模块包括：触发器，其时钟端接收所述触发信号，其数据端与供电端接收所述参考信号，其接地端接收所述接地信号，在初始状态下，所述触发器的输出端的电平状态为低电平；第一缓冲器，其输入端与所述触发器的输出端相连，所述第一缓冲器的供电端接收所述电源信号，所述第一缓冲器的接地端接收所述接地信号，所述第一缓冲器的输出端提供所述指示信号。
优选地，所述输出级模块与所述选定引脚之间的距离大于所述输入级模块与所述选定引脚之间的距离。
优选地，所述输入级模块包括第二缓冲器，所述第二缓冲器的供电端接收所述电源信号，所述第二缓冲器的接地端接收所述接地信号，所述第二缓冲器的输出端提供所述触发信号，所述第二缓冲器的输入端接收所述电源信号或所述接地信号。
优选地，所述输出级模块包括至少一个锁存器，每个所述锁存器的时钟端接收所述触发信号，每个所述锁存器的供电端接收所述电源信号，每个所述锁存器的输出端提供一个所述指示信号，每个所述锁存器的接地端接收所述参考信号。
优选地，所述参考信号产生模块包括每个所述锁存器与所述第二选定引脚相连的导线。
优选地，在初始状态下，每个所述锁存器的输出端的电平状态与该锁存器数据端的电平状态相反。
优选地，所述指示信号用于控制与所述静电保护电路相连的芯片的复位。
本发明的有益效果是，能够通过对电源引脚、接地引脚等选定引脚所引入的静电噪声进行检测以得到指示信号，该指示信号控制芯片实现中断、复位以及初始化，从而能够使芯片恢复到正常状态而防止静电噪声对芯片继续或进一步造成损害。本发明提供的静电保护电路具有很低的功耗，并且能够通过优化设计实现对纳秒级ESD脉冲干扰的侦测，因此适合用于供电系统等领域中。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出静电释放事件对芯片中的电路产生影响的原理示意图。
图2示出本发明第一实施例的静电保护电路在检测芯片的接地引脚时的结构示意图。
图3示出本发明第一实施例的静电保护电路在检测芯片的电源引脚时的结构示意图。
图4示出本发明第一实施例的静电保护电路中各信号在检测芯片的接地引脚时的波形示意图。
图5示出本发明第一实施例的静电保护电路中各信号在检测芯片的电源引脚时的波形示意图。
图6示出本发明第二实施例的静电保护电路的结构示意图。
图7示出图6所示的静电保护电路中滤波模块的结构示意图。
图8示出图6所示的静电保护电路中延时单元的结构示意图。
图9示出本发明第二实施例的静电保护电路中部分信号的波形示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
下面，通过附图对本发明实施例进行具体描述。
图2示出本发明第一实施例的静电保护电路在检测芯片的接地引脚时的结构示意图。图3示出本发明第一实施例的静电保护电路在检测芯片的电源引脚时的结构示意图。
如图2和图3所示，本发明第一实施例的静电保护电路100包括作为输入级模块的缓冲器110以及作为输出级模块的锁存器120。静电保护电路100置于芯片内部，该芯片的接地引脚以及电源引脚与静电保护电路100相连，其中，电源引脚P1用于接收电压信号pwr，电压信号pwr可以为芯片的电源电压，也可以为具有恒定值的其他电压信号，接地引脚P2用于接收接地信号gnd。
缓冲器110具有供电端、接地端、输入端i_bu以及输出端o_bu。缓冲器110的供电端与芯片的电源引脚P1相连，缓冲器110的接地端与芯片的接地引脚P2相连，缓冲器110的输出端用于提供触发信号clk。当静电保护电路100用于检测接地引脚P2所引入的静电噪声时，如图2所示，缓冲器110的输入端与接地引脚P2相连；当静电保护电路100用于检测电源引脚P1所引入的静电噪声时，如图3所示，缓冲器110的输入端与电源引脚P1相连（图2与图3中与缓冲器110相连的带箭头的线所指向的端口为缓冲器110的输入端）。
锁存器120具有供电端、接地端、时钟端、数据端以及输出端，其中，锁存器120的供电端与芯片的电源引脚P1相连，锁存器120的接地端通过芯片内部的导线101与芯片的接地引脚P2相连，锁存器120的数据端接收的数据信号D置0或置1，锁存器120的输出端提供指示信号alrm。
本发明第一实施例的静电保护电路100可以用于检测芯片的接地引脚P2引入的静电噪声，也可以用于检测芯片的电源引脚P1引入的静电噪声。
图4示出本发明第一实施例的静电保护电路中各信号在检测芯片的接地引脚时的波形示意图。
下面根据图2和图4具体描述当静电保护电路100用于检测芯片的接地引脚P2引入静电噪声时静电保护电路100的工作过程。
缓冲器110位于靠近接地引脚的位置，锁存器120位于远离接地引脚P2的位置。缓冲器110的输入端与接地引脚P2相连。
静电保护电路100的初始状态下，锁存器120的数据端的电平状态与输出端的电平状态相反。例如锁存器120的数据端接收的数据信号D置0，锁存器的输出端在初始状态下置1，即指示信号在初始状态下为高电平。
当芯片的接地引脚P2将静电噪声引入到芯片的内部电路时，缓冲器110将其输入端接收到的接地信号gnd中幅值以及宽度均大于一定值的静电噪声变换为触发信号clk，触发信号clk的波形形式例如为方波脉冲。
由于锁存器120与接地引脚P2的位置较远，因此，锁存器120的接地端需要通过一段较长的导线101与芯片的接地引脚P2相连。由于导线101上分布有寄生电阻和寄生电容，因此导线101会对芯片的接地引脚P2提供的接地信号gnd进行滤波，从而锁存器120的接地端所接收到的信号gnd_p中的静电噪声被完全滤除或部分滤除。
如图4所示，由于锁存器120的参考地为信号gnd_p，因此锁存器120的时钟端接收到缓冲器110输出的触发信号clk相对于信号gnd_p存在跳变，即触发信号clk在芯片的接地引脚P2接收到幅值和宽度大于一定值的静电噪声时由无效状态变为有效状态，从而锁存器数据端的电压传递至锁存器的输出端，使得锁存器的输出端的指示信号alrm由无效状态（例如为初始状态的高电平）翻转为有效状态（例如为低电平状态）。此时，与静电保护电路100的输出端相连的后续电路根据有效的指示信号alrm对芯片进行中断操作并复位，从而防止静电噪声继续或进一步对芯片造成影响。
图5示出本发明第一实施例的静电保护电路中各信号在检测芯片的电源引脚时的波形示意图。
下面根据图3和图5具体描述当静电保护电路100用于检测芯片的电源引脚P1引入静电噪声时静电保护电路100的工作过程。
缓冲器110位于靠近电源引脚P1的位置，锁存器120位于远离电源引脚P1的位置。缓冲器110的输入端与电源引脚P1相连。
静电保护电路100的初始状态下，锁存器120的数据端的电平状态与输出端的电平状态相反。例如锁存器120的数据端置0，锁存器的输出端在初始状态下置1。
当芯片的电源引脚P1将静电噪声引入到芯片的内部电路时，缓冲器110将其输入端接收到的电压信号pwr中幅值以及宽度均大于一定值的静电噪声（例如幅值大于等于该芯片的数字电路的高电平电压值的一半、且宽度大于等于1ns的静电噪声）变换为触发信号clk，触发信号clk的波形形式例如为方波脉冲。
由于锁存器120与电源引脚P1的位置较远，因此，锁存器120的接地端需要通过一段较长的导线101与芯片的接地引脚P2相连。由于导线101上分布有寄生电阻和寄生电容，因此导线101会对芯片的接地引脚P2提供的接地信号gnd进行滤波，从而锁存器120的接地端所接收到的信号gnd_p中的静电噪声被完全滤除或部分滤除。
由于锁存器120的参考地为信号gnd_p，因此锁存器120的时钟端接收到缓冲器110输出的触发信号clk相对于信号gnd_p存在跳变，即触发信号clk在芯片的电源引脚P1接收到幅值和宽度大于一定值的静电噪声时由无效状态变为有效状态，从而锁存器数据端的电压传递至锁存器的输出端，使得锁存器的输出端的指示信号alrm由无效状态（例如为初始状态的高电平）翻转为有效状态（例如为低电平状态）。此时，与静电保护电路100的输出端相连的后续电路根据有效的指示信号alrm对芯片进行中断操作并复位，使得芯片恢复到正常的初始状态，从而防止静电噪声进一步对芯片造成影响。
在本实施例中，锁存器120的个数可以为一个或多个，多个锁存器120用于分散在芯片中远离电源引脚或接地引脚的各处，从而在芯片中的多个位置检测芯片引脚所引入的静电噪声。
图6示出本发明第二实施例的静电保护电路的结构示意图。图7示出图6所示的静电保护电路中滤波模块的结构示意图。图8示出图6所示的静电保护电路中延时单元的结构示意图。
如图6所示，本发明第二实施例的静电保护电路200包括作为输入级模块、输出级模块以及滤波模块210。其中，输入级模块包括第一反相器220和延时单元230，输出级模块包括触发器240和缓冲器250。静电保护电路200置于芯片内部并与该芯片的接地引脚P2以及电源引脚P1相连，其中，电源引脚P1用于接收电压信号pwr，电压信号pwr可以为芯片的电源电压，也可以为具有恒定值的其他电压信号，接地引脚P2用于接收接地信号gnd。静电保护电路200的位置靠近接地引脚P2以及电源引脚P1。
滤波模块210具有低通特性，用于滤除电压信号pwr中的静电噪声以得到信号pwr_p。作为一种实施例，如图7所示，滤波模块210中包括串联在电源引脚P1和接地引脚P2之间的电阻R1和电容C1，电阻R1与电容C1相连的一端与接地引脚P2相连，电阻R1的另一端与电源引脚P1相连。
第一反相器220具有供电端、接地端、输入端以及输出端，其中，第一反相器220的供电端接收信号pwr_p，第一反相器220的接地端以及输入端与芯片的接地引脚P2相连，第一反相器220的输出端提供初级触发信号clk_org。第一反相器220例如为施密特反相器，该反相器具有一定的抗噪声能力，由于该反相器在高低电平翻转时的阈值电压不相同，因此，只有当接地引脚P2引入的静电噪声超过一定幅值与宽度的情况下第一反相器220所输出的初级触发信号clk_org才会由无效变为有效，从而保证了系统的稳定性。
延时单元230用于对第一反相器220输出的初级触发信号clk_org进行一定的延时以得到触发信号clk。作为一种实施例，如图8所示，延时单元230包括多个级联的第二反相器231，其中每个第二反相器231的供电端均接收信号pwr_p，每个第二反相器231的接地端均与芯片的接地引脚P2相连，同时，为了保证延时单元230的延时时间，每两个第二反相器231之间的节点可以分别与一个延时电容（电容CL1至CLn之一，其中n为非零自然数）的一端相连，各延时电容CL1至CLn的另一端与接地引脚P2相连。
触发器240具有供电端、接地端、数据端、时钟端以及输出端，其中，触发器240的供电端以及数据端接收信号pwr_p，触发器240的接地端与芯片的接地引脚P2相连，触发器240的时钟端接收延时单元230输出的触发信号clk。
缓冲器250具有供电端、接地端、输入端以及输出端，其中，缓冲器250的输入端与触发器240的输出端相连，缓冲器250的输出端提供指示信号alrm，缓冲器250的接地端与芯片的接地引脚P2相连。由于缓冲器250的输出端需要与芯片中的后续电路相连，而后续电路的电源电压为未经滤波的电压信号pwr，因此缓冲器250的供电端需要与芯片的电源引脚直接相连以接收电压信号pwr，从而保证系统的稳定性与可靠性。
图9示出本发明第二实施例的静电保护电路中部分信号的波形示意图。
如图9所示，当芯片的电源引脚和接地引脚之间存在静电噪声时，芯片的接地引脚P2上的接地信号gnd和/或电源引脚P1上的电压信号pwr存在静电噪声。
滤波模块210连接于电源引脚P1与接地引脚P2之间，能够实现电源引脚P1与接地引脚P2之间的滤波稳压。滤波模块210对电压信号pwr进行完全滤波或部分滤波而得到滤波后的信号pwr_p。当滤波模块210并未完全滤除掉电压信号pwr中的静电噪声时，触发器240的接地端所接收到的信号pwr_p中包含未被完全滤除的一定量的静电噪声。
延时单元230对第一反相器220输出的初级触发信号clk_org进行一定时间t（时间t略大于ESD事件产生的静电噪声的脉宽，例如为5ns）的延时以得到触发信号clk，使得触发信号clk的有效状态的出现在信号pwr_p中对应的静电噪声的出现时刻之后，从而保证触发器240能够在信号pwr_p与接地信号gnd作为参考电压和参考地的条件下被触发信号clk的有效状态触发（如果不加入延时单元230而让触发器240的接地端直接接收初级触发信号clk_org，那么作为触发器240的参考地的信号pwr_p中静电噪声出现的时间与初级触发信号clk_org由无效状态跳变为有效状态的时刻相同，可能会导致触发器240无法感应到初级触发信号clk_org的触发）。
需要说明的是，上述对本发明各实施例的描述中，“靠近”是指通过较短的导线与芯片的对应引脚相连，该较短的导线上的寄生电容和寄生电阻形成的带宽远大于静电噪声的脉宽，因此不足以滤除由对应引脚引入的静电噪声，从而能够使与该对应引脚靠近的电路感应到超出芯片允许范围的静电噪声；相对地，“远离”是指通过较长的导线与芯片的对应引脚相连，该较长的导线上的寄生电容和电阻能够完全或部分滤除由对应引脚引入的静电噪声。在本发明的第一实施例中，锁存器与接地引脚之间的导线作为参考信号产生模块，信号gnd_p为参考信号；在本发明的第二实施例中，滤波模块作为参考信号产生模块，信号pwr_p为参考信号。
根据本发明实施例的静电保护电路，能够通过对电源引脚、接地引脚等选定引脚所引入的静电噪声进行检测以得到指示信号，该指示信号控制芯片实现中断、复位以及初始化，从而能够使芯片恢复到正常状态而防止静电噪声对芯片继续或进一步造成损害。本发明提供的静电保护电路具有很低的功耗（理论上静电保护电路的功耗仅来源于各器件在工作状态下的漏电流），并且能够通过优化设计实现对纳秒级ESD脉冲干扰的侦测，因此适合用于供电系统等领域中。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (12)
1.一种静电保护电路，其特征在于，包括：
参考信号产生模块，用于对选定引脚接收到的目标信号进行滤波，以产生参考信号；
输入级模块，用于感应所述选定引脚处的所述目标信号中的静电噪声以得到触发信号，所述触发信号在所述静电噪声超过预定幅值与预定宽度的情况下由无效状态变为有效状态；以及
输出级模块，用于根据所述触发信号和所述参考信号产生指示信号，
所述目标信号为电源信号，所述输入级模块包括：
第一反相器，其接地端和输入端接收接地信号，其供电端接收所述参考信号；以及
延时单元，其输入端与所述第一反相器的输出端相连，所述延时单元用于提供所述触发信号。
2.根据权利要求1所述的静电保护电路，其中，所述选定引脚包括第一选定引脚和第二选定引脚，所述第一选定引脚接收的所述电源信号，所述第二选定引脚接收的所述接地信号，所述参考信号产生模块包括串联在所述第一选定引脚和所述第二选定引脚之间的电阻和电容，所述电阻与所述电容相连的一端输出所述参考信号，所述电阻的另一端接收所述电源信号。
3.根据权利要求1所述的静电保护电路，其中，所述第一反相器包括施密特反相器。
4.根据权利要求1所述的静电保护电路，其中，所述延时单元由多个第二反相器级联而成，每个所述第二反相器的供电端接收所述参考信号，每个所述第二反相器的接地端接收所述接地信号。
5.根据权利要求1所述的静电保护电路，其中，所述输出级模块包括：
触发器，其时钟端接收所述触发信号，其数据端与供电端接收所述参考信号，其接地端接收所述接地信号，在初始状态下，所述触发器的输出端的电平状态为低电平；
输出缓冲器，其输入端与所述触发器的输出端相连，所述输出缓冲器的供电端接收所述电源信号，所述输出缓冲器的接地端接收所述接地信号，所述输出缓冲器的输出端提供所述指示信号。
6.根据权利要求1所述的静电保护电路，其中，所述指示信号用于控制与所述静电保护电路相连的芯片的复位。
7.一种静电保护电路，包括：
参考信号产生模块，用于对选定引脚接收到的目标信号进行滤波，以产生参考信号；
输入级模块，用于感应所述选定引脚处的所述目标信号中的静电噪声以得到触发信号，所述触发信号在所述静电噪声超过预定幅值与预定宽度的情况下由无效状态变为有效状态；以及
输出级模块，用于根据所述触发信号和所述参考信号产生指示信号，
其中，所述输出级模块与所述选定引脚之间的距离大于所述输入级模块与所述选定引脚之间的距离，所述输入级模块包括输入缓冲器，所述输入缓冲器的供电端接收电源信号，所述输入缓冲器的接地端接收接地信号，所述输入缓冲器的输出端提供所述触发信号，所述输入缓冲器的输入端接收所述目标信号。
8.根据权利要求7所述的静电保护电路，其中，所述选定引脚包括第一选定引脚和第二选定引脚，所述第一选定引脚接收的所述目标信号为所述电源信号，所述第二选定引脚接收的所述目标信号为所述接地信号。
9.根据权利要求8所述的静电保护电路，其中，所述输出级模块包括至少一个锁存器，每个所述锁存器的时钟端接收所述触发信号，每个所述锁存器的供电端接收所述电源信号，每个所述锁存器的输出端提供一个所述指示信号，每个所述锁存器的接地端接收所述参考信号。
10.根据权利要求9所述的静电保护电路，其中，所述参考信号产生模块包括每个所述锁存器与所述第二选定引脚相连的导线。
11.根据权利要求9所述的静电保护电路，其中，在初始状态下，每个所述锁存器的输出端的电平状态与该锁存器数据端的电平状态相反。
12.根据权利要求7所述的静电保护电路，其中，所述指示信号用于控制与所述静电保护电路相连的芯片的复位。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710067245.XA CN106712753B (zh) | 2017-02-07 | 2017-02-07 | 静电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710067245.XA CN106712753B (zh) | 2017-02-07 | 2017-02-07 | 静电保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106712753A CN106712753A (zh) | 2017-05-24 |
| CN106712753B true CN106712753B (zh) | 2024-01-16 |
Family
ID=58909900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710067245.XA Active CN106712753B (zh) | 2017-02-07 | 2017-02-07 | 静电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106712753B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111833782A (zh) * | 2019-04-23 | 2020-10-27 | 北京集创北方科技股份有限公司 | 驱动电路检测方法及装置 |
| CN112821370A (zh) * | 2021-01-12 | 2021-05-18 | 深圳芯邦科技股份有限公司 | 一种静电防护装置、静电防护方法及芯片 |
| CN114255714B (zh) * | 2021-12-15 | 2023-03-28 | Tcl华星光电技术有限公司 | 静电保护电路、电源管理芯片及显示终端 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097228A (en) * | 1997-07-24 | 2000-08-01 | Kabushiki Kaisha Toshiba | Reset input circuit for an MCU |
| JP2004032170A (ja) * | 2002-06-24 | 2004-01-29 | Konica Minolta Holdings Inc | ノイズ検出装置 |
| JP2008283274A (ja) * | 2007-05-08 | 2008-11-20 | Seiko Epson Corp | 入力インタフェース回路、集積回路装置および電子機器 |
| CN206461584U (zh) * | 2017-02-07 | 2017-09-01 | 北京集创北方科技股份有限公司 | 静电保护电路 |
-
2017
- 2017-02-07 CN CN201710067245.XA patent/CN106712753B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097228A (en) * | 1997-07-24 | 2000-08-01 | Kabushiki Kaisha Toshiba | Reset input circuit for an MCU |
| JP2004032170A (ja) * | 2002-06-24 | 2004-01-29 | Konica Minolta Holdings Inc | ノイズ検出装置 |
| JP2008283274A (ja) * | 2007-05-08 | 2008-11-20 | Seiko Epson Corp | 入力インタフェース回路、集積回路装置および電子機器 |
| CN206461584U (zh) * | 2017-02-07 | 2017-09-01 | 北京集创北方科技股份有限公司 | 静电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106712753A (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106712753B (zh) | 静电保护电路 | |
| TWI614634B (zh) | 偵測錯誤注入的方法與裝置 | |
| JP4829179B2 (ja) | サージ保護回路およびコネクタ並びにそれを用いる電子機器 | |
| CN111884632B (zh) | 集成电路系统、缓冲器电路及其方法 | |
| US20080294957A1 (en) | Communication Apparatus | |
| CN206461584U (zh) | 静电保护电路 | |
| CN112202433B (zh) | 上电复位电路 | |
| EP1236277A1 (en) | Digital frequency monitoring | |
| CN114421933A (zh) | 毛刺检测和处理电路 | |
| EP3739709B1 (en) | Over current and electrostatic discharge protection system having high operational endurance | |
| KR102028391B1 (ko) | 신호절연회로 | |
| US20100327964A1 (en) | Semiconductor device and method of removing semiconductor device noise | |
| TWI583979B (zh) | 檢測裝置、檢測方法及包含其之電子設備 | |
| CN104821574A (zh) | 一种iic总线接口的静电防护电路 | |
| JP2006310463A (ja) | プリント基板 | |
| KR100511301B1 (ko) | 휴대 단말기의 정전기 감지 장치 | |
| CN220874507U (zh) | 一种组串电流检测电路及光伏逆变系统 | |
| CN216013588U (zh) | 开关检测电路及检测装置 | |
| KR980010775A (ko) | 잡음으로 인한 오작동의 우려가 없는 에뮬레이션 장치 | |
| CN220210418U (zh) | 一种用于NB-IoT模块的延时去抖电路 | |
| KR100608620B1 (ko) | 정전기 감지 회로 | |
| KR20030055745A (ko) | 전자칩의 외부공격 탐지장치 | |
| Weber et al. | Hardening of electronics against transmission line coupled UWB-Signals | |
| Pahl et al. | Prevention of Sensor Disturbances caused by IEMI | |
| CN103296025A (zh) | 一种电路板上集成电路芯片esd防护电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |