JP2558332Y2 - 電圧監視回路 - Google Patents
電圧監視回路Info
- Publication number
- JP2558332Y2 JP2558332Y2 JP1991016717U JP1671791U JP2558332Y2 JP 2558332 Y2 JP2558332 Y2 JP 2558332Y2 JP 1991016717 U JP1991016717 U JP 1991016717U JP 1671791 U JP1671791 U JP 1671791U JP 2558332 Y2 JP2558332 Y2 JP 2558332Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- vcc
- monitoring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本考案は電圧監視回路に係り、特
に機器の電源の変動を検出して、その検出信号を出力す
る様にした電圧監視回路に関する。
に機器の電源の変動を検出して、その検出信号を出力す
る様にした電圧監視回路に関する。
【０００２】
【従来の技術】一般に、バッテリの電圧のチェックに使
用するバッテリチェック回路、或いはＣＰＵシステムや
ロジックシステム等において、それらの電源の異常を検
出し、これらのシステムに対してリセットをかける為の
電圧監視回路がある。
用するバッテリチェック回路、或いはＣＰＵシステムや
ロジックシステム等において、それらの電源の異常を検
出し、これらのシステムに対してリセットをかける為の
電圧監視回路がある。
【０００３】図２は、この電圧監視回路の従来例を示
す。図中、Ｖｃｃは被監視電源の電源電圧、１は比較回
路であり、電源電圧Ｖｃｃと基準電圧とを比較してその
比較出力を出力する。Ｑ1 、Ｑ2 はその出力でオン、オ
フ動作する出力トランジスタであり、出力端子Ｖｏｕｔ
から検出（リセット）信号を出力する。ＣF はトランジ
スタＱ1 のベースとアース（ＧＮＤ）間に存在する浮遊
容量を示す。
す。図中、Ｖｃｃは被監視電源の電源電圧、１は比較回
路であり、電源電圧Ｖｃｃと基準電圧とを比較してその
比較出力を出力する。Ｑ1 、Ｑ2 はその出力でオン、オ
フ動作する出力トランジスタであり、出力端子Ｖｏｕｔ
から検出（リセット）信号を出力する。ＣF はトランジ
スタＱ1 のベースとアース（ＧＮＤ）間に存在する浮遊
容量を示す。
【０００４】図３は、図２の回路動作を説明する為のタ
イムチャートを示す。図３（Ａ）のＶｓは基準電圧。Ｖ
ｃｃ’は電源電圧Ｖｃｃを抵抗Ｒ1 、Ｒ2 により分圧し
た分圧電圧を示す。通常分圧電圧Ｖｃｃ’は基準電圧Ｖ
ｓより高く、このときは出力トランジスタＱ2 はオフ
で、出力電圧ＶｏｕｔはＨである。時刻ｔ1 において分
圧電圧が基準電圧Ｖｓより低下すると、比較回路１の出
力はＬとなり、図３（Ｂ）の如く、出力トランジスタＱ
1 のベース電位ＶB1は低下する。この状態で、時刻ｔ2
において何らかの原因により、電源電圧Ｖｃｃが図３
（Ａ）の如く更に急峻に低下した場合、比較回路１の出
力も低下し、Ｑ1 のベース電位は図３（Ｂ）の様に変化
する。出力電圧Ｖｏｕｔはｔ1 以後Ｌレベルの信号を出
力するのが正常なのだが、Ｖｃｃの低下に符合してＱ2
は一時期オフとなり、Ｈレベルの偽信号（図３（Ｃ）の
点線ｄ）を出力する。
イムチャートを示す。図３（Ａ）のＶｓは基準電圧。Ｖ
ｃｃ’は電源電圧Ｖｃｃを抵抗Ｒ1 、Ｒ2 により分圧し
た分圧電圧を示す。通常分圧電圧Ｖｃｃ’は基準電圧Ｖ
ｓより高く、このときは出力トランジスタＱ2 はオフ
で、出力電圧ＶｏｕｔはＨである。時刻ｔ1 において分
圧電圧が基準電圧Ｖｓより低下すると、比較回路１の出
力はＬとなり、図３（Ｂ）の如く、出力トランジスタＱ
1 のベース電位ＶB1は低下する。この状態で、時刻ｔ2
において何らかの原因により、電源電圧Ｖｃｃが図３
（Ａ）の如く更に急峻に低下した場合、比較回路１の出
力も低下し、Ｑ1 のベース電位は図３（Ｂ）の様に変化
する。出力電圧Ｖｏｕｔはｔ1 以後Ｌレベルの信号を出
力するのが正常なのだが、Ｖｃｃの低下に符合してＱ2
は一時期オフとなり、Ｈレベルの偽信号（図３（Ｃ）の
点線ｄ）を出力する。
【０００５】この様に、Ｖｃｃの急峻な低下時に出力ト
ランジスタＱ2 が偽信号を出力する理由は、浮遊容量Ｃ
Ｆに起因する。時刻ｔ1 時のＱ1 のベース電位をＶ1 と
する。時刻ｔ2 時のように急峻なＶｃｃの下降が発生す
ると、Ｖ1 が殆んと変化しない為、Ｑ1 のベースエミッ
タ間電位差が一瞬減少しＱ1 がその期間オフとなる。こ
れは、浮遊容量ＣＦに電荷が蓄積されていて、比較回路
の出力が低下しても、それに応じてＶB1が低下できない
為である。従ってこの期間Ｑ1 、Ｑ2 がオフとなり、Ｑ
2 からＨレベルの偽信号を出力する事になる。
ランジスタＱ2 が偽信号を出力する理由は、浮遊容量Ｃ
Ｆに起因する。時刻ｔ1 時のＱ1 のベース電位をＶ1 と
する。時刻ｔ2 時のように急峻なＶｃｃの下降が発生す
ると、Ｖ1 が殆んと変化しない為、Ｑ1 のベースエミッ
タ間電位差が一瞬減少しＱ1 がその期間オフとなる。こ
れは、浮遊容量ＣＦに電荷が蓄積されていて、比較回路
の出力が低下しても、それに応じてＶB1が低下できない
為である。従ってこの期間Ｑ1 、Ｑ2 がオフとなり、Ｑ
2 からＨレベルの偽信号を出力する事になる。
【０００６】
【考案が解決しようとする課題】上記の様に従来例で
は、電源電圧Ｖｃｃが急峻に低下して、コンデンサＣF
の両端電位との関係で、Ｑ1 を一瞬オフにする様な電圧
迄Ｖｃｃが低下すると、コンデンサＣF の電荷がある程
度放電する迄はＱ1 、Ｑ2 がオフとなり、本来この状態
でＬレベルの信号をＶｏｕｔから出力すべき所を偽信号
のＨレベルの信号を出力する事になる。
は、電源電圧Ｖｃｃが急峻に低下して、コンデンサＣF
の両端電位との関係で、Ｑ1 を一瞬オフにする様な電圧
迄Ｖｃｃが低下すると、コンデンサＣF の電荷がある程
度放電する迄はＱ1 、Ｑ2 がオフとなり、本来この状態
でＬレベルの信号をＶｏｕｔから出力すべき所を偽信号
のＨレベルの信号を出力する事になる。
【０００７】本考案は上記従来の課題に鑑みて成された
もので、電源電圧が急峻に低下しても偽信号が出力端子
へ出力されない電圧監視回路を提供する事を目的とす
る。
もので、電源電圧が急峻に低下しても偽信号が出力端子
へ出力されない電圧監視回路を提供する事を目的とす
る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に本考案では、基準電圧と電源の電圧の分圧電圧とを比
較する比較回路と、この比較回路に入力電極が接続され
た出力トランジスタとからなり、該入力電極とアース間
に浮遊容量を有し、該各比較回路及び出力トランジスタ
は１チップ半導体ＩＣにて形成された電圧監視回路にお
いて、該出力トランジスタの入力電極と該電源との間に
該浮遊容量より大容量のコンデンサを該１チップ半導体
ＩＣ内に一体に接続した事を特徴とするものである。
に本考案では、基準電圧と電源の電圧の分圧電圧とを比
較する比較回路と、この比較回路に入力電極が接続され
た出力トランジスタとからなり、該入力電極とアース間
に浮遊容量を有し、該各比較回路及び出力トランジスタ
は１チップ半導体ＩＣにて形成された電圧監視回路にお
いて、該出力トランジスタの入力電極と該電源との間に
該浮遊容量より大容量のコンデンサを該１チップ半導体
ＩＣ内に一体に接続した事を特徴とするものである。
【０００９】
【作用】電源と出力トランジスタの入力電極との間にコ
ンデンサを接続する構成とした為、電源電圧に急峻な低
下があっても、電源電圧にコンデンサの略両端電圧を差
し引いた電圧で出力トランジスタの入力電極の電位を変
化させる事ができ、これにより、出力トランジスタはオ
フにならず、出力端子からの偽信号の出力防止できる。
ンデンサを接続する構成とした為、電源電圧に急峻な低
下があっても、電源電圧にコンデンサの略両端電圧を差
し引いた電圧で出力トランジスタの入力電極の電位を変
化させる事ができ、これにより、出力トランジスタはオ
フにならず、出力端子からの偽信号の出力防止できる。
【００１０】
【実施例】次に、本考案の実施例について図面と共に説
明する。図１は本考案の実施例である電圧監視回路を示
す。尚、図２と同一部分には同一符号を付して説明す
る。Ｖｃｃは、被監視電圧である電源電圧。Ｒ1 、Ｒ2
は電源電圧Ｖｃｃを分圧する分圧抵抗で、分圧電圧をＶ
ｃｃ’とする。抵抗Ｒ3 とツェナーダイオードＤｚで基
準電圧Ｖｓを生成している。１は比較回路で、基準電圧
Ｖｓと分圧電圧Ｖｃｃ’とを比較し、比較出力は出力ト
ランジスタＱ1 のベースへ供給される。ＣFはＱ1 のベ
ースとアース間に存在する浮遊容量、Ｃは本考案の要部
になる電源ＶｃｃとＱ1 のベースに接続されたコンデン
サである。Ｑ2 は抵抗Ｒ4 とＱ1 のコレクタの接続点に
ベースを接続された出力トランジスタで、そのコレクタ
は出力端子Ｖｏｕｔに接続されている。
明する。図１は本考案の実施例である電圧監視回路を示
す。尚、図２と同一部分には同一符号を付して説明す
る。Ｖｃｃは、被監視電圧である電源電圧。Ｒ1 、Ｒ2
は電源電圧Ｖｃｃを分圧する分圧抵抗で、分圧電圧をＶ
ｃｃ’とする。抵抗Ｒ3 とツェナーダイオードＤｚで基
準電圧Ｖｓを生成している。１は比較回路で、基準電圧
Ｖｓと分圧電圧Ｖｃｃ’とを比較し、比較出力は出力ト
ランジスタＱ1 のベースへ供給される。ＣFはＱ1 のベ
ースとアース間に存在する浮遊容量、Ｃは本考案の要部
になる電源ＶｃｃとＱ1 のベースに接続されたコンデン
サである。Ｑ2 は抵抗Ｒ4 とＱ1 のコレクタの接続点に
ベースを接続された出力トランジスタで、そのコレクタ
は出力端子Ｖｏｕｔに接続されている。
【００１１】次に、回路動作についてタイムチャートを
示す図３と共に説明する。電源電圧Ｖｃｃの正常時は、
分圧電圧Ｖｃｃ’は基準電圧Ｖｓより高く、このときの
比較回路出力はＨレベルで、Ｑ1 のベース電位ＶB1もＨ
レベルとなり、出力トランジスタＱ1 、Ｑ2 はオフ状態
で、出力端子ＶｏｕｔからはＨレベルが出力されてい
る。
示す図３と共に説明する。電源電圧Ｖｃｃの正常時は、
分圧電圧Ｖｃｃ’は基準電圧Ｖｓより高く、このときの
比較回路出力はＨレベルで、Ｑ1 のベース電位ＶB1もＨ
レベルとなり、出力トランジスタＱ1 、Ｑ2 はオフ状態
で、出力端子ＶｏｕｔからはＨレベルが出力されてい
る。
【００１２】次に、時刻ｔ1 において電源電圧Ｖｃｃが
低下して分圧電圧Ｖｃｃ’が基準電圧Ｖｓより低下する
と、比較回路１の出力はＬレベルとなり、図３（Ｂ）の
如くＱ1 のベース電位も低下し、出力トランジスタＱ
1 、Ｑ2 はオンとなり、出力端子ＶｏｕｔからＬレベル
信号を出力する。即ちこの出力信号で電源電圧の異常状
態を警報する事になり、この信号で機器の動作をリセッ
トしたりするのに利用する。
低下して分圧電圧Ｖｃｃ’が基準電圧Ｖｓより低下する
と、比較回路１の出力はＬレベルとなり、図３（Ｂ）の
如くＱ1 のベース電位も低下し、出力トランジスタＱ
1 、Ｑ2 はオンとなり、出力端子ＶｏｕｔからＬレベル
信号を出力する。即ちこの出力信号で電源電圧の異常状
態を警報する事になり、この信号で機器の動作をリセッ
トしたりするのに利用する。
【００１３】次に、時刻ｔ２において何らかの原因によ
り、図３（Ａ）に示す如く、電源電圧Ｖｃｃ（Ｖｃ
ｃ’）が更に異常低下すると、それに応じてＱ１のべー
電位も図３（Ｂ）の点線ａに示す如く低下する。これ
は、コンデンサＣに電荷が蓄積されている為で、Ｑ１の
ベース電位はＶｃｃの低下分に略応じて低下する。コン
デンサＣの容量値は１６ＰＦで、浮遊容量ＣＦの容量値
は数ＰＦである。Ｃの容量値が大きすぎると、図３の時
刻ｔ１においてＱ１のベース電位ＶＢ１の変化が点線ｂ
の様に緩慢となり、出力端子Ｖｏｕｔの出力が図３
（Ｃ）の点線Ｃで示す如く、立下がり時間が遅延すると
いう問題が発生し、又逆にＣの容量値が小さ過ぎると、
Ｃの効果が小さくなり偽信号を発生し易くなる。従って
Ｃの容量値は浮遊容量に対して１０ＰＦ程度大きな容量
が最適と考えられる。
り、図３（Ａ）に示す如く、電源電圧Ｖｃｃ（Ｖｃ
ｃ’）が更に異常低下すると、それに応じてＱ１のべー
電位も図３（Ｂ）の点線ａに示す如く低下する。これ
は、コンデンサＣに電荷が蓄積されている為で、Ｑ１の
ベース電位はＶｃｃの低下分に略応じて低下する。コン
デンサＣの容量値は１６ＰＦで、浮遊容量ＣＦの容量値
は数ＰＦである。Ｃの容量値が大きすぎると、図３の時
刻ｔ１においてＱ１のベース電位ＶＢ１の変化が点線ｂ
の様に緩慢となり、出力端子Ｖｏｕｔの出力が図３
（Ｃ）の点線Ｃで示す如く、立下がり時間が遅延すると
いう問題が発生し、又逆にＣの容量値が小さ過ぎると、
Ｃの効果が小さくなり偽信号を発生し易くなる。従って
Ｃの容量値は浮遊容量に対して１０ＰＦ程度大きな容量
が最適と考えられる。
【００１４】上記説明では、図３（Ａ）の場合の様に分
圧電圧Ｖｃｃ’が基準電圧Ｖｓより低い状態で、Ｖｃｃ
が急峻に低下した場合について説明したが、これに限ら
ずＶｃｃ’がＶｓより高い正常動作状態において、上記
と同様Ｖｃｃが急峻に降下した場合にも、コンデンサＣ
は偽信号発生防止に有効に動作する。
圧電圧Ｖｃｃ’が基準電圧Ｖｓより低い状態で、Ｖｃｃ
が急峻に低下した場合について説明したが、これに限ら
ずＶｃｃ’がＶｓより高い正常動作状態において、上記
と同様Ｖｃｃが急峻に降下した場合にも、コンデンサＣ
は偽信号発生防止に有効に動作する。
【００１５】図１の電圧監視回路は、モノリシックＩＣ
で１チップとして作成され、１６PF程度のコンデンサは
ＩＣ間に半導体で容易に作る事ができる。
で１チップとして作成され、１６PF程度のコンデンサは
ＩＣ間に半導体で容易に作る事ができる。
【００１６】
【考案の効果】上述した本考案になる電圧監視回路によ
れば、被監視電圧（電源電圧）が急峻に電圧降下して
も、出力端子への偽信号の発生を、コンデンサを追加す
るだけの極めて簡易な構成で効果的に防止する事ができ
る。
れば、被監視電圧（電源電圧）が急峻に電圧降下して
も、出力端子への偽信号の発生を、コンデンサを追加す
るだけの極めて簡易な構成で効果的に防止する事ができ
る。
【図面の簡単な説明】
【図１】本考案の一実施例になる電圧監視回路の回路図
である。
である。
【図２】従来の電圧監視回路の回路である。
【図３】図１、図２の回路動作を説明する為のタイムチ
ャートである。
ャートである。
１ 比較回路 Ｖｃｃ 電源電圧（被監視電圧） Ｖｃｃ’ 分圧電圧 Ｖｓ 基準電圧 Ｖｏｕｔ 出力電圧 Ｑ1 出力トランジスタ Ｑ2 出力トランジスタ Ｃ コンデンサ ＣF 浮遊容量
Claims (1)
- 【請求項１】 基準電圧と電源の電圧の分圧電圧とを比
較する比較回路と、 この比較回路に入力電極が接続された出力トランジスタ
とからなり、 該入力電極とアース間に浮遊容量を有し、 該各比較回路及び出力トランジスタは１チップ半導体Ｉ
Ｃにて形成された 電圧監視回路において、 該出力トランジスタの入力電極と該電源との間に該浮遊
容量より大容量のコンデンサを該１チップ半導体ＩＣ内
に一体に接続した事を特徴とする電圧監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991016717U JP2558332Y2 (ja) | 1991-01-31 | 1991-01-31 | 電圧監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991016717U JP2558332Y2 (ja) | 1991-01-31 | 1991-01-31 | 電圧監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0499080U JPH0499080U (ja) | 1992-08-27 |
| JP2558332Y2 true JP2558332Y2 (ja) | 1997-12-24 |
Family
ID=31751566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991016717U Expired - Fee Related JP2558332Y2 (ja) | 1991-01-31 | 1991-01-31 | 電圧監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558332Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4525696B2 (ja) * | 2007-04-04 | 2010-08-18 | 三菱電機株式会社 | 電源電圧低下保護回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5933857B2 (ja) * | 1975-10-28 | 1984-08-18 | 松下電器産業株式会社 | デンアツケンシユツカイロ |
| JPS58154672A (ja) * | 1982-03-10 | 1983-09-14 | Nippon Kogaku Kk <Nikon> | バツテリ−チエツク装置 |
-
1991
- 1991-01-31 JP JP1991016717U patent/JP2558332Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0499080U (ja) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563799A (en) | Low cost/low current watchdog circuit for microprocessor | |
| US4818904A (en) | Power on reset pulse generating circuit sensitive to rise time of the power supply | |
| US4951171A (en) | Power supply monitoring circuitry for computer system | |
| KR100304295B1 (ko) | 전원전압검출장치 | |
| JPH08294229A (ja) | 半導体集積回路装置 | |
| US5550729A (en) | Power sequencing control | |
| US6297761B1 (en) | Measuring apparatus for digitally detecting analog measured variables | |
| US5212664A (en) | Information card with dual power detection signals to memory decoder | |
| US5587866A (en) | Power-on reset circuit | |
| JP2002228696A (ja) | 電源ノイズセンサ | |
| JP2558332Y2 (ja) | 電圧監視回路 | |
| CN216052961U (zh) | 一种掉电时序控制电路 | |
| JP2877015B2 (ja) | パワーオン・パワーオフリセット装置 | |
| JP3579109B2 (ja) | Ｃｐｕの電源電圧監視回路 | |
| US6087866A (en) | Circuit for producing a reset signal | |
| US20040228054A1 (en) | Fault detecting circuit | |
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JPH0358615A (ja) | 検出回路 | |
| JPH0749422Y2 (ja) | 電圧監視回路 | |
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| JP2616573B2 (ja) | 電圧検出回路 | |
| JPH0836019A (ja) | 特性測定装置 | |
| KR900002020Y1 (ko) | 전자볼륨직접회로의 오동작 방지회로 | |
| KR880002867Y1 (ko) | 집적회로 내의 단안정 멀티 바이브레이터 회로 | |
| KR950000807Y1 (ko) | 마이컴 폭주 방지 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |