JP2002228696A - 電源ノイズセンサ - Google Patents
電源ノイズセンサInfo
- Publication number
- JP2002228696A JP2002228696A JP2001024862A JP2001024862A JP2002228696A JP 2002228696 A JP2002228696 A JP 2002228696A JP 2001024862 A JP2001024862 A JP 2001024862A JP 2001024862 A JP2001024862 A JP 2001024862A JP 2002228696 A JP2002228696 A JP 2002228696A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- power supply
- resistor
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 44
- 230000007423 decrease Effects 0.000 claims abstract description 3
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 6
- 230000008034 disappearance Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/005—Reducing noise, e.g. humm, from the supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で、自身の電源系に重畳した正方
向及び負方向のインパルス性ノイズを検出可能にする。 【解決手段】 電源ラインに印加されたインパルス性ノ
イズを検知するノイズ検知部Ａと、ノイズ検知部Ａの検
知出力を保持する出力保持部Ｂとを備え、ノイズ検知部
Ａにはインパルス性ノイズを含む電源電圧を緩やかに変
動させる時定数回路を設けて、インパルス性ノイズの波
高値が設定値を超えた後減少する際に、時定数回路を流
れる電流の方向を逆転させて、出力保持部Ｂからのノイ
ズ出力をインパルス性ノイズの消滅後も維持させる。
向及び負方向のインパルス性ノイズを検出可能にする。 【解決手段】 電源ラインに印加されたインパルス性ノ
イズを検知するノイズ検知部Ａと、ノイズ検知部Ａの検
知出力を保持する出力保持部Ｂとを備え、ノイズ検知部
Ａにはインパルス性ノイズを含む電源電圧を緩やかに変
動させる時定数回路を設けて、インパルス性ノイズの波
高値が設定値を超えた後減少する際に、時定数回路を流
れる電流の方向を逆転させて、出力保持部Ｂからのノイ
ズ出力をインパルス性ノイズの消滅後も維持させる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源ラインに印加
されて、ディジタルシステムを誤動作に至らせるインパ
ルス性ノイズ（グリッジ）を検出する電源ノイズセンサ
に関する。
されて、ディジタルシステムを誤動作に至らせるインパ
ルス性ノイズ（グリッジ）を検出する電源ノイズセンサ
に関する。
【０００２】
【従来の技術】今日では、ディジタル回路を収納したデ
ィジタルシステムが広い分野で用いられている。一般
に、このディジタル回路は、アナログ回路に比べノイズ
に強いと言われているが、許容値を超えるノイズに対し
ては致命的なエラーを生じてしまい、甚大な損害を被る
場合がある。一方、ディジタルシステムの誤動作は、そ
の大半が、信号線と電源線からこのディジタルシステム
に混入したノイズによって引き起こされている（電気学
会技術報告(II)部第１２３号“制御機器の雑音と対
策”、１９７９）。特に、ディジタル回路においては、
電源側からノイズが混入した場合、出力がハイ（Ｈ）に
なるかロー（Ｌ）になるか全く予想できないことが、さ
らに対策を困難にしている。また、ディジタル回路の故
障に対してフェイルセーフな系を実現するために、一般
にはバックアップシステムをもった冗長系が組み込まれ
ることが多いが、このバックアップシステム自体も電源
ノイズによって同じように誤動作してしまうため、役に
立たない場合がある。
ィジタルシステムが広い分野で用いられている。一般
に、このディジタル回路は、アナログ回路に比べノイズ
に強いと言われているが、許容値を超えるノイズに対し
ては致命的なエラーを生じてしまい、甚大な損害を被る
場合がある。一方、ディジタルシステムの誤動作は、そ
の大半が、信号線と電源線からこのディジタルシステム
に混入したノイズによって引き起こされている（電気学
会技術報告(II)部第１２３号“制御機器の雑音と対
策”、１９７９）。特に、ディジタル回路においては、
電源側からノイズが混入した場合、出力がハイ（Ｈ）に
なるかロー（Ｌ）になるか全く予想できないことが、さ
らに対策を困難にしている。また、ディジタル回路の故
障に対してフェイルセーフな系を実現するために、一般
にはバックアップシステムをもった冗長系が組み込まれ
ることが多いが、このバックアップシステム自体も電源
ノイズによって同じように誤動作してしまうため、役に
立たない場合がある。
【０００３】ところで、電源系に重畳するノイズに対し
てフェイルセーフな系を実現するための１つの手法とし
て、電源系ノイズを検出することにより、その検出信号
によってディジタルシステムを安全側に、すなわち、誤
動作のない状態に制御することが可能である。この電源
系に重畳するノイズを検出する手段としては、例えば特
開平９−０５４６２０号公報に記載の「電源監視回路」
や特開平４−１１５６３４号公報に記載の「電源ノイズ
検出回路」などがある。前者は、電源監視回路が誤動作
しないように遅延回路とスルーレート検出回路を組み合
わせて、所定のスルーレート値以下での電源低下時また
は所定時間以上の電源低下時にリセット信号を出力する
というものである。一方、後者は、ノイズに敏感な非同
期入力であるフリップフロップのクロック入力端子を電
源に接続しておき、電源に重畳するノイズでフリップフ
ロップが反転することを利用したものである。さらに、
瞬時停電などによる大きな電源電圧の低下時にパワーオ
ンに働くリセットを改良した特許第２７１３８９０号公
報に記載の「半導体集積回路」があるが、この中にも、
電源投入時にワンショットパルスを発生する電源投入検
出回路が示されている。
てフェイルセーフな系を実現するための１つの手法とし
て、電源系ノイズを検出することにより、その検出信号
によってディジタルシステムを安全側に、すなわち、誤
動作のない状態に制御することが可能である。この電源
系に重畳するノイズを検出する手段としては、例えば特
開平９−０５４６２０号公報に記載の「電源監視回路」
や特開平４−１１５６３４号公報に記載の「電源ノイズ
検出回路」などがある。前者は、電源監視回路が誤動作
しないように遅延回路とスルーレート検出回路を組み合
わせて、所定のスルーレート値以下での電源低下時また
は所定時間以上の電源低下時にリセット信号を出力する
というものである。一方、後者は、ノイズに敏感な非同
期入力であるフリップフロップのクロック入力端子を電
源に接続しておき、電源に重畳するノイズでフリップフ
ロップが反転することを利用したものである。さらに、
瞬時停電などによる大きな電源電圧の低下時にパワーオ
ンに働くリセットを改良した特許第２７１３８９０号公
報に記載の「半導体集積回路」があるが、この中にも、
電源投入時にワンショットパルスを発生する電源投入検
出回路が示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記
「電源監視回路」にあっては、比較的低い周波数の電源
変動を検出するものであり、一方、前記「電源ノイズ検
出回路」では、フリップフロップも電源ノイズを受けて
誤動作する可能性があるという問題があった。さらに、
前記「半導体集積回路」にあっては、電源低下時はうま
く働くが、正方向のインパルス性ノイズの対策は何ら示
されていない。また、前記いずれの電源ノイズの検出技
術にあっても、回路構成が複雑になるという問題があっ
た。インパルス性ノイズは、ＬＳＩに到達する時点では
一般的に減衰振動になっており、正方向にも負方向にも
振れるため、このように、負方向、又は、正方向のみの
インパルス性ノイズに対応しただけでは実用的には充分
とはいえない。本発明は、前記のような問題を解決する
ものであり、高い周波数の電源変動を検出でき、さらに
簡単な構成で、自身の電源系に重畳した正方向及び負方
向のインパルス性ノイズを確実に検出することができる
電源ノイズセンサを提供することを目的とする。
「電源監視回路」にあっては、比較的低い周波数の電源
変動を検出するものであり、一方、前記「電源ノイズ検
出回路」では、フリップフロップも電源ノイズを受けて
誤動作する可能性があるという問題があった。さらに、
前記「半導体集積回路」にあっては、電源低下時はうま
く働くが、正方向のインパルス性ノイズの対策は何ら示
されていない。また、前記いずれの電源ノイズの検出技
術にあっても、回路構成が複雑になるという問題があっ
た。インパルス性ノイズは、ＬＳＩに到達する時点では
一般的に減衰振動になっており、正方向にも負方向にも
振れるため、このように、負方向、又は、正方向のみの
インパルス性ノイズに対応しただけでは実用的には充分
とはいえない。本発明は、前記のような問題を解決する
ものであり、高い周波数の電源変動を検出でき、さらに
簡単な構成で、自身の電源系に重畳した正方向及び負方
向のインパルス性ノイズを確実に検出することができる
電源ノイズセンサを提供することを目的とする。
【０００５】
【課題を解決するための手段】前記目的達成のために、
本発明にかかる電源ノイズセンサは、電源ラインに印加
されたインパルス性ノイズを検知するノイズ検知部と、
該ノイズ検知部の検知出力を保持する出力保持部とを備
え、前記ノイズ検知部にはインパルス性ノイズを含む電
源電圧を緩やかに変動させる時定数回路を設けて、前記
インパルス性ノイズの波高値が設定値を超えた後減少す
る際に、前記時定数回路を流れる電流の方向を逆転させ
て、前記出力保持部からのノイズ出力を前記インパルス
性ノイズの消滅後も維持させるようにしたものである。
これにより、電源ラインに重畳したインパルス性ノイズ
を確実に検出可能にし、以て各回路保護の対策を容易に
とることができる。
本発明にかかる電源ノイズセンサは、電源ラインに印加
されたインパルス性ノイズを検知するノイズ検知部と、
該ノイズ検知部の検知出力を保持する出力保持部とを備
え、前記ノイズ検知部にはインパルス性ノイズを含む電
源電圧を緩やかに変動させる時定数回路を設けて、前記
インパルス性ノイズの波高値が設定値を超えた後減少す
る際に、前記時定数回路を流れる電流の方向を逆転させ
て、前記出力保持部からのノイズ出力を前記インパルス
性ノイズの消滅後も維持させるようにしたものである。
これにより、電源ラインに重畳したインパルス性ノイズ
を確実に検出可能にし、以て各回路保護の対策を容易に
とることができる。
【０００６】また、本発明にかかる電源ノイズセンサ
は、前記ノイズ検知部を、電源端子とグランドとの間に
直列接続された第１の抵抗、第２の抵抗および第３の抵
抗と、前記第１の抵抗および第２の抵抗とともに前記時
定数回路を構成し、かつ第２の抵抗に並列接続されたコ
ンデンサと、前記第２の抵抗と第３の抵抗との接続点に
ベースが接続され、コレクタが第４の抵抗を介して前記
電源端子に接続され、エミッタがグランドに接続された
第１のトランジスタとから構成したものである。これに
より、ノイズ検知を簡単な回路構成にて実現できる。
は、前記ノイズ検知部を、電源端子とグランドとの間に
直列接続された第１の抵抗、第２の抵抗および第３の抵
抗と、前記第１の抵抗および第２の抵抗とともに前記時
定数回路を構成し、かつ第２の抵抗に並列接続されたコ
ンデンサと、前記第２の抵抗と第３の抵抗との接続点に
ベースが接続され、コレクタが第４の抵抗を介して前記
電源端子に接続され、エミッタがグランドに接続された
第１のトランジスタとから構成したものである。これに
より、ノイズ検知を簡単な回路構成にて実現できる。
【０００７】また、本発明にかかる電源ノイズセンサ
は、前記出力保持部を、前記第４の抵抗と第１のトラン
ジスタのコレクタとを結ぶ接続点とグランドとの間に直
列接続された第５の抵抗および第１ー６の抵抗と、該第
５の抵抗と第６の抵抗との接続点にベースが接続され、
コレクタが前記第１の抵抗と第２の抵抗との接続点に接
続され、エミッタがグランドに接続された第２のトラン
ジスタとから構成したものである。これにより、ノイズ
検知保持を簡単な回路構成にて実現できる。
は、前記出力保持部を、前記第４の抵抗と第１のトラン
ジスタのコレクタとを結ぶ接続点とグランドとの間に直
列接続された第５の抵抗および第１ー６の抵抗と、該第
５の抵抗と第６の抵抗との接続点にベースが接続され、
コレクタが前記第１の抵抗と第２の抵抗との接続点に接
続され、エミッタがグランドに接続された第２のトラン
ジスタとから構成したものである。これにより、ノイズ
検知保持を簡単な回路構成にて実現できる。
【０００８】また、本発明にかかる電源ノイズセンサ
は、インパルス性ノイズ検知前の第１のトランジスタの
ベース電流よりも、インパルス性ノイズ検知後の第２の
トランジスタのベース電流を大きくしたものである。こ
れにより、ノイズ検知をより確実にすることができる。
は、インパルス性ノイズ検知前の第１のトランジスタの
ベース電流よりも、インパルス性ノイズ検知後の第２の
トランジスタのベース電流を大きくしたものである。こ
れにより、ノイズ検知をより確実にすることができる。
【０００９】また、本発明にかかる電源ノイズセンサ
は、電源オン時またはノイズ検出後に前記第１のトラン
ジスタをオンにするリセット回路を設け、該リセット回
路を、前記第２のトランジスタのベース電位をグランド
に落とす第１のスイッチ回路としたものである。これに
より、ノイズ検出後のノイズセンサの状態を、常にノイ
ズ検出可能状態に復旧させることができる。
は、電源オン時またはノイズ検出後に前記第１のトラン
ジスタをオンにするリセット回路を設け、該リセット回
路を、前記第２のトランジスタのベース電位をグランド
に落とす第１のスイッチ回路としたものである。これに
より、ノイズ検出後のノイズセンサの状態を、常にノイ
ズ検出可能状態に復旧させることができる。
【００１０】また、本発明にかかる電源ノイズセンサ
は、電源オン時またはノイズ検出後に前記第１のトラン
ジスタをオンにするリセット回路を設け、該リセット回
路を、前記第２のトランジスタのコレクタを電源端子に
接続する第２のスイッチ回路としたものである。これに
より、ノイズ検出後のノイズセンサの状態を、常にノイ
ズ検出可能状態に復旧させることができる。
は、電源オン時またはノイズ検出後に前記第１のトラン
ジスタをオンにするリセット回路を設け、該リセット回
路を、前記第２のトランジスタのコレクタを電源端子に
接続する第２のスイッチ回路としたものである。これに
より、ノイズ検出後のノイズセンサの状態を、常にノイ
ズ検出可能状態に復旧させることができる。
【００１１】また、本発明にかかる電源ノイズセンサ
は、電源オン時またはノイズ検出後に前記第１のトラン
ジスタをオンにするリセット回路を設け、該リセット回
路を、前記第１のトランジスタのコレクタ電位をグラン
ドに落とす第３のスイッチ回路としたものである。これ
により、ノイズ検出後のノイズセンサの状態を、常にノ
イズ検出可能状態に復旧させることができる。
は、電源オン時またはノイズ検出後に前記第１のトラン
ジスタをオンにするリセット回路を設け、該リセット回
路を、前記第１のトランジスタのコレクタ電位をグラン
ドに落とす第３のスイッチ回路としたものである。これ
により、ノイズ検出後のノイズセンサの状態を、常にノ
イズ検出可能状態に復旧させることができる。
【００１２】また、本発明にかかる電源ノイズセンサ
は、前記ノイズ検出部および出力保持部を一組として、
これらの複数組を並列接続し、かつ各組の前記時定数回
路の時定数を異ならせたものである。これにより、イン
パルス性ノイズに対して感度の異なる、すなわちノイズ
の大きさに応じたノイズセンシングを実現できる。
は、前記ノイズ検出部および出力保持部を一組として、
これらの複数組を並列接続し、かつ各組の前記時定数回
路の時定数を異ならせたものである。これにより、イン
パルス性ノイズに対して感度の異なる、すなわちノイズ
の大きさに応じたノイズセンシングを実現できる。
【００１３】
【発明の実施の形態】以下、本発明の実施の一形態を図
について説明する。本発明による電源ノイズセンサは、
図１に示すように、センサそれ自身の電源ラインに印加
されたインパルス性ノイズを検知する電源のノイズ検知
部Ａと、このノイズ検知部Ａで検知した出力を保持する
出力保持部Ｂとからなり、ノイズ検知部Ａは電源ノイズ
によるトランジスタのベース電流の過渡応答を支配する
時定数回路に特徴をもつ。すなわち、この時定数回路
は、電源電圧Ｖｃｃの電源端子とノードＮ１との間に挿
入された第１の抵抗としての抵抗Ｒ１と、ノードＮ１と
ノードＮ２との間に挿入された第２の抵抗としての抵抗
Ｒ２およびコンデンサＣ１の並列回路とからなる。時定
数回路のノードＮ２はトランジスタＴ１のベースに接続
され、第１のトランジスタＴ１のコレクタは第４の抵抗
としての抵抗Ｒ４を介して電源端子に接続され、ベース
は接地されている。さらに、ノードＮ２は第３の抵抗と
しての抵抗Ｒ３を介してグランドに接続されている。
について説明する。本発明による電源ノイズセンサは、
図１に示すように、センサそれ自身の電源ラインに印加
されたインパルス性ノイズを検知する電源のノイズ検知
部Ａと、このノイズ検知部Ａで検知した出力を保持する
出力保持部Ｂとからなり、ノイズ検知部Ａは電源ノイズ
によるトランジスタのベース電流の過渡応答を支配する
時定数回路に特徴をもつ。すなわち、この時定数回路
は、電源電圧Ｖｃｃの電源端子とノードＮ１との間に挿
入された第１の抵抗としての抵抗Ｒ１と、ノードＮ１と
ノードＮ２との間に挿入された第２の抵抗としての抵抗
Ｒ２およびコンデンサＣ１の並列回路とからなる。時定
数回路のノードＮ２はトランジスタＴ１のベースに接続
され、第１のトランジスタＴ１のコレクタは第４の抵抗
としての抵抗Ｒ４を介して電源端子に接続され、ベース
は接地されている。さらに、ノードＮ２は第３の抵抗と
しての抵抗Ｒ３を介してグランドに接続されている。
【００１４】一方、前記出力保持部Ｂにおいて、第５の
抵抗としての抵抗Ｒ５および第６の抵抗としての抵抗Ｒ
６が直列接続され、抵抗Ｒ５の入力端が、前記抵抗Ｒ４
とトランジスタ１のコレクタとの接続点であるノードＮ
３に接続され、抵抗６端はグランドに接続されている。
また、抵抗Ｒ５と抵抗Ｒ６の接続点であるノードＮ４に
は、第２のトランジスタとしてのトランジスタＴ２のベ
ースが接続され、このトランジスタＴ２のコレクタは前
記ノードＮ１に接続され、エミッタはグランドに接続さ
れている。さらに、トランジスタＴ２のベースとグラン
ドとの間、およびコレクタと電源端子との間にリセット
スイッチＳ１、Ｓ２が接続されている。
抵抗としての抵抗Ｒ５および第６の抵抗としての抵抗Ｒ
６が直列接続され、抵抗Ｒ５の入力端が、前記抵抗Ｒ４
とトランジスタ１のコレクタとの接続点であるノードＮ
３に接続され、抵抗６端はグランドに接続されている。
また、抵抗Ｒ５と抵抗Ｒ６の接続点であるノードＮ４に
は、第２のトランジスタとしてのトランジスタＴ２のベ
ースが接続され、このトランジスタＴ２のコレクタは前
記ノードＮ１に接続され、エミッタはグランドに接続さ
れている。さらに、トランジスタＴ２のベースとグラン
ドとの間、およびコレクタと電源端子との間にリセット
スイッチＳ１、Ｓ２が接続されている。
【００１５】次に動作を説明する。電源ノイズセンサの
動作原理は、図２に示すように、ノード１の電位Ｖ１
を、検知しようとするインパルス性ノイズによる電源電
圧変動に対して緩やかに変動させることを特徴としてい
る。電源電圧Ｖｃｃにノイズ電圧Ｖｎが重畳された電源
電圧Ｖｉｎにおいて、変動するノイズ電圧Ｖｎの波高値
がある値（設定値）を超えると、ノイズ電圧Ｖｎが減少
する際にＶ１＞Ｖｉｎとなり、これにより抵抗Ｒ１に流
れる電流の方向が逆転して、第１のトランジスタＴ１の
ベース電流が負方向に引かれ、このトランジスタＴ１が
オン→オフとなる。このため、第１のトランジスタＴ１
の反転出力Ｖ２は出力保持部Ｂに伝達され、第２のトラ
ンジスタＴ２はオフ→オンとなり、出力Ｖｏｕｔはハイ
（Ｈ）→ロー（Ｌ）となり、ノイズが消滅した後も、検
知出力を維持することとなる。
動作原理は、図２に示すように、ノード１の電位Ｖ１
を、検知しようとするインパルス性ノイズによる電源電
圧変動に対して緩やかに変動させることを特徴としてい
る。電源電圧Ｖｃｃにノイズ電圧Ｖｎが重畳された電源
電圧Ｖｉｎにおいて、変動するノイズ電圧Ｖｎの波高値
がある値（設定値）を超えると、ノイズ電圧Ｖｎが減少
する際にＶ１＞Ｖｉｎとなり、これにより抵抗Ｒ１に流
れる電流の方向が逆転して、第１のトランジスタＴ１の
ベース電流が負方向に引かれ、このトランジスタＴ１が
オン→オフとなる。このため、第１のトランジスタＴ１
の反転出力Ｖ２は出力保持部Ｂに伝達され、第２のトラ
ンジスタＴ２はオフ→オンとなり、出力Ｖｏｕｔはハイ
（Ｈ）→ロー（Ｌ）となり、ノイズが消滅した後も、検
知出力を維持することとなる。
【００１６】図３にノイズ検知部Ａの時定数Ｔｃと検知
感度の関係を示す。この場合においては、電源系に加え
るインパルス性ノイズとして、図４に示すような台形波
を使用し、その立ち上がり時間ｔr および立ち下がり時
間ｔf は、共にフラット領域ｔw の２０分の１のものを
使用した。検知感度は反転が生じたときの台形波の波高
値Ｖｎで示してある。また、図３の横軸は、一般化する
ために時定数Ｔｃを測定に用いたノイズ幅ｔw で規格化
した値を用いている。これにより、本発明の電源ノイズ
センサは、検知する電源ノイズのノイズ幅ｔw と同程度
から１０分の１程度までの時定数で検知感度が最も良く
なるインパルス性ノイズの検出に適した特性を実現して
いる。
感度の関係を示す。この場合においては、電源系に加え
るインパルス性ノイズとして、図４に示すような台形波
を使用し、その立ち上がり時間ｔr および立ち下がり時
間ｔf は、共にフラット領域ｔw の２０分の１のものを
使用した。検知感度は反転が生じたときの台形波の波高
値Ｖｎで示してある。また、図３の横軸は、一般化する
ために時定数Ｔｃを測定に用いたノイズ幅ｔw で規格化
した値を用いている。これにより、本発明の電源ノイズ
センサは、検知する電源ノイズのノイズ幅ｔw と同程度
から１０分の１程度までの時定数で検知感度が最も良く
なるインパルス性ノイズの検出に適した特性を実現して
いる。
【００１７】一方、出力保持部Ｂでは出力Ｖｏｕｔをロ
ー（Ｌ）に固定するために、このローの出力をフィード
バックしてトランジスタＴ１のゲートに入力すればよ
い。しかし、そのローの出力を第１のトランジスタＴ１
のゲートにダイレクトに接続すると、検知前の出力がベ
ース電圧と同じ低い電圧（トランジスタ特性にもよるが
およそ０．４〜０．７Ｖ）になる。そこで、本発明の電
源ノイズセンサでは、前記時定数回路におけるノードＮ
１に前記ローの出力を接続することで、所望の時定数を
実現しつつ、前記出力Ｖｏｕｔと第１のトランジスタＴ
１のベース電圧とに電位差を与えている。
ー（Ｌ）に固定するために、このローの出力をフィード
バックしてトランジスタＴ１のゲートに入力すればよ
い。しかし、そのローの出力を第１のトランジスタＴ１
のゲートにダイレクトに接続すると、検知前の出力がベ
ース電圧と同じ低い電圧（トランジスタ特性にもよるが
およそ０．４〜０．７Ｖ）になる。そこで、本発明の電
源ノイズセンサでは、前記時定数回路におけるノードＮ
１に前記ローの出力を接続することで、所望の時定数を
実現しつつ、前記出力Ｖｏｕｔと第１のトランジスタＴ
１のベース電圧とに電位差を与えている。
【００１８】従って、最初のインパルス性ノイズを検知
した後は、ノードＮ１の電圧Ｖ１は充分に低い値となっ
ている。しかし、２度目に同様のインパルス性ノイズが
印加された場合に、ノードＮ１の電位Ｖ１が上昇し、第
１のトランジスタＴ１のベース電位がオン可能な電圧
（０．４〜０．７Ｖ）になると、再び第１のトランジス
タＴ１はオンとなり出力Ｖｏｕｔがロー（Ｌ）からハイ
（Ｈ）となる再反転が生じる可能性がある。この出力の
再反転を回避し、安定して出力Ｖｏｕｔがローを続ける
ために、本発明の電源ノイズセンサでは、２つの工夫を
している。その第１は、第１のトランジスタＴ２のベー
スに対して、意図的にスピードアップコンデンサを装荷
しないことである。スピードアップコンデンサを装荷し
ないことによって、第２のトランジスタＴ２側の電源系
ノイズに対する時定数を０とすることができ、電源電圧
Ｖｉｎの変動に常にＶ１が追従し、前記電位の逆転を防
止できる。従って、出力Ｖｏｕｔが反転しなくなる。
した後は、ノードＮ１の電圧Ｖ１は充分に低い値となっ
ている。しかし、２度目に同様のインパルス性ノイズが
印加された場合に、ノードＮ１の電位Ｖ１が上昇し、第
１のトランジスタＴ１のベース電位がオン可能な電圧
（０．４〜０．７Ｖ）になると、再び第１のトランジス
タＴ１はオンとなり出力Ｖｏｕｔがロー（Ｌ）からハイ
（Ｈ）となる再反転が生じる可能性がある。この出力の
再反転を回避し、安定して出力Ｖｏｕｔがローを続ける
ために、本発明の電源ノイズセンサでは、２つの工夫を
している。その第１は、第１のトランジスタＴ２のベー
スに対して、意図的にスピードアップコンデンサを装荷
しないことである。スピードアップコンデンサを装荷し
ないことによって、第２のトランジスタＴ２側の電源系
ノイズに対する時定数を０とすることができ、電源電圧
Ｖｉｎの変動に常にＶ１が追従し、前記電位の逆転を防
止できる。従って、出力Ｖｏｕｔが反転しなくなる。
【００１９】また、前記工夫の第２は、仮にコンデンサ
が装荷されていても、第２のトランジスタＴ２がオンと
なった後のこの第２のトランジスタＴ２のベース電流を
充分に大きくしておくことで、前記のような再反転を防
ぐとこができる。このため、第２のトランジスタＴ２の
ベースはノードＮ３にダイレクトに接続するか（図示し
ていない）、または、ノードＮ３とグランドとの間に直
列に接続された抵抗５および抵抗６を、第２のトランジ
スタＴ２をオンにするベース電流が充分となるような電
圧に分圧するノード４に、図示のように接続している。
が装荷されていても、第２のトランジスタＴ２がオンと
なった後のこの第２のトランジスタＴ２のベース電流を
充分に大きくしておくことで、前記のような再反転を防
ぐとこができる。このため、第２のトランジスタＴ２の
ベースはノードＮ３にダイレクトに接続するか（図示し
ていない）、または、ノードＮ３とグランドとの間に直
列に接続された抵抗５および抵抗６を、第２のトランジ
スタＴ２をオンにするベース電流が充分となるような電
圧に分圧するノード４に、図示のように接続している。
【００２０】この電源ノイズセンサを実際に用いるため
には、初期状態で第１のトランジスタＴ１がオン状態に
なるようにセットする必要がある。特に、最初に電源を
オンにした直後は、先に述べた再反転防止回路のため、
必ず第２トランジスタＴ２がＯＮする回路定数になって
いる。そこで、電源ノイズセンサの周辺回路として電源
オン時、またはインパルス性ノイズ検出後のリセットを
行うリセット回路を有することにより、電源ノイズセン
サをノイズ待ち受け状態にセットすることができる。こ
のリセット回路として、第２のトランジスタＴ２のベー
ス電位をグランド電位に落とす第１のスイッチ回路Ｓ
１、または出力Ｖｏｕｔを電源電圧Ｖｃｃに短絡する第
２のスイッチ回路Ｓ２、またはノード３をグランド電位
に落とす第３のスイッチ回路（図示しない）を設けるこ
とが望ましい。
には、初期状態で第１のトランジスタＴ１がオン状態に
なるようにセットする必要がある。特に、最初に電源を
オンにした直後は、先に述べた再反転防止回路のため、
必ず第２トランジスタＴ２がＯＮする回路定数になって
いる。そこで、電源ノイズセンサの周辺回路として電源
オン時、またはインパルス性ノイズ検出後のリセットを
行うリセット回路を有することにより、電源ノイズセン
サをノイズ待ち受け状態にセットすることができる。こ
のリセット回路として、第２のトランジスタＴ２のベー
ス電位をグランド電位に落とす第１のスイッチ回路Ｓ
１、または出力Ｖｏｕｔを電源電圧Ｖｃｃに短絡する第
２のスイッチ回路Ｓ２、またはノード３をグランド電位
に落とす第３のスイッチ回路（図示しない）を設けるこ
とが望ましい。
【００２１】さらに、本発明の電源ノイズセンサを基本
回路とし、この応用として、図５に示すように、複数個
の基本回路ＮＳ−１〜ＮＳ−ｎを並列に接続し、それぞ
れのノイズ検知部Ａの時定数を異ならしめることによ
り、電源系ノイズに対する感度の異なる一連のノイズセ
ンサ群を構成することができる。感度の高い順に、また
は低い順にその出力端子を並べ、それぞれに発光ダイオ
ードＬ１〜Ｌｎ等の表示デバイスをつけておけば、ノイ
ズの大きさを多段階に分けて検知および表示することが
できる。
回路とし、この応用として、図５に示すように、複数個
の基本回路ＮＳ−１〜ＮＳ−ｎを並列に接続し、それぞ
れのノイズ検知部Ａの時定数を異ならしめることによ
り、電源系ノイズに対する感度の異なる一連のノイズセ
ンサ群を構成することができる。感度の高い順に、また
は低い順にその出力端子を並べ、それぞれに発光ダイオ
ードＬ１〜Ｌｎ等の表示デバイスをつけておけば、ノイ
ズの大きさを多段階に分けて検知および表示することが
できる。
【００２２】図６は図１に示す回路の回路定数、評価に
用いる電源系に印加するインパルス性ノイズ波形（台形
波）のパラメータ、およびこのときの検知感度を示す。
また図７は電源系ノイズ印加時のセンサ出力の過渡応答
の、アナログ電子回路のシミュレーションを行うプログ
ラムであるＳＰＩＣＥによるシミュレーション結果を示
し、図７（ｂ）は図７（ａ）に示す円内の拡大図であ
る。図８はノイズ消滅時t３におけるシミュレーション
で得られた電流を示す。本発明の電源ノイズセンサを実
際に構成し、実回路を用いた電源ノイズの検出例を図９
に示す。検知電圧が図６より６．８Ｖ（Ｖｎ＝４、検知
感度＝１．８Ｖ）であるため、Ｖｎ＝１Ｖのノイズに対
して検出していないが、Ｖｎ＝２Ｖのノイズに対して
は、最初のノイズの印加時に出力がハイ（Ｈ）からロー
（Ｌ）に変化し、次のノイズに対しては反応していな
い。すなわち、最初のノイズを安定して検出したことを
示している。
用いる電源系に印加するインパルス性ノイズ波形（台形
波）のパラメータ、およびこのときの検知感度を示す。
また図７は電源系ノイズ印加時のセンサ出力の過渡応答
の、アナログ電子回路のシミュレーションを行うプログ
ラムであるＳＰＩＣＥによるシミュレーション結果を示
し、図７（ｂ）は図７（ａ）に示す円内の拡大図であ
る。図８はノイズ消滅時t３におけるシミュレーション
で得られた電流を示す。本発明の電源ノイズセンサを実
際に構成し、実回路を用いた電源ノイズの検出例を図９
に示す。検知電圧が図６より６．８Ｖ（Ｖｎ＝４、検知
感度＝１．８Ｖ）であるため、Ｖｎ＝１Ｖのノイズに対
して検出していないが、Ｖｎ＝２Ｖのノイズに対して
は、最初のノイズの印加時に出力がハイ（Ｈ）からロー
（Ｌ）に変化し、次のノイズに対しては反応していな
い。すなわち、最初のノイズを安定して検出したことを
示している。
【００２３】本発明では第１、第２のトランジスタＴ
１、Ｔ２に２ＳＣ３７３２を用いており、遷移周波数ｆ
ｔ＝７５０ＭＨZ と高速であるため、図のようなノイズ
幅ｔw＝２００ｎｓのノイズを検知可能であるが、これ
より遷移周波数ｆｔの低い、すなわち低速のスイッチン
グトランジスタを用いた場合は検知感度が低下する傾向
にあるので、各トランジスタＴ１、Ｔ２の選定に留意す
る必要がある。
１、Ｔ２に２ＳＣ３７３２を用いており、遷移周波数ｆ
ｔ＝７５０ＭＨZ と高速であるため、図のようなノイズ
幅ｔw＝２００ｎｓのノイズを検知可能であるが、これ
より遷移周波数ｆｔの低い、すなわち低速のスイッチン
グトランジスタを用いた場合は検知感度が低下する傾向
にあるので、各トランジスタＴ１、Ｔ２の選定に留意す
る必要がある。
【００２４】
【発明の効果】以上のように、本発明によればノイズ検
知部にはインパルス性ノイズを含む電源電圧を緩やかに
変動させる時定数回路を設けて、前記インパルス性ノイ
ズの波高値が設定値を超えた後減少する際に、前記時定
数回路を流れる電流の方向を逆転させて、出力保持部か
らのノイズ出力を前記インパルス性ノイズの消滅後も維
持させるように構成したので、電源に印加された電源系
の正方向および負方向のインパルス性ノイズを確実に検
出することができ、これを簡単な構成にてローコストに
実現でき、したがって、別電源を用意する必要がなく、
簡単に装置内に組み込むことができる。また、この電源
ノイズセンサの出力をフェイルセーフ制御、またはシス
テムのリセットなどに用いることで、システムの電源系
インパルス性ノイズに対する信頼性を飛躍的に向上させ
ることができるという効果が得られる。
知部にはインパルス性ノイズを含む電源電圧を緩やかに
変動させる時定数回路を設けて、前記インパルス性ノイ
ズの波高値が設定値を超えた後減少する際に、前記時定
数回路を流れる電流の方向を逆転させて、出力保持部か
らのノイズ出力を前記インパルス性ノイズの消滅後も維
持させるように構成したので、電源に印加された電源系
の正方向および負方向のインパルス性ノイズを確実に検
出することができ、これを簡単な構成にてローコストに
実現でき、したがって、別電源を用意する必要がなく、
簡単に装置内に組み込むことができる。また、この電源
ノイズセンサの出力をフェイルセーフ制御、またはシス
テムのリセットなどに用いることで、システムの電源系
インパルス性ノイズに対する信頼性を飛躍的に向上させ
ることができるという効果が得られる。
【図１】 本発明の実施の一形態による電源ノイズセン
サを示す回路図である。
サを示す回路図である。
【図２】 図１におけるノイズ検知部各部の信号を示す
タイミングチャートである。
タイミングチャートである。
【図３】 図１におけるノイズ検知部の時定数と検知感
度との関係を示す説明図である。
度との関係を示す説明図である。
【図４】 電源電圧に重畳したインパルス性ノイズを示
す模式図である。
す模式図である。
【図５】 本発明の電源ノイズセンサを多段に並列接続
したノイズレベルセンサを示すブロック図である。
したノイズレベルセンサを示すブロック図である。
【図６】 図１に示す電源ノイズセンサの回路パラメー
タを示す説明図である。
タを示す説明図である。
【図７】 本発明による電源ノイズセンサ出力の過渡応
答を示す説明図である。
答を示す説明図である。
【図８】 ノイズ消滅時点ｔ３に図１の電源ノイズセ
ンサに流れる、ノイズ消滅時点ｔ３における電流の方向
を示す説明図である。
ンサに流れる、ノイズ消滅時点ｔ３における電流の方向
を示す説明図である。
【図９】 本発明の電源ノイズセンサを用いて、電源ラ
インに印加されたノイズを検出した例を示す説明図であ
る。
インに印加されたノイズを検出した例を示す説明図であ
る。
Ａ ノイズ検知部 Ｂ 出力保持部 Ｒ１ 抵抗（第１の抵抗） Ｒ２ 抵抗（第２の抵抗） Ｒ３ 抵抗（第３の抵抗） Ｒ４ 抵抗（第４の抵抗） Ｒ５ 抵抗（第５の抵抗） Ｒ６ 抵抗（第６の抵抗） Ｒ７ 抵抗（第７の抵抗） Ｃ１ コンデンサ Ｔ１ 第１のトランジスタ Ｔ２ 第２のトランジスタ Ｓ１ 第１のスイッチ回路（リセット回路） Ｓ２ 第２のスイッチ回路（リセット回路）
Claims (8)
- 【請求項１】 電源ラインに印加されたインパルス性ノ
イズを検知するノイズ検知部と、 該ノイズ検知部の検知出力を保持する出力保持部とを備
え、 前記ノイズ検知部にはインパルス性ノイズを含む電源電
圧を緩やかに変動させる時定数回路を設けて、 前記インパルス性ノイズの波高値が設定値を超えた後減
少する際に、前記時定数回路を流れる電流の方向を逆転
させて、前記出力保持部からのノイズ出力を前記インパ
ルス性ノイズの消滅後も維持させることを特徴とする電
源ノイズセンサ。 - 【請求項２】 前記ノイズ検知部が、 電源端子とグランドとの間に直列接続された第１の抵
抗、第２の抵抗および第３の抵抗と、 前記第１の抵抗および第２の抵抗とともに前記時定数回
路を構成し、かつ第２の抵抗に並列接続されたコンデン
サと、 前記第２の抵抗と第３の抵抗との接続点にベースが接続
され、コレクタが第４の抵抗を介して前記電源端子に接
続され、エミッタがグランドに接続された第１のトラン
ジスタとから構成されていることを特徴とする請求項１
に記載の電源ノイズセンサ。 - 【請求項３】 前記出力保持部が、 前記第４の抵抗と第１のトランジスタのコレクタとを結
ぶ接続点とグランドとの間に直列接続された第５の抵抗
および第６の抵抗と、 該第５の抵抗と第６の抵抗との接続点にベースが接続さ
れ、コレクタが前記第１の抵抗と第２の抵抗との接続点
に接続され、エミッタがグランドに接続された第２のト
ランジスタとから構成されていることを特徴とする請求
項２に記載の電源ノイズセンサ。 - 【請求項４】 インパルス性ノイズ検知前の第１のトラ
ンジスタのベース電流よりも、インパルス性ノイズ検知
後の第２のトランジスタのベース電流を大きくしたこと
を特徴とする請求項３に記載の電源ノイズセンサ。 - 【請求項５】電源オン時またはノイズ検出後に前記第１
のトランジスタをオンにするリセット回路を設け、該リ
セット回路が、前記第２のトランジスタのベース電位を
グランドに落とす第１のスイッチ回路であることを特徴
とする請求項３または請求項４に記載の電源ノイズセン
サ。 - 【請求項６】電源オン時またはノイズ検出後に前記第１
のトランジスタをオンにするリセット回路を設け、該リ
セット回路が、前記第２のトランジスタのコレクタを電
源端子に接続する第２のスイッチ回路であることを特徴
とする請求項３または請求項４に記載の電源ノイズセン
サ。 - 【請求項７】電源オン時またはノイズ検出後に前記第１
のトランジスタをオンにするリセット回路を設け、該リ
セット回路が、前記第１のトランジスタのコレクタ電位
をグランドに落とす第３のスイッチ回路であることを特
徴とする請求項３または請求項４に記載の電源ノイズセ
ンサ。 - 【請求項８】前記ノイズ検出部および出力保持部を一組
として、これらの複数組が並列接続され、かつ各組の前
記時定数回路の時定数が異なることを特徴とする請求項
１乃至請求項７のいずれかに記載の電源ノイズセンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001024862A JP3598976B2 (ja) | 2001-01-31 | 2001-01-31 | 電源ノイズセンサ |
| US10/059,005 US6605929B2 (en) | 2001-01-31 | 2002-01-30 | Power supply noise sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001024862A JP3598976B2 (ja) | 2001-01-31 | 2001-01-31 | 電源ノイズセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002228696A true JP2002228696A (ja) | 2002-08-14 |
| JP3598976B2 JP3598976B2 (ja) | 2004-12-08 |
Family
ID=18889947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001024862A Expired - Fee Related JP3598976B2 (ja) | 2001-01-31 | 2001-01-31 | 電源ノイズセンサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6605929B2 (ja) |
| JP (1) | JP3598976B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007120945A (ja) * | 2005-10-24 | 2007-05-17 | Nec Corp | ノイズ測定回路、該測定回路に用いられるノイズ測定方法及び該測定回路が設けられている大規模集積回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4420156B2 (ja) * | 2000-06-14 | 2010-02-24 | 日本電気株式会社 | 半導体装置 |
| US7060654B2 (en) * | 2003-10-28 | 2006-06-13 | Hewlett-Packard Development Company | Imaging media and materials used therein |
| US7157947B2 (en) * | 2003-12-09 | 2007-01-02 | Intel Corporation | Power supplies noise detector for integrated circuits |
| DE102004029520B4 (de) * | 2004-06-18 | 2008-12-24 | Infineon Technologies Ag | Transistor-Anordnung mit Rauscherfassung |
| US7301320B2 (en) * | 2005-01-21 | 2007-11-27 | International Business Machines Corporation | On-chip high frequency power supply noise sensor |
| US20070164753A1 (en) * | 2006-01-18 | 2007-07-19 | International Business Machines Corporation | Power supply history monitor |
| JP2011244350A (ja) * | 2010-05-20 | 2011-12-01 | Nec Corp | 光トランシーバ及び光トランシーバの制御方法 |
| US8513957B2 (en) | 2010-06-02 | 2013-08-20 | International Business Machines Corporation | Implementing integral dynamic voltage sensing and trigger |
| US8493075B2 (en) | 2010-09-08 | 2013-07-23 | International Business Machines Corporation | Method and apparatus for preventing circuit failure |
| CN104578755B (zh) * | 2014-12-22 | 2017-07-18 | 晶焱科技股份有限公司 | 电源式电磁干扰抑制滤波器 |
| US10084437B1 (en) | 2017-08-01 | 2018-09-25 | Nxp Usa, Inc. | Power supply noise sensor |
| CN111670366B (zh) * | 2020-03-09 | 2022-11-18 | 深圳市汇顶科技股份有限公司 | 电压攻击检测电路和芯片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2703890B2 (ja) | 1986-11-27 | 1998-01-26 | 日本電気株式会社 | 半導体集積回路 |
| JP2953761B2 (ja) | 1990-08-31 | 1999-09-27 | 富士通株式会社 | 電源ノイズ検出回路 |
| JPH0954620A (ja) | 1995-08-18 | 1997-02-25 | Mitsubishi Electric Corp | 電源監視回路 |
| TW364600U (en) * | 1998-11-21 | 1999-07-11 | Sunonwealth Electr Mach Ind Co | Noise measuring equipment |
| KR100308215B1 (ko) * | 1999-08-12 | 2001-11-01 | 윤종용 | 감지 노이즈를 최소화할 수 있는 랜덤 액세스 메모리 장치 |
-
2001
- 2001-01-31 JP JP2001024862A patent/JP3598976B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-30 US US10/059,005 patent/US6605929B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007120945A (ja) * | 2005-10-24 | 2007-05-17 | Nec Corp | ノイズ測定回路、該測定回路に用いられるノイズ測定方法及び該測定回路が設けられている大規模集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020105308A1 (en) | 2002-08-08 |
| JP3598976B2 (ja) | 2004-12-08 |
| US6605929B2 (en) | 2003-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3598976B2 (ja) | 電源ノイズセンサ | |
| US7760476B2 (en) | Threshold voltage method and apparatus for ESD protection | |
| US4843255A (en) | Self-latching monostable circuit | |
| US7142400B1 (en) | Method and apparatus for recovery from power supply transient stress conditions | |
| JPH08294229A (ja) | 半導体集積回路装置 | |
| US7415647B2 (en) | Test mode for pin-limited devices | |
| US7545149B2 (en) | Driver and receiver circuit for a remotely arranged circuit and corresponding method | |
| US7275011B2 (en) | Method and apparatus for monitoring integrated circuit temperature through deterministic path delays | |
| US20050218939A1 (en) | Under-voltage detection circuit | |
| JP2006112889A (ja) | 電源電圧検出回路 | |
| JP2004304334A (ja) | 半導体装置及びリセット信号送出方法 | |
| US6745338B1 (en) | System for automatically selecting clock modes based on a state of clock input pin and generating a clock signal with an oscillator thereafter | |
| CN210898496U (zh) | 电子电路和电子设备 | |
| JP3196756B2 (ja) | 半導体集積回路測定装置 | |
| US6670832B1 (en) | Glitch detect filter | |
| JP2002259357A (ja) | マイクロコンピュータ | |
| JP3169931B2 (ja) | 半導体装置とそのノイズ検出方法 | |
| JPH04115634A (ja) | 電源ノイズ検出回路 | |
| JP2616573B2 (ja) | 電圧検出回路 | |
| JP2775088B2 (ja) | 異常検出装置 | |
| JP2558332Y2 (ja) | 電圧監視回路 | |
| US20070164753A1 (en) | Power supply history monitor | |
| JPH0358615A (ja) | 検出回路 | |
| JP2011176398A (ja) | 発振停止検出回路 | |
| CN112311337A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |