JP2002259357A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 従来のマイクロコンピュータは、マイクロコ
ンピュータの電源端子が何らかの理由で電気的にオープ
ンになったとしても、マイクロコンピュータが動作を続
けることが可能であるので、電源端子が電気的にオープ
ンであるかどうかを判断することが困難である等の課題
があった。 【解決手段】 リセット入力端子３とリセット回路９と
の間に、抵抗３０，３１、コンパレータ３２、ＲＳフリ
ップフロップ３３、遅延回路３４、Ｎチャネルトランジ
スタ３５を配置し、リセット入力端子３の電圧レベルを
監視する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロコンピ
ュータに接続する外部電源の電気的なオープンを検出す
るための電源端子オープン検出回路を内蔵したマイクロ
コンピュータに関するものである。

【０００２】

【従来の技術】自動車などに使用される電子機器のシス
テム設計を行う際に、フェイルセーフを考慮したシステ
ム設計は重要である。特に、電子機器に内蔵されるマイ
クロコンピュータにおいて、電源端子や発振端子につい
ては、フェイルセーフを考慮したシステム設計が必要で
ある。近年、マイクロコンピュータに発振停止検出回路
を内蔵することが容易になったために、発振端子につい
てはフェイルセーフを考慮したシステム設計が容易にな
った。また、電源端子の電気的なショートについては、
マイクロコンピュータに内蔵された電圧低下検出回路に
よって検出することができる。

【０００３】しかしながら、マイクロコンピュータにお
いて、電源端子の電気的なオープンについては検出する
ことが困難である。マイクロコンピュータを実装した基
板において、マイクロコンピュータの電源端子が、例え
ば不十分な半田付けによって電気的にオープンになって
いた場合でも、マイクロコンピュータは動作をすること
が可能であるために、電源端子が電気的にオープンであ
るかどうかを判断することが困難である。

【０００４】次に、電源端子が電気的にオープンになっ
ていた場合でも、マイクロコンピュータが動作をするこ
とが可能である理由を説明する。図３は従来のマイクロ
コンピュータを示す概略回路図である。図３において、
１０１はマイクロコンピュータ、１０２はマイクロコン
ピュータ１０１の入力端子、１０３はマイクロコンピュ
ータ１０１のリセット入力端子、１０４はマイクロコン
ピュータ１０１の基準電圧入力端子、１０５はマイクロ
コンピュータ１０１の電源端子、１０６は一方を入力端
子１０２に接続され他方を外部電源１１４に接続されて
いるプルアップ抵抗、１０７はリセット入力端子１０３
に接続されているパワーオンリセット回路、１０８はマ
イクロコンピュータ１０１に内蔵され入力端子１０２に
接続されている入力回路、１０９はマイクロコンピュー
タ１０１に内蔵されリセット入力端子１０３に接続され
たリセット回路、１１０はアノード側を入力端子１０２
と入力回路１０８との間に接続されカソード側を内部電
源１２０に接続されている寄生ダイオード、１１１はア
ノード側をＧＮＤ１２５に接続されカソード側を入力端
子１０２と入力回路１０８との間に接続されている寄生
ダイオード、１１２はアノード側をリセット入力端子１
０３とリセット回路１０９との間に接続されカソード側
を内部電源１２１に接続されている寄生ダイオード、１
１３はアノード側をＧＮＤ１２６に接続されカソード側
をリセット入力端子１０３とリセット回路１０９との間
に接続されている寄生ダイオードである。なお、寄生ダ
イオード１１０，１１１は、入力端子１０２と入力回路
１０８との間に設けられている外来サージ保護回路の等
価回路であり、寄生ダイオード１１２，１１３は、リセ
ット入力端子１０３とリセット回路１０９との間に設け
られている外来サージ保護回路の等価回路である。

【０００５】また、図３において、１１４はプルアップ
抵抗１０６に接続された外部電源、１１５はパワーオン
リセット回路１０７に接続された外部電源、１１６は基
準電圧入力端子１０４に接続された外部電源、１１７は
電源端子１０５に接続された外部電源、１１８は入力回
路１０８に接続された内部電源、１１９はリセット回路
１０９に接続された内部電源、１２０は寄生ダイオード
１１０のカソード側に接続された内部電源、１２１は寄
生ダイオード１１２のカソード側に接続された内部電
源、１２２は基準電圧入力端子１０４に接続されたＡ／
Ｄ変換器用基準電圧、１２３は電源端子１０５に接続さ
れた内部電源、１２４はパワーオンリセット回路１０７
に接続されたＧＮＤ、１２５は寄生ダイオード１１１の
アノード側に接続されたＧＮＤ、１２６は寄生ダイオー
ド１１３のアノード側に接続されたＧＮＤ、１２７は入
力回路１０８に接続されたＧＮＤ、１２８はリセット回
路１０９に接続されたＧＮＤ、１２９はリセット回路１
０９から出力される内部リセット信号ＲＳＴである。

【０００６】次に動作について説明する。外部電源１１
７をマイクロコンピュータ１０１の電源端子１０５に接
続することにより、マイクロコンピュータ１０１の内部
電源１２３，１１８，１１９，１２０，１２１にそれぞ
れ電源が供給される。また、マイクロコンピュータ１０
１の入力端子１０２は、通常、外部電源１１４とプルア
ップ抵抗１０６によってプルアップされている。入力端
子１０２には図示されない外来サージ保護回路が付加さ
れており、結果として寄生ダイオード１１０が入力端子
１０２と内部電源１２０との間に付加される。また、同
様に、リセット入力端子１０３には図示されない外来サ
ージ保護回路が付加されており、結果として寄生ダイオ
ード１１２がリセット入力端子１０３と内部電源１２１
との間に付加される。上記に示されたような状態におい
て、外部電源１１７と電源端子１０５との接続がはずれ
た場合について、即ち、マイクロコンピュータ１０１の
電源端子１０５が電気的にオープンになった場合の動作
について説明する。

【０００７】以下の説明では、それぞれの外部電源１１
４，１１５，１１６，１１７の電圧が５［Ｖ］とする。
外部電源１１７と電源端子１０５との接続が何らかの理
由ではずれている場合、外部電源１１７から電源端子１
０５を介してそれぞれの内部電源１２３，１１８，１１
９，１２０，１２１に電圧５［Ｖ］が供給されなくな
る。その結果、それぞれの内部電源１２３，１１８，１
１９，１２０，１２１の電圧は５［Ｖ］以下に降下す
る。一方、外部電源１１７以外の外部電源１１４，１１
５，１１６はそれぞれ所定の位置に接続されており、入
力端子１０２、リセット入力端子１０３および基準電圧
入力端子１０４には、それぞれ電圧５［Ｖ］が入力され
ている。

【０００８】ここで、マイクロコンピュータ１０１内の
寄生ダイオード１１０，１１２について説明する。寄生
ダイオード１１０，１１２のカソード側に接続されてい
るそれぞれの内部電源１２０，１２１の電圧が５［Ｖ］
以下に降下しており、さらに、入力端子１０２、リセッ
ト入力端子１０３には、それぞれ電圧５［Ｖ］が入力さ
れている。このことによって、それぞれの寄生ダイオー
ド１１０，１１２は、順方向にバイアスされるのでオン
状態になる。即ち、寄生ダイオード１１０，１１２を介
して、入力端子１０２およびリセット入力端子１０３か
ら内部電源１２０，１２１に電源供給されることにな
る。

【０００９】但し、内部電源１２０，１２１に供給され
る電圧は５［Ｖ］ではない。寄生ダイオード１１０，１
１２を介して供給されるので、入力端子１０２およびリ
セット入力端子１０３から供給される電圧である５
［Ｖ］と、寄生ダイオード１１０，１１２におけるオン
状態になる電圧である約０．６［Ｖ］との差である約
４．４［Ｖ］が内部電源１２０，１２１に供給される電
圧になる。マイクロコンピュータ１０１が動作するため
に必要な電圧は、５［Ｖ］±１０％（４．５［Ｖ］〜
５．５［Ｖ］）が一般的であるが、約４．４［Ｖ］であ
っても充分に動作することができる電圧である。しか
し、内部電源１２３，１１８，１１９，１２０，１２１
が所定の電圧よりも低い場合において、マイクロコンピ
ュータ１０１が動作をしている場合、わずかなノイズに
よって誤動作する可能性が高いので、不安定な動作にな
る。

【００１０】

【発明が解決しようとする課題】従来のマイクロコンピ
ューターは以上のように構成されているので、マイクロ
コンピュータを実装した基板において、マイクロコンピ
ュータの電源端子が例えば不十分な半田付け等が原因で
電気的にオープンになったとしても、マイクロコンピュ
ータが動作を続けることが可能なので、電源端子が電気
的にオープンであるかどうかを判断することが困難であ
るという課題があった。

【００１１】また、従来のマイクロコンピュータは、マ
イクロコンピュータの電源端子が電気的にオープンにな
ったとしても、速やかに対処を行うことができないとい
う課題があった。

【００１２】この発明は上記のような課題を解決するた
めになされたもので、マイクロコンピュータの電源端子
が電気的にオープンになった際に、速やかに電源端子が
電気的にオープンであるかどうかを正確に判断し、その
判断結果を容易に外部から監視することができるマイク
ロコンピュータを得ることを目的とする。

【００１３】

【課題を解決するための手段】この発明に係るマイクロ
コンピュータは、リセット入力端子に接続し内部電源電
圧と比較するリセット電圧を設定するリセット電圧設定
回路と、リセット電圧設定回路により設定されたリセッ
ト電圧と内部電源電圧とを比較する電圧比較回路と、電
圧比較回路が出力した情報を保持すること及び保持した
情報をリセットするフリップフロップ回路と、フリップ
フロップ回路の出力を遅延する遅延回路と、遅延回路の
出力をゲートに印加しドレインがリセット入力端子に接
続するトランジスタとを備えるようにしたものである。

【００１４】この発明に係るマイクロコンピュータは、
リセット電圧設定回路が、一方をリセット入力端子に接
続し他方を電圧比較回路に接続する第１の抵抗と、一方
を第１の抵抗および電圧比較回路に接続し他方を接地す
る第２の抵抗とを備えるようにしたものである。

【００１５】この発明に係るマイクロコンピュータは、
電圧比較回路、フリップフロップ回路および遅延回路
が、基準電圧から電源供給されるようにしたものであ
る。

【００１６】この発明に係るマイクロコンピュータは、
フリップフロップ回路の保持した情報をリセットするた
めの信号が、マイクロコンピュータに内蔵されているリ
セット回路が出力する内部リセット信号であるようにし
たものである。

【００１７】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イクロコンピュータを示す概略回路図である。図１にお
いて、１はマイクロコンピュータ、２はマイクロコンピ
ュータ１の入力端子、３はマイクロコンピュータ１のリ
セット入力端子、４はマイクロコンピュータ１の基準電
圧入力端子、５はマイクロコンピュータ１の電源端子、
６は一方を入力端子２に接続され他方を外部電源１４に
接続されたプルアップ抵抗、７はリセット入力端子３に
接続され電源投入によってマイクロコンピュータ１にリ
セットをかけるためのパワーオンリセット回路、８はマ
イクロコンピュータ１に内蔵されており入力端子２に接
続され入力端子２に入力された“Ｈｉｇｈ”“Ｌｏｗ”
レベルをマイクロコンピュータ１の内部に取り込むため
のインタフェース部分である入力回路、９はマイクロコ
ンピュータ１に内蔵されておりリセット入力端子３に接
続されリセット入力端子３に入力された“Ｈｉｇｈ”
“Ｌｏｗ”レベルを基に内部リセット信号ＲＳＴ２９を
発生させるリセット回路、１０はアノード側を入力端子
２と入力回路８との間に接続されカソード側を内部電源
２０に接続されている寄生ダイオード、１１はアノード
側をＧＮＤ２５に接続されカソード側を入力端子２と入
力回路８との間に接続されている寄生ダイオード、１２
はアノード側をリセット入力端子３とリセット回路９と
の間に接続されカソード側を内部電源２１に接続されて
いる寄生ダイオード、１３はアノード側をＧＮＤ２６に
接続されカソード側をリセット入力端子３とリセット回
路９との間に接続されている寄生ダイオードである。な
お、寄生ダイオード１０，１１は、入力端子２と入力回
路８との間に設けられている図示されない外来サージ保
護回路の等価回路であり、寄生ダイオード１２，１３
は、リセット入力端子３とリセット回路９との間に設け
られている図示されない外来サージ保護回路の等価回路
である。

【００１８】また、図１において、１４はプルアップ抵
抗６に接続された外部電源、１５はパワーオンリセット
回路７に接続された外部電源、１６は基準電圧入力端子
４に接続された外部電源、１７は電源端子５に接続され
た外部電源、１８は入力回路８に接続された内部電源、
１９はリセット回路９に接続された内部電源、２０は寄
生ダイオード１０のカソード側に接続された内部電源、
２１は寄生ダイオード１２のカソード側に接続された内
部電源、２２は基準電圧入力端子４に接続された比較動
作に使用する基準電圧を発生させるための専用電源であ
り本発明においては後述する電源端子オープン検出回路
４７にも使用されるＡ／Ｄ変換器用基準電圧、２３は電
源端子５に接続された内部電源、２４はパワーオンリセ
ット回路７に接続されたＧＮＤ、２５は寄生ダイオード
１１のアノード側に接続されたＧＮＤ、２６は寄生ダイ
オード１３のアノード側に接続されたＧＮＤ、２７は入
力回路８に接続されたＧＮＤ、２８はリセット回路９に
接続されたＧＮＤ、２９はリセット回路９が出力する内
部リセット信号ＲＳＴ（内部リセット信号）である。

【００１９】上記に示された構成は従来のマイクロコン
ピュータと同様の構成である。実施の形態１によるマイ
クロコンピュータは上記の構成に加え、以下に示す構成
を有する。さらに、図１において、３０，３１は直列接
続された抵抗（リセット電圧設定回路）であり、抵抗
（第１の抵抗）３０は一方をリセット入力端子３に接続
され、他方を抵抗（第２の抵抗）３１に接続されてお
り、抵抗３１は一方を抵抗３０に接続され、他方をＧＮ
Ｄ（接地）４３に接続されている。３２は２つの入力信
号を比較して一致していれば“Ｈｉｇｈ”の信号を出力
し一致していなければ“Ｌｏｗ”の信号を出力するコン
パレータ（電圧比較回路）、３３はコンパレータ３２の
出力がＳ入力に接続され内部リセット信号ＲＳＴ２９が
Ｒ入力に接続されているＲＳフリップフロップ（フリッ
プフロップ回路）、３４はＲＳフリップフロップ３３の
Ｑ出力が接続された遅延回路である。３５はゲートが遅
延回路３４の出力に接続し、ドレインがリセット入力端
子３に接続し、ソースがＧＮＤ４２に接続しているＮチ
ャネルトランジスタ（トランジスタ）である。３６は抵
抗３０と抵抗３１との接続点、３７は接続点３６におけ
る電圧値でありコンパレータ３２に入力されるリセット
電圧Ｖ_RST （リセット電圧）である。

【００２０】３８はコンパレータ３２に入力する内部電
源、３９はコンパレータ３２に電源供給するＡ／Ｄ変換
器用基準電圧（基準電圧）、４０はＲＳフリップフロッ
プ３３に電源供給するＡ／Ｄ変換器用基準電圧（基準電
圧）、４１は遅延回路３４に電源供給するＡ／Ｄ変換器
用基準電圧（基準電圧）、４２はＮチャネルトランジス
タ３５のソースに接続するＧＮＤ、４３は抵抗３１に接
続するＧＮＤ、４４はコンパレータ３２に接続するＧＮ
Ｄ、４５はＲＳフリップフロップ３３に接続するＧＮ
Ｄ、４６は遅延回路３４に接続するＧＮＤである。４７
は抵抗３０，３１、コンパレータ３２、ＲＳフリップフ
ロップ３３、遅延回路３４、Ｎチャネルトランジスタ３
５、内部電源３８、Ａ／Ｄ変換器用基準電圧３９，４
０，４１、ＧＮＤ４２〜４６で構成され、リセット入力
端子３とリセット回路９との間に接続される電源端子オ
ープン検出回路である。

【００２１】次に動作について説明する。図２はこの発
明の実施の形態１によるマイクロコンピュータの論理動
作を示すタイムチャート図である。外部電源１７をマイ
クロコンピュータ１の電源端子５に接続することによ
り、マイクロコンピュータ１の内部電源２３，１８，１
９，２０，２１，３８にそれぞれ電源が供給される。ま
た、マイクロコンピュータ１の入力端子２は、通常、外
部電源１４とプルアップ抵抗６によってプルアップされ
ている。入力端子２には図示されない外来サージ保護回
路が付加されており、結果として寄生ダイオード１０が
入力端子２と内部電源２０との間に付加され、同様に、
リセット入力端子３には図示されない外来サージ保護回
路が付加されており、結果として寄生ダイオード１２が
リセット入力端子３と内部電源２１との間に付加され
る。

【００２２】時刻Ｔ１において、外部電源１４，１５，
１６，１７が同時に電圧５［Ｖ］の電源供給を開始する
と、ほぼ同時にＡ／Ｄ変換器用基準電圧２２，３９，４
０，４１と、内部電源２３，１８，１９，２０，２１，
３８と、入力端子２に電圧５［Ｖ］の電源供給が行われ
る。以下、図２のタイムチャート図において、電圧が５
［Ｖ］または４．６［Ｖ］になった状態を“Ｈｉｇｈ”
と称し、電圧が０［Ｖ］になった状態を“Ｌｏｗ”と称
する。

【００２３】時刻Ｔ２において、リセット入力端子３が
パワーオンリセット回路７の出力により“Ｈｉｇｈ”に
なる。ここで、リセット入力端子３の立ち上がり時間
（Ｔ２）は、外部電源１４，１５，１６，１７が“Ｈｉ
ｇｈ”になる時間（Ｔ１）と同時ではなく、遅れる必要
がある。その理由について、説明する。

【００２４】マイクロコンピュータ１を初期化するため
に、リセットをかける必要があるが、一般的に、このリ
セットを行うタイミングには制限がある。マイクロコン
ピュータ１をリセット状態にするためには、電源電圧が
規格内にあり、クロック入力発振周波数が安定している
時に、リセット入力端子３に“Ｌｏｗ”の信号を所定の
時間だけ入力する必要がある。即ち、マイクロコンピュ
ータ１が動作可能状態である時に、リセット入力端子３
に“Ｌｏｗ”の信号を入力する。実際には、外部電源１
４，１５，１６，１７の電圧が５［Ｖ］の場合、マイク
ロコンピュータの動作範囲は５［Ｖ］±１０％（４．５
［Ｖ］〜５．５［Ｖ］）が一般的であるので、外部電源
１５が４．５［Ｖ］となってから、所定の時間だけリセ
ット入力端子３に“Ｌｏｗ”の信号を入力する必要があ
るので、リセット入力端子３の立ち上がり時間（Ｔ２）
は、外部電源１４，１５，１６，１７が“Ｈｉｇｈ”な
る時間（Ｔ１）より遅れることになる。

【００２５】また、時刻Ｔ２において、リセット入力端
子３が“Ｈｉｇｈ”になると、その信号はリセット回路
９に入力され、リセット回路９は内部リセット信号ＲＳ
Ｔ２９を出力する。本発明では、内部リセット信号２９
は、リセット入力端子３の逆位相波形であり、リセット
入力端子３への入力波形に同期して変化するものとして
いるが、これに限定されるものではなく、リセット入力
端子３への入力波形に基づいて、内部リセット信号ＲＳ
Ｔ２９を任意の時間だけ出力するものであってもよい。

【００２６】また、時刻Ｔ２において、リセット入力端
子３が“Ｈｉｇｈ”になると、リセット電圧Ｖ_RST ３６
が“Ｈｉｇｈ”になる。本発明では、外部電源１４，１
５，１６，１７の電圧が５［Ｖ］、つまり内部電源３８
が５［Ｖ］であるので、リセット電圧Ｖ_RST ３６が“Ｈ
ｉｇｈ”の時の電圧は、抵抗３０，３１による抵抗分割
によって、４．６［Ｖ］に設定されている。ここで、リ
セット電圧Ｖ_RST ３６が４．６［Ｖ］に設定されている
理由を説明する。

【００２７】一般的なコンパレータの精度は、±２０
［ｍＶ］程度であるので、リセット電圧Ｖ_RST ３６が
４．６［Ｖ］である時、内部電源３８が４．５８［Ｖ］
程度まで低下するとコンパレータ３２の出力は“Ｈｉｇ
ｈ”に変化し、その後、内部電源３８が４．６２［Ｖ］
程度まで上昇するとコンパレータ３２の出力は“Ｌｏ
ｗ”に変化する。ところで、リセット入力端子３の入力
電圧における絶対最大定格（これ以上、印加してはなら
ないと定められている電圧）は、一般的に電源電圧＋
０．３［Ｖ］であるので、電源電圧が５［Ｖ］である場
合に、リセット入力端子３の入力電圧は５．３［Ｖ］以
下となる。

【００２８】ここで、外部電源１４，１５，１６，１７
の電圧が５［Ｖ］、つまり内部電源３８が５［Ｖ］であ
り、リセット入力端子３の入力電圧が５．３［Ｖ］であ
る場合について考える。電源端子５が正常である場合、
内部電源３８は５［Ｖ］である。コンパレータ３２の出
力が“Ｈｉｇｈ”に変化しないようにするためには、リ
セット電圧Ｖ_RST ３６が４．９８［Ｖ］以下でなければ
ならない。また、コンパレータ３２の精度のばらつきを
考慮すると、リセット電圧Ｖ_RST ３６は、リセット入力
端子３の入力電圧が５．３［Ｖ］である場合、４．９
［Ｖ］程度以下でなければならない。

【００２９】寄生ダイオード１０〜１３がオン状態にな
るのに必要な電圧は、一般的に０．６［Ｖ］〜０．７
［Ｖ］程度であるが、使用環境の変化等によって温度が
上昇するとオン状態になるのに必要な電圧は低下する。
このことを考慮して、０．５［Ｖ］をオン状態になるの
に必要な電圧の下限とする場合について考える。電源端
子５がオープンになった場合、内部電源３８が４．５
［Ｖ］となる。コンパレータ３２の出力が“Ｈｉｇｈ”
に変化するためには、リセット電圧Ｖ_RST ３６は、４．
５２［Ｖ］以上でなければならない。また、コンパレー
タ３２の精度のばらつきを考慮すると、リセット電圧Ｖ
_RST ３６は、リセット入力端子３の入力電圧が５．０
［Ｖ］である場合、４．６［Ｖ］程度以上でなければな
らない。

【００３０】以上説明したことを考慮して、抵抗３１，
３２の抵抗値の比率を、抵抗３１：抵抗３２＝３：３７
とすると、リセット入力端子３の入力電圧が５．３
［Ｖ］である場合、リセット電圧Ｖ_RST ３６は、５．３
×３７／４０＝４．９０２５［Ｖ］となり、リセット入
力端子３の入力電圧が５．０［Ｖ］である場合、リセッ
ト電圧Ｖ_RST ３６は、５．０×３７／４０＝４．６２５
０［Ｖ］となる。上記に説明したリセット電圧Ｖ_RST ３
６の上限・下限をほぼ満足しているので、抵抗３１，３
２の抵抗値の比率を、抵抗３１：抵抗３２＝３：３７と
している。このことによって、リセット入力端子３の入
力電圧が５．０［Ｖ］である場合、リセット電圧Ｖ_RST
３６は、約４．６［Ｖ］となる。なお、本発明では、リ
セット電圧Ｖ _RST ３６は４．６［Ｖ］と設定している
が、これに限定されるものではなく、内部電源の電圧値
や使用環境に応じて適宜設定されるものである。また、
リセット電圧Ｖ_RST ３６は、抵抗３１，３２の抵抗値の
比率によって設定されているが、これに限定されるもの
ではなく、３つ以上の抵抗を直列／並列に接続する回路
を用いてもよく、さらに、抵抗ではなくダイオードやト
ランジスタを用いてもよい。

【００３１】また、時刻Ｔ２において、コンパレータ３
２の出力は、内部電源３８が５［Ｖ］であり、リセット
電圧Ｖ_RST ３６が４．６［Ｖ］であるので、“Ｌｏｗ”
を出力する。ＲＳフリップフロップ３３の出力は、Ｓ入
力がコンパレータ３２の出力である“Ｌｏｗ”であり、
Ｒ入力が内部リセット信号ＲＳＴ２９であって“Ｈｉｇ
ｈ”から“Ｌｏｗ”に変化しているので、ＲＳフリップ
フロップ３３は“Ｌｏｗ”を出力する。また、遅延回路
３４はＲＳフリップフロップ３３の出力を、予め設定さ
れた時間だけ出力を遅らせるので“Ｌｏｗ”を出力す
る。遅延回路３４の出力は、Ｎチャネルトランジスタ３
５のゲートに入力されるので、Ｎチャネルトランジスタ
３５はオフ状態を継続し、リセット入力端子３も“Ｈｉ
ｇｈ”を継続する。なお、コンパレータ３２、ＲＳフリ
ップフロップ３３、遅延回路３４の電源供給は、それぞ
れＡ／Ｄ変換器用基準電圧３９，４０，４１から供給さ
れており、電源端子５が電気的にオープンになった場合
の影響を受けないようにしている。

【００３２】次に、電源端子５が電気的にオープンにな
った場合の動作について説明する。先ず、外部電源１７
と電源端子５との接続が何らかの理由ではずれている場
合、外部電源１７から電源端子５を介してそれぞれの内
部電源２３，１８，１９，２０，２１，３８に電圧５
［Ｖ］が供給されなくなる。その結果、それぞれの内部
電源２３，１８，１９，２０，２１，３８の電圧は５
［Ｖ］以下に降下する。一方、外部電源１７以外の外部
電源１４，１５，１６はそれぞれ所定の位置に接続され
ており、入力端子２、リセット入力端子３および基準電
圧入力端子４には、それぞれ電圧５［Ｖ］が入力されて
いる。

【００３３】図３に示された従来のマイクロコンピュー
タにおける寄生ダイオード１１０，１１２と同様に、こ
の発明の実施の形態１によるマイクロコンピュータ１内
の寄生ダイオード１０，１２においても、順方向にバイ
アスされるのでオン状態になる。その結果、寄生ダイオ
ード１０，１２を介して、入力端子２およびリセット入
力端子３から内部電源２０，２１に電源供給され、それ
ぞれの内部電源２３，１８，１９，２０，２１，３８の
電圧は、約４．４［Ｖ］となる。

【００３４】図２に示されたタイムチャート図におい
て、電源端子５が電気的にオープンになった時から内部
電源の電圧値が低下を開始し、内部電源の電圧値が４．
５８［Ｖ］になった時刻Ｔ３における動作を説明する。
時刻Ｔ３において、コンパレータ３２の出力は、内部電
源３８が４．５８［Ｖ］であり、リセット電圧Ｖ_RST ３
６が４．６［Ｖ］であるので、“Ｈｉｇｈ”を出力す
る。ＲＳフリップフロップ３３の出力は、Ｓ入力がコン
パレータ３２の出力である“Ｈｉｇｈ”であり、Ｒ入力
が内部リセット信号ＲＳＴ２９であって“Ｌｏｗ”であ
るので、ＲＳフリップフロップ３３は“Ｈｉｇｈ”を出
力する。また、遅延回路３４はＲＳフリップフロップ３
３の出力を、予め設定された時間だけ出力を遅らせるの
で、時刻Ｔ３においては“Ｌｏｗ”を出力する。遅延回
路３４の出力は、Ｎチャネルトランジスタ３５のゲート
に入力されるので、Ｎチャネルトランジスタ３５はオフ
状態を継続し、リセット入力端子３も“Ｈｉｇｈ”を継
続する。

【００３５】時刻Ｔ４において、遅延回路３４は、予め
設定された時間（Ｔ４−Ｔ３）が経過したので、ＲＳフ
リップフロップ３３の出力である“Ｈｉｇｈ”を出力す
る。遅延回路３４の出力は、Ｎチャネルトランジスタ３
５のゲートに入力されるので、Ｎチャネルトランジスタ
３５はオン状態になるので、リセット入力端子３は“Ｌ
ｏｗ”となる。リセット入力端子３が“Ｌｏｗ”になる
と、リセット電圧Ｖ_{RS T} ３６も同時に“Ｌｏｗ”になる
ので、コンパレータ３２の出力も“Ｌｏｗ”になる。内
部リセット信号ＲＳＴ２９は、リセット電圧Ｖ_RST ３６
の逆位相波形であるので、リセット電圧Ｖ_RST ３６が
“Ｌｏｗ”になると、内部リセット信号ＲＳＴ２９は
“Ｈｉｇｈ”になる。内部リセット信号ＲＳＴ２９は、
ＲＳフリップフロップ３３のＲ入力に入力され、コンパ
レータ３２の出力である“Ｌｏｗ”がＳ入力に入力され
るので、ＲＳフリップフロップ３３の出力は“Ｌｏｗ”
になる。遅延回路３４は、時刻Ｔ５まで“Ｈｉｇｈ”を
出力し続ける。

【００３６】時刻Ｔ５において、遅延回路３４が“Ｌｏ
ｗ”に変化すると、Ｎチャネルトランジスタ３５はオフ
状態となり、リセット入力端子３は“Ｈｉｇｈ”とな
る。そのため、リセット電圧Ｖ_RST ３６は“Ｈｉｇ
ｈ”、内部リセット信号ＲＳＴ２９は“Ｌｏｗ”、コン
パレータ３２の出力は“Ｈｉｇｈ”、ＲＳフリップフロ
ップ３３の出力は“Ｈｉｇｈ”となる。以降は、遅延回
路３４が交互に“Ｈｉｇｈ”、“Ｌｏｗ”を繰り返すこ
とにより、上記に説明した動作を繰り返す。

【００３７】以上のように、この実施の形態１によれ
ば、リセット入力端子３とリセット回路９との間に、抵
抗３０，３１、コンパレータ３２、ＲＳフリップフロッ
プ３３、遅延回路３４、Ｎチャネルトランジスタ３５を
配置したので、リセット入力端子３の電圧レベルを監視
することによって、電源端子５が電気的にオープンにな
ったことを容易に検出することが可能になるので、速や
かに対処を行うことができフェイルセーフ設計が容易に
行えるという効果を奏する。

【００３８】また、この実施の形態１によれば、コンパ
レータ３２、ＲＳフリップフロップ３３および遅延回路
３４の電源供給をＡ／Ｄ変換器用基準電圧によって供給
するようにしたので、電源端子５が電気的にオープンに
なった場合の内部電源の変動による影響がまったく無い
から、リセット入力端子３の電圧レベルを監視すること
によって、確実に電源端子５が電気的にオープンになっ
たことを容易に検出することが可能になるという効果を
奏する。

【００３９】さらに、この実施の形態１によれば、遅延
回路３４を電源オープン検出回路４７に加えることによ
って、確実に“Ｈｉｇｈ”“Ｌｏｗ”のパルスが得られ
るので、リセット入力端子３の電圧レベルを監視するこ
とによって、確実に電源端子５が電気的にオープンにな
ったことを容易に検出することが可能になるという効果
を奏する。

【００４０】さらに、この実施の形態１によれば、リセ
ット電圧Ｖ_RST ３６の設定を抵抗３０，３１によって行
ったので、ダイオード等を用いて構成する場合と比較し
て、リセット電圧Ｖ_RST ３６のばらつきが抑制され、消
費電力も小さいという効果を奏する。

【００４１】なお、この実施の形態１において、ＲＳフ
リップフロップ３３のＲ入力は、リセット回路９の出力
である内部リセット信号ＲＳＴ２９であるが、これに限
定されるものではなく、例えばマイクロコンピュータ１
の外部からリセット信号を導入した場合においても上記
と同様の効果を奏する。

【００４２】

【発明の効果】以上のように、この発明によれば、リセ
ット入力端子に接続し内部電源電圧と比較するリセット
電圧を設定するリセット電圧設定回路と、リセット電圧
設定回路により設定されたリセット電圧と内部電源電圧
とを比較する電圧比較回路と、電圧比較回路が出力した
情報を保持すること及び保持した情報をリセットするフ
リップフロップ回路と、フリップフロップ回路の出力を
遅延する遅延回路と、遅延回路の出力をゲートに印加
し、ドレインがリセット入力端子に接続するトランジス
タとを備えるように構成したので、リセット入力端子の
電圧レベルを監視することによって、電源端子が電気的
にオープンになったことを容易に検出することが可能に
なるので、速やかに対処を行うことができフェイルセー
フ設計が容易に行えるという効果を奏する。

【００４３】この発明によれば、リセット電圧設定回路
は、一方をリセット入力端子に接続し他方を電圧比較回
路に接続する第１の抵抗と、一方を第１の抵抗および電
圧比較回路に接続し他方を接地する第２の抵抗とを備え
るように構成したので、ダイオード等を用いて構成する
場合と比較して、リセット電圧のばらつきが抑制され、
消費電力も小さいという効果を奏する。

【００４４】この発明によれば、電圧比較回路、フリッ
プフロップ回路および遅延回路は、基準電圧から電源供
給されるように構成したので、電源端子が電気的にオー
プンになった場合の内部電源の変動による影響がまった
く無いため、リセット入力端子の電圧レベルを監視する
ことによって、確実に電源端子が電気的にオープンにな
ったことを容易に検出することが可能になるという効果
を奏する。

【００４５】この発明によれば、フリップフロップ回路
の保持した情報をリセットするための信号は、マイクロ
コンピュータに内蔵されているリセット回路が出力する
内部リセット信号であるように構成したので、マイクロ
コンピュータの外部からリセットする信号を導入する場
合と比較して、新たに外部入力端子を設ける必要がない
という効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるマイクロコン
ピュータを示す概略回路図である。

【図２】 この発明の実施の形態１によるマイクロコン
ピュータの論理動作を示すタイムチャート図である。

【図３】 従来のマイクロコンピュータを示す概略回路
図である。

【符号の説明】

１ マイクロコンピュータ、２ 入力端子、３ リセッ
ト入力端子、４ 基準電圧入力端子、５ 電源端子、６
プルアップ抵抗、７ パワーオンリセット回路、８
入力回路、９ リセット回路、１０，１１，１２，１３
寄生ダイオード、１４，１５，１６，１７ 外部電
源、１８，１９，２０，２１，２３，３８内部電源、２
２ Ａ／Ｄ変換器用基準電圧、２４，２５，２６，２
７，２８，４３，４４，４５，４６ ＧＮＤ、２９ 内
部リセット信号ＲＳＴ（内部リセット信号）、３０ 抵
抗（第１の抵抗）、３１ 抵抗（第２の抵抗）、３２
コンパレータ（電圧比較回路）、３３ ＲＳフリップフ
ロップ（フリップフロップ回路）、３４ 遅延回路、３
５ Ｎチャネルトランジスタ（トランジスタ）、３６接
続点、３７ リセット電圧Ｖ_RST （リセット電圧）、３
９，４０，４１ Ａ／Ｄ変換器用基準電圧（基準電
圧）、４２ ＧＮＤ（接地）、４７ 電源端子オープン
検出回路。

フロントページの続き Ｆターム(参考） 5B062 HH03 HH08 JJ06 5J032 AA02 AB02 AC14 5J055 AX39 AX58 AX66 BX41 DX13 DX65 EX07 EX21 EY01 EY21 EY29 EZ00 EZ10 EZ31 EZ50 FX12 FX17 FX35 GX00 GX01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 リセット入力端子に接続し内部電源電圧
   と比較するリセット電圧を設定するリセット電圧設定回
   路と、該リセット電圧設定回路により設定された前記リ
   セット電圧と前記内部電源電圧とを比較する電圧比較回
   路と、該電圧比較回路が出力した情報を保持すること及
   び保持した情報をリセットするフリップフロップ回路
   と、該フリップフロップ回路の出力を遅延する遅延回路
   と、該遅延回路の出力をゲートに印加しドレインが前記
   リセット入力端子に接続するトランジスタとを備えるマ
   イクロコンピュータ。
2. 【請求項２】 リセット電圧設定回路は、一方をリセッ
   ト入力端子に接続し他方を電圧比較回路に接続する第１
   の抵抗と、一方を前記第１の抵抗および前記電圧比較回
   路に接続し他方を接地する第２の抵抗とを備えることを
   特徴とする請求項１記載のマイクロコンピュータ。
3. 【請求項３】 電圧比較回路、フリップフロップ回路お
   よび遅延回路は、基準電圧から電源供給されることを特
   徴とする請求項１記載のマイクロコンピュータ。
4. 【請求項４】 フリップフロップ回路の保持した情報を
   リセットするための信号は、マイクロコンピュータに内
   蔵されているリセット回路が出力する内部リセット信号
   であることを特徴とする請求項１記載のマイクロコンピ
   ュータ。