JP2012069728A - 電源状態判定回路を有する集積回路 - Google Patents
電源状態判定回路を有する集積回路 Download PDFInfo
- Publication number
- JP2012069728A JP2012069728A JP2010213170A JP2010213170A JP2012069728A JP 2012069728 A JP2012069728 A JP 2012069728A JP 2010213170 A JP2010213170 A JP 2010213170A JP 2010213170 A JP2010213170 A JP 2010213170A JP 2012069728 A JP2012069728 A JP 2012069728A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- transistor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 85
- 238000010586 diagram Methods 0.000 description 43
- 230000015556 catabolic process Effects 0.000 description 18
- 101100163833 Arabidopsis thaliana ARP6 gene Proteins 0.000 description 17
- 239000000872 buffer Substances 0.000 description 17
- 230000007423 decrease Effects 0.000 description 13
- 230000005611 electricity Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 101100508416 Caenorhabditis elegans ifd-1 gene Proteins 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 101100042007 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SEC12 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 101150065142 sed2 gene Proteins 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】電源端子とグランド端子と入力端子と内部回路とが形成された集積回路において,入力端子と電源端子との間に設けられ,入力端子から前記電源端子への方向の一方向性回路と,電源端子が外部電源と接続しているか否かを検出して電源オープン検出信号を出力する電源状態判定回路とを有する。一方向性回路は,電源端子の電圧がゲートに印加される第1のトランジスタと,第1のトランジスタに直列に接続された第2のトランジスタとを有し,入力端子には外部電源の電圧が入力される。
【選択図】 図6
Description
図1は,第1の実施の形態における集積回路装置の構成図である。集積回路装置は,集積回路が形成されているチップCHIPと,チップCHIPを収容するパッケージPKGとを有する。チップCHIPは,本明細書では集積回路(IC)に対応する。この集積回路CHIPには,電源端子VDDと,グランド端子VSSと,入力端子INと,データの入出力端子DATAとが設けられている。電源端子VDDは電源配線14に接続され,グランド端子VSSはグランド配線16に接続されている。そして,内部回路10は,入力端子INに入力される入力信号に基づいて,データ入出力端子DATAからデータを入力しまたは出力する。
VDD=XRST-PMOSVth
ここで,XRSTは入力端子INの電圧であり外部の電源B-VDDと同じ電位である。
XRST>VDD+PMOSVth
つまり,実質的にVDDオープン状態と同じ電圧差がリセット端子XRSTと電源端子VDDとの間に生成され,電源オープン判定回路22が,電源オープン検出信号VDFOをLレベル(VDDオープン状態または電源低下状態)にし,VDDオープン状態を誤って検出している。
VDD=XRST−FDVth
一方,図2のIO回路におけるオープン状態の電源端子VDDの電位は,次の通りである。
VDD=XRST−PMOSVth
つまり,FDVth≒2PMOSVthであるので,電源端子VDDがオープン状態での電源VDDの電位は,図8のIO回路のほうがより低くなることを意味する。
VDD=XRST-PMOSVth
これに対して,PチャネルトランジスタM1,M1'から更に第2のトランジスタM1'を増加させた場合,第2のトランジスタM1'がオフ状態であるので,電源端子VDDの電圧は以下のとおり一定になる。
VDD=XRST-FDVth
図12は,第1の実施の形態における集積回路のIO回路の第2の例の回路とチップ断面を示す図である。この第2の例では,入力端子XRSTと電源端子VDDとの間の一方向性回路ESD1において,第1,第2のトランジスタM1,M1'はPチャネルMOSトランジスタであり,第2のトランジスタM1'は,第1のトランジスタM1と入力端子XRSTとの間に設けられ,そのゲートが第1のトランジスタM1のソース端子Sに接続されている。また,2つのトランジスタM1,M1'は,共に同じNウエル領域Nwell内に形成されている。そして,Nウエル領域Nwellは,N型コンタクト領域を介して電源端子VDDからバックゲートバイアスを供給されている。この例1では,電源端子VDDがオープン状態になって入力端子XRSTの電源B-VDDの電位より低下した場合,第2のトランジスタM1'も導通する。
VDD= XRST-FDVth
ただし,第2のトランジスタM1'の数を増やすと,電流経路Ittの電圧低下はN×PMOSVth(NはトランジスタM1,M1'の数)となり,N×PMOSVth>FDVthであるので電流経路Ifdが支配的になり,電源端子VDDの電圧は上記のXRST-FDVth以上は低下しない。
VDD=XRST-PMOSVth(L大)
この電圧は,図2のVDD=XRST-PMOSVthよりも低くなる。
VDD=XRST-2×PMOSVth
この電源端子VDDの電位は,図2の例VDD=XRST-PMOSVthよりも低くなっている。よって,電源端子VDDが正常に接続されている場合に,電源端子VDDのオープン状態を誤って検出することは抑制される。
VDD=XRST-N×PMOSVth
したがって,第2のトランジスタM2'の段数を増やすことで電源オープン判定回路の動作マージンをより大きくすることができる。
VDD=XRST-PMOSVth-FDVth
この電源端子VDDの電位は,図2の例VDD=XRST-PMOSVthよりも低くなっている。よって,電源端子VDDが正常に接続されている場合に,電源端子VDDのオープン状態を誤って検出することが抑制される。
VDD=XRST-PMOSVth-(N-1)×FDVth
図20は,第1の実施の形態における電源オープン判定回路の変型例を示す図である。図20において,IOセル30内の入力端子XRSTと電源端子VDDとの間の一方向性回路は,図6,7,8の第1の例と同じである。そして,図20の電源電圧検出回路22’は,図6の電源オープン判定回路22とは異なっている。
第2の実施の形態では,VSSオープン状態を検出するVSSオープン検出回路に関する。
Vn01=RM13*VDD/(RM11+RM13)
Vn02=RM14*VDD/(RM12+RM14)
で,RM13>RM14,RM11=RM12であるので,Vn01>Vn02となる。その結果,コンパレータComp1は,出力VSSDETをHレベルにする。これは,チップのグランド端子VSSが外部のグランド端子GNDに接続された状態を検出している。
Vn01=RM13*(VDD−NMOSVth)/(RM13+RM11)
Vn02=RM14*(VDD−NMOSVth)/(RM14+RM12)
で,RM13<RM14,RM11=RM12であるので,Vn01<Vn02となる。その結果,コンパレータ122は,反転して,出力ノードn03をLレベルにする。これは,チップのグランド端子VSSが外部のグランド端子GNDに接続されていないオープン状態を検出している。
SCK<VSS-NMOSVth
つまり,実質的にVSSオープン状態と同じ電圧差がクロック端子SCKとグランド端子VSSとの間に生成され,グランドオープン判定回路12がノードn03をLレベルにしてVSSオープン状態を誤って検出している。
VSS=SCK(GND)+2×NMOSVth
このグランド端子VSSの電位は,図22の例VSS=SCK(GND)+NMOSVthよりも高くなっている。よって,グランド端子VSSが正常に接続されている場合に,グランド端子VSSのオープン状態を誤って検出することは抑制される。
VSS=SCK(GND)+N×NMOSVth
つまり,トランジスタM2’を増やせば増やすほど,グランドオープン状態のグランド端子VSSの電圧を高くすることができ,ノードn01,n02間の電圧を広げることができる。
VSS=SCK(GND)+NMOSVth+FDVth
このグランド端子VSSの電位は,図22の例VSS=SCK(GND)+NMOSVthよりも高くなっている。よって,グランド端子VSSが正常に接続されている場合に,グランド端子VSSのオープン状態を誤って検出することは抑制される。
VSS=SCK(GND)+NMOSVth+(N-1)×FDVth
したがって,トランジスタM2’の数を増やすことで,グランドオープン状態におけるグランド端子VSSの電圧をより高くすることができる。
電源端子とグランド端子と入力端子と内部回路とが形成された集積回路において,
前記入力端子と前記電源端子との間に設けられ,前記入力端子から前記電源端子への方向の一方向性回路と,
前記電源端子が外部電源と接続しているか否かを検出して電源オープン検出信号を出力する電源状態判定回路とを有し,
前記一方向性回路は,前記電源端子の電圧がゲートに印加される第1のトランジスタと,前記第1のトランジスタに直列に接続された第2のトランジスタとを有し,
前記入力端子には前記外部電源の電圧が入力される集積回路。
付記1において,
前記電源状態判定回路は,前記入力端子とグランド端子との間の電圧を分圧して第1の分圧信号を生成する第1の分圧回路と,前記電源端子とグランド端子との間の電圧を分圧して第2の分圧信号を生成する第2の分圧回路と,前記第1,第2の分圧信号を比較して前記電源オープン検出信号を出力するコンパレータとを含む集積回路。
付記1において,
前記電源状態判定回路は前記電源端子の電圧検出機能を有する電源電圧検出回路であり,前記電源端子の電圧が基準電圧より低いか否かを検出して前記電源オープン検出信号を出力する集積回路。
付記1,2または3において,
前記第1,第2のトランジスタはPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記電源端子との間に設けられ,ゲートが前記第1のトランジスタのドレイン端子に接続されている集積回路。
付記1,2または3において,
前記第1,第2のトランジスタはPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。
付記1,2または3において,
前記第1,第2のトランジスタはPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのゲートに接続されている集積回路。
付記1,2または3において,
前記第1,第2のトランジスタは異なるNウエル領域に設けられたPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。
付記1,2または3において,
前記第1,第2のトランジスタは異なるNウエル領域に設けられたPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記電源端子との間に設けられ,ゲートが前記第1のトランジスタのドレイン端子に接続されている集積回路。
電源端子とグランド端子と入力端子と内部回路とが形成された集積回路において,
前記入力端子と前記グランド端子との間に設けられ前記グランド端子から前記入力端子方向の一方向性回路と,
前記グランド端子が外部のグランド端子と接続しているか否かを検出してグランドオープン検出信号を出力する電源状態判定回路とを有し,
前記一方向性回路は,前記グランド端子の電圧がゲートに印加される第1のトランジスタと,前記第1のトランジスタに直列に接続された第2のトランジスタとを有し,
前記入力端子には前記外部のグランド端子の電圧が入力される集積回路。
付記9において,
前記電源状態判定回路は,
ゲートに前記入力端子が接続されソースとドレインが前記電源端子とグランド端子との間に接続された第3のトランジスタと,ゲートに前記グランド端子が接続されソースとドレインが前記電源端子とグランド端子との間に接続された第4のトランジスタと,前記第3,第4のトランジスタのドレインと前記電源端子との間のノードの電位を比較し,前記チップのグランド端子が外部のグランド端子に接続されていないオープン状態であることを示すグランドオープン検出信号を出力するコンパレータを含む,集積回路。
付記9において,
前記電源状態判定回路は,
前記電源端子の電源電圧検出機能を有する電源電圧検出回路であり,前記電源端子の電圧が基準電圧より低いか否かに基づいて前記グランド端子がオープンであることを検出する集積回路。
付記9,10または11において,
前記第1,第2のトランジスタはNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記グランド端子との間に設けられ,ゲートが前記第1のトランジスタのドレイン端子に接続されている集積回路。
付記9,10または11において,
前記第1,第2のトランジスタはNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。
付記9,10または11において,
前記第1,第2のトランジスタはNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのゲートに接続されている集積回路。
付記9,10または11において,
前記第1,第2のトランジスタは異なるPウエル領域に設けられたNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。
付記9,10または11において,
前記第1,第2のトランジスタは異なるPウエル領域に設けられたNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記グランド端子との間に設けられ,ゲートが前記第1のトランジスタのドレイン端子に接続されている集積回路。
VSS:グランド端子 M1:第1のトランジスタ
M1’:第2のトランジスタ 22:VDD状態検出回路
30:IO回路
Claims (13)
- 電源端子とグランド端子と入力端子と内部回路とが形成された集積回路において,
前記入力端子と前記電源端子との間に設けられ,前記入力端子から前記電源端子への方向の一方向性回路と,
前記電源端子が外部電源と接続しているか否かを検出して電源オープン検出信号を出力する電源状態判定回路とを有し,
前記一方向性回路は,前記電源端子の電圧がゲートに印加される第1のトランジスタと,前記第1のトランジスタに直列に接続された第2のトランジスタとを有し,
前記入力端子には前記外部電源の電圧が入力される集積回路。 - 請求項1において,
前記電源状態判定回路は,前記入力端子とグランド端子との間の電圧を分圧して第1の分圧信号を生成する第1の分圧回路と,前記電源端子とグランド端子との間の電圧を分圧して第2の分圧信号を生成する第2の分圧回路と,前記第1,第2の分圧信号を比較して前記電源オープン検出信号を出力するコンパレータとを含む集積回路。 - 請求項1において,
前記電源状態判定回路は前記電源端子の電圧検出機能を有する電源電圧検出回路であり,前記電源端子の電圧が基準電圧より低いか否かを検出して前記電源オープン検出信号を出力する集積回路。 - 請求項1,2または3において,
前記第1,第2のトランジスタはPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記電源端子との間に設けられ,ゲートが前記第1のトランジスタのドレイン端子に接続されている集積回路。 - 請求項1,2または3において,
前記第1,第2のトランジスタはPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。 - 請求項1,2または3において,
前記第1,第2のトランジスタは異なるNウエル領域に設けられたPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。 - 請求項1,2または3において,
前記第1,第2のトランジスタは異なるNウエル領域に設けられたPチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記電源端子との間に設けられ,ゲートが前記第1のトランジスタのドレイン端子に接続されている集積回路。 - 電源端子とグランド端子と入力端子と内部回路とが形成された集積回路において,
前記入力端子と前記グランド端子との間に設けられ前記グランド端子から前記入力端子方向の一方向性回路と,
前記グランド端子が外部のグランド端子と接続しているか否かを検出してグランドオープン検出信号を出力する電源状態判定回路とを有し,
前記一方向性回路は,前記グランド端子の電圧がゲートに印加される第1のトランジスタと,前記第1のトランジスタに直列に接続された第2のトランジスタとを有し,
前記入力端子には前記外部のグランド端子の電圧が入力される集積回路。 - 請求項8において,
前記電源状態判定回路は,
ゲートに前記入力端子が接続されソースとドレインが前記電源端子とグランド端子との間に接続された第3のトランジスタと,ゲートに前記グランド端子が接続されソースとドレインが前記電源端子とグランド端子との間に接続された第4のトランジスタと,前記第3,第4のトランジスタのドレインと前記電源端子との間のノードの電位を比較し,前記チップのグランド端子が外部のグランド端子に接続されていないオープン状態であることを示すグランドオープン検出信号を出力するコンパレータを含む,集積回路。 - 請求項8において,
前記電源状態判定回路は,
前記電源端子の電源電圧検出機能を有する電源電圧検出回路であり,前記電源端子の電圧が基準電圧より低いか否かに基づいて前記グランド端子がオープンであることを検出する集積回路。 - 請求項8,9または10において,
前記第1,第2のトランジスタはNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記グランド端子との間に設けられ,ゲートが前記第1のトランジスタのドレイン端子に接続されている集積回路。 - 請求項8,9または10において,
前記第1,第2のトランジスタはNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。 - 請求項8,9または10において,
前記第1,第2のトランジスタは異なるPウエル領域に設けられたNチャネルMOSトランジスタであり,
前記第2のトランジスタは,前記第1のトランジスタと前記入力端子との間に設けられ,ゲートが前記第1のトランジスタのソース端子に接続されている集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213170A JP5678542B2 (ja) | 2010-09-24 | 2010-09-24 | 電源状態判定回路を有する集積回路 |
US13/159,543 US8754632B2 (en) | 2010-09-24 | 2011-06-14 | Integrated circuit with power state determination circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010213170A JP5678542B2 (ja) | 2010-09-24 | 2010-09-24 | 電源状態判定回路を有する集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012069728A true JP2012069728A (ja) | 2012-04-05 |
JP5678542B2 JP5678542B2 (ja) | 2015-03-04 |
Family
ID=45869991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010213170A Active JP5678542B2 (ja) | 2010-09-24 | 2010-09-24 | 電源状態判定回路を有する集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8754632B2 (ja) |
JP (1) | JP5678542B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI416703B (zh) * | 2009-11-24 | 2013-11-21 | Wintek Corp | 電子裝置 |
KR102637795B1 (ko) * | 2017-02-10 | 2024-02-19 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR20190140216A (ko) * | 2018-06-11 | 2019-12-19 | 에스케이하이닉스 주식회사 | Esd 보호 회로를 포함하는 반도체 집적 회로 장치 |
JP2021101512A (ja) * | 2019-12-24 | 2021-07-08 | キオクシア株式会社 | 半導体集積回路 |
JP2023084419A (ja) * | 2021-12-07 | 2023-06-19 | キオクシア株式会社 | 半導体集積回路 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130960A (ja) * | 1993-11-05 | 1995-05-19 | Nissan Motor Co Ltd | 半導体集積回路 |
JPH07130957A (ja) * | 1993-11-01 | 1995-05-19 | Mazda Motor Corp | 集積回路装置 |
JPH11237441A (ja) * | 1998-02-20 | 1999-08-31 | Nec Corp | 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法 |
JP2001091599A (ja) * | 1999-09-28 | 2001-04-06 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JP2002033000A (ja) * | 2000-07-14 | 2002-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002259357A (ja) * | 2001-03-02 | 2002-09-13 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2005142261A (ja) * | 2003-11-05 | 2005-06-02 | Sanyo Electric Co Ltd | 静電破壊保護装置 |
JP2006220504A (ja) * | 2005-02-09 | 2006-08-24 | Seiko Instruments Inc | 半導体集積回路の検査方法 |
JP2007221046A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | 半導体装置 |
JP2010183168A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 集積回路装置、及び電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000193709A (ja) | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体デバイス及びそのオ―プン検出方法 |
JP2003031672A (ja) | 2001-07-19 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US7812628B2 (en) * | 2006-12-13 | 2010-10-12 | Renesas Electronics Corporation | Method of on-chip current measurement and semiconductor IC |
JP4516102B2 (ja) | 2007-09-26 | 2010-08-04 | 株式会社東芝 | Esd保護回路 |
JP5206571B2 (ja) * | 2009-04-22 | 2013-06-12 | 富士通セミコンダクター株式会社 | グランドオープン検出回路を有する集積回路装置 |
-
2010
- 2010-09-24 JP JP2010213170A patent/JP5678542B2/ja active Active
-
2011
- 2011-06-14 US US13/159,543 patent/US8754632B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130957A (ja) * | 1993-11-01 | 1995-05-19 | Mazda Motor Corp | 集積回路装置 |
JPH07130960A (ja) * | 1993-11-05 | 1995-05-19 | Nissan Motor Co Ltd | 半導体集積回路 |
JPH11237441A (ja) * | 1998-02-20 | 1999-08-31 | Nec Corp | 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法 |
JP2001091599A (ja) * | 1999-09-28 | 2001-04-06 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JP2002033000A (ja) * | 2000-07-14 | 2002-01-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002259357A (ja) * | 2001-03-02 | 2002-09-13 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2005142261A (ja) * | 2003-11-05 | 2005-06-02 | Sanyo Electric Co Ltd | 静電破壊保護装置 |
JP2006220504A (ja) * | 2005-02-09 | 2006-08-24 | Seiko Instruments Inc | 半導体集積回路の検査方法 |
JP2007221046A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | 半導体装置 |
JP2010183168A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 集積回路装置、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US8754632B2 (en) | 2014-06-17 |
JP5678542B2 (ja) | 2015-03-04 |
US20120074926A1 (en) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206571B2 (ja) | グランドオープン検出回路を有する集積回路装置 | |
US7742265B2 (en) | High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection | |
KR100697750B1 (ko) | 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치 | |
US6920026B2 (en) | ESD protection circuit with whole-chip ESD protection | |
US8724269B2 (en) | ESD protection circuit | |
KR100688531B1 (ko) | 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로 | |
KR101039856B1 (ko) | 정전기 방전 회로 | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
JP5678542B2 (ja) | 電源状態判定回路を有する集積回路 | |
US8879220B2 (en) | Electrostatic discharge protection circuit | |
JP5165356B2 (ja) | 半導体集積回路装置 | |
US20080198520A1 (en) | Electrostatic discharge protection circuit with lowered driving voltage | |
JP3875984B2 (ja) | 複数の電源を有する電子システムのための過渡電圧検出回路 | |
JP6177939B2 (ja) | 半導体集積回路装置 | |
CN113629049A (zh) | 静电放电器件及其操作方法 | |
US7362555B2 (en) | ESD protection circuit for a mixed-voltage semiconductor device | |
CN219740340U (zh) | 复位电路、芯片和电子设备 | |
US20120081821A1 (en) | ESD Protection Device for Multi-Voltage System | |
US10177135B2 (en) | Integrated circuit and electrostatic discharge protection circuit thereof | |
JP2005093496A (ja) | 半導体集積回路装置 | |
US8363366B2 (en) | Electrostatic discharge protection circuit | |
TWI573242B (zh) | 具自身靜電防護功能的輸出緩衝電路 | |
JP4364752B2 (ja) | 出力回路 | |
KR100650816B1 (ko) | 내부 회로 보호 장치 | |
US7262646B2 (en) | Power-on reset circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |