JP2010183168A - 集積回路装置、及び電子機器 - Google Patents
集積回路装置、及び電子機器 Download PDFInfo
- Publication number
- JP2010183168A JP2010183168A JP2009022711A JP2009022711A JP2010183168A JP 2010183168 A JP2010183168 A JP 2010183168A JP 2009022711 A JP2009022711 A JP 2009022711A JP 2009022711 A JP2009022711 A JP 2009022711A JP 2010183168 A JP2010183168 A JP 2010183168A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- signal
- ground
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 33
- 230000007257 malfunction Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 集積回路装置は、内部回路200と、グランド端子TGと、内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる第1信号SG1が供給される第1端子T1と、第1端子T1の電圧と、グランド端子TGの電圧とを比較することによって、グランド端子TGのオープン状態を検出する検出回路20と、検出回路20によってグランド端子TGのオープン状態が検出されると、内部回路200をリセットまたはディスエーブル状態に設定する設定回路30と、を含む。
【選択図】 図3
Description
本発明は、本発明前に、本発明の発明者によって明らかとされたグランド端子がオープンとなった場合の回路の動作不良の問題となった現象に関する知見に基づいてなされたものである。よって、本発明の実施形態にかかる集積回路装置の構成と動作について説明する前に、本発明前に、本発明者によって検討された回路、及びグランド端子がオープンとなったときに生じた問題の発生原因等について説明する。
2.1.第1の実施形態
図2は、本発明の第1の実施形態における集積回路装置の構成を示す図であり、本発明の集積回路装置の基本的な構成例を示す。図2では、電圧比較を行う比較回路21を有する検出回路20と、ラッチ回路32を含む設定回路30とが設けられている。
図3に、本発明にかかる集積回路装置の第2の実施形態が示される。図3では、比較回路21による電圧比較に用いられるリファレンスとしての第1信号として、Lレベルがグランドレベルであるクロック信号SG1を使用する。つまり、図3においては、第1の端子T1は、第1信号としてのクロック信号SG1が入力されるクロック端子である。
図4に、本発明にかかる集積回路装置の第3の実施形態が示される。図4においては、第1信号端子T1、グランド端子TGの他に、イネーブル信号ENが入力されるイネーブル端子TEと、第2信号SG2が入力される第2端子T2と、が設けられる。イネーブル信号ENによって、内部回路200のイネーブル/ディスエーブルが切り換えられる。これによって、内部回路200の消費電力を削減することができる。また、イネーブル信号ENは、設定回路30内のラッチ回路32にも供給される。イネーブル信号ENが非アクティブとなって内部回路200がディスエーブル状態になったときは、内部回路200の誤動作する可能性はなくなるため、設定回路に設けられるラッチ回路も、そのタイミングでリセットするものである。
図7は、本発明の第4実施形態にかかる集積回路装置の要部構成を示す図である。図7においては、外部からリセット信号XRSTを、端子T4を経由してIC内に入力することができる。また、内部回路200は、リセット信号を受ける内部リセット端子T(RST)を有している。
図4に示されるように、電子機器900は、本発明にかかる集積回路装置(IC)10を含んでいる。本発明にかかる集積回路装置10は、電圧トレラント構造を有し、静電破壊耐量が高く、かつ、グランドオープン時の対策も万全であって信頼性が高い。よって、本発明にかかる集積回路装置10を搭載する電子機器900の信頼性も、同様に向上する。電子機器900は、例えば、携帯電話機、PDA等の携帯型情報端末である。
20 検出回路、21 比較回路(電圧比較回路)30 設定回路、
32 ラッチ回路、200 内部回路、 900 電子機器、
D11〜D42 静電保護素子(ダイオード)
Claims (7)
- 内部回路と、
グランド端子と、
前記内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる第1信号が供給される第1端子と、
前記第1端子の電圧と、前記グランド端子の電圧とを比較することによって、前記グランド端子のオープン状態を検出する検出回路と、
前記検出回路によって前記グランド端子のオープン状態が検出されると、前記内部回路をリセットまたはディスエーブル状態に設定する設定回路と、
を含むことを特徴とする集積回路装置。 - 請求項1において、
第2の端子と、
前記第2の端子を介して入力される第2信号を受けるI/Oセルと、を含み、
前記I/Oセルは、前記第2の端子と前記グランドとの間に設けられた静電保護素子を含み、
前記第2信号は、前記内部回路が動作している期間の少なくとも一部の期間においてグランドレベルとなる信号であることを特徴とする集積回路装置。 - 請求項1又は請求項2において、
前記検出回路は、
前記第1端子の電圧が制御ノードに供給される、第1導電型の第1トランジスターと、
前記グランド端子の電圧が制御ノードに供給され、第1導電型であり、かつ、前記第1トランジスターと差動対を構成する第2トランジスターと、
前記第1トランジスターと前記第2トランジスターとで構成される前記差動対の負荷であるカレントミラー回路と、
前記差動対および前記カレントミラー回路の動作電流を供給する電流源トランジスターとしての第3トランジスターと、
を有する電圧比較回路を含むことを特徴とする集積回路装置。 - 請求項1〜請求項3のいずれかにおいて、
前記設定回路は、前記検出回路によって前記グランド端子のオープン状態が検出されると、前記内部回路をリセットまたはディスエーブル状態に設定するための動作状態制御信号のレベルを、前記内部回路がイネーブル状態となっている期間中においてアクティブレベルに保持するラッチ回路を有することを特徴とする集積回路装置。 - 請求項4において、
前記内部回路のイネーブル/ディスエーブルを切り換えるためのイネーブル信号を入力するためのイネーブル端子を有し、
前記イネーブル信号がアクティブレベルから非アクティブレベルに変化して、前記内部回路がイネーブル状態からディスエーブル状態となると、前記ラッチ回路もリセットされることを特徴とする集積回路装置。 - 請求項1〜請求項5のいずれかにおいて、
前記第1の端子は、前記第1信号としてのクロック信号が入力されるクロック端子であることを特徴とする集積回路装置。 - 請求項1〜請求項6のいずれかに記載の集積回路装置を含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009022711A JP4670972B2 (ja) | 2009-02-03 | 2009-02-03 | 集積回路装置、及び電子機器 |
US12/697,514 US8183897B2 (en) | 2009-02-03 | 2010-02-01 | Integrated circuit device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009022711A JP4670972B2 (ja) | 2009-02-03 | 2009-02-03 | 集積回路装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010183168A true JP2010183168A (ja) | 2010-08-19 |
JP4670972B2 JP4670972B2 (ja) | 2011-04-13 |
Family
ID=42397187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009022711A Active JP4670972B2 (ja) | 2009-02-03 | 2009-02-03 | 集積回路装置、及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8183897B2 (ja) |
JP (1) | JP4670972B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010256064A (ja) * | 2009-04-22 | 2010-11-11 | Fujitsu Semiconductor Ltd | グランドオープン検出回路を有する集積回路装置 |
JP2012069728A (ja) * | 2010-09-24 | 2012-04-05 | Fujitsu Semiconductor Ltd | 電源状態判定回路を有する集積回路 |
JP2012251772A (ja) * | 2011-05-31 | 2012-12-20 | Renesas Electronics Corp | 半導体装置、電子機器、および半導体装置の検査方法 |
JP2014163917A (ja) * | 2013-02-28 | 2014-09-08 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2919262B1 (en) * | 2014-03-14 | 2022-12-21 | EM Microelectronic-Marin SA | Fault detection assembly |
JP2018014561A (ja) * | 2016-07-19 | 2018-01-25 | 富士電機株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056966A (ja) * | 1991-06-27 | 1993-01-14 | Mitsubishi Denki Eng Kk | 電気回路装置 |
JPH0883909A (ja) * | 1994-09-09 | 1996-03-26 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000077996A (ja) * | 1998-07-02 | 2000-03-14 | Seiko Epson Corp | インタ―フェ―ス回路 |
JP2002259357A (ja) * | 2001-03-02 | 2002-09-13 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2006504299A (ja) * | 2002-10-21 | 2006-02-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | フェイルセーフ方法及び回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5933077A (en) * | 1997-06-20 | 1999-08-03 | Wells Fargo Alarm Services, Inc. | Apparatus and method for detecting undesirable connections in a system |
DE102007040856B4 (de) * | 2007-08-29 | 2009-04-23 | Texas Instruments Deutschland Gmbh | Komparator mit Empfindlichkeitssteuerung |
-
2009
- 2009-02-03 JP JP2009022711A patent/JP4670972B2/ja active Active
-
2010
- 2010-02-01 US US12/697,514 patent/US8183897B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056966A (ja) * | 1991-06-27 | 1993-01-14 | Mitsubishi Denki Eng Kk | 電気回路装置 |
JPH0883909A (ja) * | 1994-09-09 | 1996-03-26 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000077996A (ja) * | 1998-07-02 | 2000-03-14 | Seiko Epson Corp | インタ―フェ―ス回路 |
JP2002259357A (ja) * | 2001-03-02 | 2002-09-13 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2006504299A (ja) * | 2002-10-21 | 2006-02-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | フェイルセーフ方法及び回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010256064A (ja) * | 2009-04-22 | 2010-11-11 | Fujitsu Semiconductor Ltd | グランドオープン検出回路を有する集積回路装置 |
JP2012069728A (ja) * | 2010-09-24 | 2012-04-05 | Fujitsu Semiconductor Ltd | 電源状態判定回路を有する集積回路 |
JP2012251772A (ja) * | 2011-05-31 | 2012-12-20 | Renesas Electronics Corp | 半導体装置、電子機器、および半導体装置の検査方法 |
JP2014163917A (ja) * | 2013-02-28 | 2014-09-08 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US8183897B2 (en) | 2012-05-22 |
JP4670972B2 (ja) | 2011-04-13 |
US20100194452A1 (en) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101870995B1 (ko) | 반도체 집적회로의 esd 보호 회로 | |
KR100688531B1 (ko) | 정전기 전압에 대해서도 안정적인 고전압 내성을 갖는 입출력 회로 | |
US7420789B2 (en) | ESD protection system for multi-power domain circuitry | |
KR102310121B1 (ko) | Esd 보호 기능을 갖는 집적 회로와 이를 포함하는 전자 시스템 | |
JP4670972B2 (ja) | 集積回路装置、及び電子機器 | |
US9214806B1 (en) | ESD protecting circuit | |
US11088541B2 (en) | Integrated circuit and electrostatic discharge protection circuit thereof | |
US10158225B2 (en) | ESD protection system utilizing gate-floating scheme and control circuit thereof | |
JP2009081307A (ja) | Esd保護回路 | |
US8243404B2 (en) | ESD protection circuit with merged triggering mechanism | |
US10965116B2 (en) | Overvoltage-proof circuit capable of preventing damage caused by overvoltage | |
JP2007214420A (ja) | 半導体集積回路 | |
KR20080076411A (ko) | 정전기 보호 회로 | |
US8018698B2 (en) | I/O circuit with ESD protecting function | |
US20150380397A1 (en) | ESD Protection for Advanced CMOS Processes | |
JP2006054990A (ja) | 複数の電源を有する電子システムのための過渡電圧検出回路 | |
US20100149704A1 (en) | Esd protection circuit | |
US9263882B2 (en) | Output circuits with electrostatic discharge protection | |
US8363366B2 (en) | Electrostatic discharge protection circuit | |
JP2008283274A (ja) | 入力インタフェース回路、集積回路装置および電子機器 | |
US20140022677A1 (en) | Protection element, semiconductor device, and electronic system | |
US9312691B2 (en) | ESD protection circuit and ESD protection method thereof | |
JP5082841B2 (ja) | 半導体装置 | |
KR100650816B1 (ko) | 내부 회로 보호 장치 | |
JP2006261233A (ja) | 入力保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110103 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4670972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |