JP2018014561A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018014561A
JP2018014561A JP2016141527A JP2016141527A JP2018014561A JP 2018014561 A JP2018014561 A JP 2018014561A JP 2016141527 A JP2016141527 A JP 2016141527A JP 2016141527 A JP2016141527 A JP 2016141527A JP 2018014561 A JP2018014561 A JP 2018014561A
Authority
JP
Japan
Prior art keywords
input
comparator
reference potential
potential
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016141527A
Other languages
English (en)
Inventor
佑哉 阿部
Yuya Abe
佑哉 阿部
考徳 小▲浜▼
Takanori Kohama
考徳 小▲浜▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016141527A priority Critical patent/JP2018014561A/ja
Priority to US15/637,968 priority patent/US10396767B2/en
Priority to CN201710524342.7A priority patent/CN107634746A/zh
Publication of JP2018014561A publication Critical patent/JP2018014561A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/084Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】入力信号にサージ電圧や高周波ノイズが重畳された場合でも、入力信号の信号レベルを正確に判定することができる入力判定回路を備えた半導体装置を提供する。【解決手段】互いに分離された第1基準電位G1及び第2基準電位G2と、第1基準電位及び第2基準電位より高い電位の第3電位と、第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータ22と、第2基準電位と第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧をコンパレータの参照電圧端子に入力する参照電圧生成回路23とを有する入力判定回路4と、コンパレータの入力電圧端子に接続される信号入力系統と第2基準電位との間に介挿された第1ローパスフィルタ21とを備えている。【選択図】図2

Description

本発明は、入力信号レベルを判定する入力判定回路を備えた半導体装置に関する。
一般的に入力信号に基づいて半導体スイッチ素子を駆動する半導体装置では、入力信号電圧レベルを判定するコンパレータを有する入力判定回路を設ける。また、絶縁ゲートバイポーラトランジスタ(以下IGBT)に代表される大電流を可能としたパワースイッチを駆動する場合、電流経路である配線等の微小抵抗成分が無視出来ず、例えばパワースイッチ素子直近のグランドがこの微小抵抗と大電流の積算した分だけ上昇し、誤動作の原因になる事がある為、信号伝達用のグランドとを分けて使用される場合がある(例えば、特許文献1参照)。
特許文献1に記載された入力判定回路では、図6に示すように、直流入力端子101からと第1基準電位G1のグランドGND1との間に接続されて直流電源が供給されるコンパレータ102を有する。このコンパレータ102でECU103から入力される入力信号電圧Vinと参照信号電圧Vrefとを比較してレベル判定を行なうようにしている。ここで、コンパレータ102に入力される参照電圧Vrefは、直流入力端子101と第1基準電位とは異なる第2基準電位G2のグランドGND2との間に接続された定電流回路105及び抵抗106間の接続点から出力される。そして、定電流回路105と並列に定電流回路107とPチャネルMOSFET108との直列回路が接続され、PチャネルMOSFET108のゲートにコンパレータ102から出力される判定信号Sjが供給されている。これにより、入力信号電圧Vinと参照信号電圧Vrefが同一基準電位(グランドGND2)で形成されている為、コンパレータ102で精度良い入力判定が可能となっている。
特許第5900149号公報
ところで、特許文献1に記載された入力判定回路では、基準電圧源の電位やコンパレータの駆動電圧が変動した場合でも、コンパレータの同相入力電圧範囲を逸脱しない限り、入力信号電圧と参照信号電圧との電位差を一定にして入力信号電圧を正確に判定することができる。しかしながら、ECUからの入力信号が直接コンパレータの入力電圧端子に供給されるので、この入力信号にサージ電圧やノイズが重畳されている場合には、サージ電圧や高周波ノイズによって判定結果が影響を受けてしまうという課題がある。
一方で、特許文献1に記載された入力判定回路で、サージ電圧や高周波ノイズを除去するためには、図6に示すように、抵抗106とグランドGND2との接続点と、コンパレータ102とグランドGND1との接続点との間にノイズ対策用のコンデンサ109を接続することが考えられる。本来十分なノイズ除去の為には、入力信号電圧VINとグランドGND1との間にもコンデンサがあるべきだが、コンデンサ109でも十分にノイズに対し耐性を持つ事が確認されている。
しかしながら、グランドGND1及GND2間に接続するコンデンサ109でノイズ対策を行なうには、コンデンサ109の容量が数10nF程度必要となり、コンデンサが大型化し半導体チップに内蔵することができず、コンデンサを外付けすることになり、部品点数が増加するという課題がある。
そこで、本発明は、コンデンサを外付けすることなく、サージ電圧や高周波ノイズを除去することができる入力判定回路を備えた半導体装置を提供することを目的としている。
上記目的を達成するために、本発明に係る半導体装置の一態様は、互いに分離された第1基準電位及び第2基準電位と、第1基準電位及び第2基準電位より高い電位の第3電位と、第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、第2基準電位と前記第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧をコンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、コンパレータの入力電圧端子に接続される信号入力系統と第1基準電位または第2基準電位との間に介挿されたローパスフィルタとを備えている。
本発明によれば、コンデンサを外付けすることなくサージ電圧や高周波ノイズの影響を受けることなく安定して入力信号レベルを判定することができる為、機能を維持しながらにして安価に半導体装置が製造できる。
本発明に係る半導体装置の一実施形態を示す回路図である。 図1に適用し得る入力判定回路の第1の実施形態を示す回路図である。 入力判定回路の第2の実施形態を示す回路図である。 入力判定回路の第3の実施形態を示す回路図である。 入力判定回路の第4の実施形態を示す回路図である。 半導体装置の従来例を示す回路図である。
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明に従った第1の実施形態に係る入力判定回路を備えた半導体装置について図1を伴って説明する。
本発明の第1実施形態に係る半導体装置は、例えば点火コイルの誘導負荷を駆動するイグナイタなどに用いられる。この半導体装置は、誘導性負荷1を駆動するIGBT2を備えている。また、半導体装置は、IGBT2のオンオフをさせる為の信号を出力する信号発生装置3と、この信号発生装置3から出力される入力信号の電圧レベルを判定しオンオフを認識する入力判定回路4と、入力判定回路4の判定出力に基づいてIGBT2を制御および駆動する駆動回路5とを備えている。
IGBT2は、コレクタが誘導性負荷1を介して直流電源端子6に接続され、エミッタが第1基準電位G1に設定されたグランドGND1に接続され、ゲートが駆動回路5に接続されている。
信号発生装置3は、例えばエンジン制御ユニット(ECU)等で構成され、第1基準電位G1とは分離された第2基準電位G2を有するグランドGND2に接続されてIGBT2を駆動するパルス状の制御電圧を出力する。
入力判定回路4は、信号発生装置3から入力される入力信号電圧を参照電圧と比較して電圧レベルを判定し、判定結果を駆動回路5に出力する。
駆動回路5は、入力判定回路4から入力される判定信号に基づいてIGBT2に対するゲート信号を形成するとともに、IGBT2に対する電流制限制御、過通電時の自己遮断などの保護制御も担う。
次に、入力判定回路4は、図2に示すように構成されている。
すなわち、信号発生装置3から入力される入力電圧Vinの分圧回路20と、この分圧回路20の抵抗を使用した入力電圧Vinのノイズを除去する第1ローパスフィルタ21と、この第1ローパスフィルタ21の出力電圧と参照電圧Vrefとを比較するコンパレータ22と、このコンパレータ22に参照電圧Vrefを供給する参照電圧生成回路23とを備えている。
分圧回路20は、信号発生装置3の出力側とグランドGND2との間に直列に接続された抵抗20a及び20bを有する。これら抵抗20a及び20bの接続点から分圧電圧が出力される。
第1ローパスフィルタ21は、分圧回路20の抵抗20aと、この抵抗20aとコンパレータ22の入力電圧端子との間の接続点と、グランドGND2との間に接続されたコンデンサ21aとで一次のRCフィルタの構成を有する。ここで、コンデンサ21aの容量は、必要とするカットオフ周波数によるが数pF〜数100pF程度に設定される。
コンパレータ22は、第1基準電位G1及び第2基準電位G2より高い第3電位VDDを有する直流電源端子24と第1基準電位G1を有するグランドGND1との間に接続されて駆動される。このコンパレータ22は、入力電圧端子に第1ローパスフィルタ21から出力されるフィルタ出力電圧が入力電圧Vinとして供給され、参照電圧端子に参照電圧生成回路23から出力される参照電圧Vrefが供給され、Vin<Vrefのときにローレベルの判定信号Sjを出力し、Vin≧Vrefのときにハイレベルの判定信号Sjを出力する。
参照電圧生成回路23は、第1基準電位G1及び第2基準電位G2より高い第3電位VDDを有する直流電源端子24と第2基準電位G2のグランドGND2との間に接続されている。
この参照電圧生成回路23は、直流電源端子24及びグランドGND2間に直列に接続された第1定電流源23a及び抵抗23bとの直列回路と、第1定電流源23aと並列に接続された第2定電流源23cとPチャネルMOSFET23dとの直列回路とを備えている。そして、第1定電流源23a及びPチャネルMOSFET23dと抵抗23bとの接続点から出力される参照電圧Vrefがコンパレータ22の参照電圧端子に入力される。
ここで、PチャネルMOSFET23dは、ソースが第2定電流源23cに接続され、ドレインが第1定電流源23a及び抵抗23bの接続点に接続され、ボディ端子が直流電源端子24に接続され、さらにゲートがコンパレータ22の出力側に接続されている。
したがって、PチャネルMOSFET23dは、コンパレータ22から出力される判定信号Sjがローレベルであるときにオン状態となり、判定信号Sjがハイレベルであるときにオフ状態となる。
このため、参照電圧生成回路23から出力される参照電圧Vrefは、PチャネルMOSFET23dがオン状態であるときに、第1定電流源23aの定電流Ic1と第2定電流源23cの定電流Ic2とが抵抗23bに流れるので、抵抗23bの抵抗値をR0とすると、参照電圧Vref1は次式となり、入力信号オンを認識する参照電圧となる。
Vref1=(Ic1+Ic2)×R0
これに対して、PチャネルMOSFET23dがオフ状態であるときには、第1定電流源23aの定電流Ic1のみが抵抗23bに流れるので、参照電圧Vref2は、
Vref2=Ic1×R0
となり、入力信号オフを認識する参照電圧となる。
次に、上記第1実施形態の動作を説明する。
今、IGBT2がオフ状態にある状態で、信号発生装置3から出力される入力信号がローレベルからハイレベルに反転すると、この出力信号は入力判定回路4にて電圧レベルで判定され、参照電圧Vref以上となると、判定信号Sjがローレベルからハイレベルに反転される。この判定信号Sjが駆動回路5に伝達されてIGBT2を通電させ、誘導性負荷1に電流を供給する。
このとき、入力判定回路4では、信号発生装置3から出力される入力信号がローレベルであるときには、コンパレータ22の入力電圧Vinが参照電圧Vrefより低いので、コンパレータ22から出力される判定信号Sjはローレベルを維持する。
したがって、参照電圧生成回路23では、ローレベルの判定信号SjがPチャネルMOSFET23dのゲートに供給されるので、このPチャネルMOSFET23dがオン状態となっている。このため、抵抗23bには、第1定電流源23aの定電流Ic1及び第2定電流源23cの定電流Ic2が合算された電流Ic1+Ic2が供給されることになる。したがって、入力信号がローからハイに変わる時の参照電圧はVref1であり、コンパレータ22の参照電圧端子に入力される。
この状態で、信号発生装置3から出力される入力信号がローレベルからハイレベルに反転すると、入力判定回路4のコンパレータ22に入力される入力電圧Vinが参照電圧Vref1以上となった時点で判定信号Sjがローレベルからハイレベルに反転する。
このように、判定信号Sjがハイレベルとなると、参照電圧生成回路23のPチャネルMOSFET23dがオフ状態となり、第1定電流源23aの定電流Ic1のみが抵抗23bに流れることになる。
したがって、参照電圧生成回路23から出力される参照電圧Vrefは、参照電圧Vref1から参照電圧Vref2に切り換わる。このため、入力電圧Vinにチャタリングが生じた場合でもコンパレータ22から出力される判定信号Sjはハイレベルを維持する。
そして、信号発生装置3から出力される入力信号がハイレベルからローレベルに反転することにより、コンパレータ22の入力電圧端子に入力される入力電圧Vinが参照電圧Vref2未満にまで低下すると、判定信号Sjがハイレベルからローレベルに反転する。このため、参照電圧生成回路23の参照電圧Vrefも参照電圧Vref1に復帰し、入力電圧Vinがチャタリングを起こしてもコンパレータ22から出力される判定信号Sjはローレベルを維持する。
したがって、入力判定回路4では、入力電圧Vinに対してヒステリシス特性を形成しており、チャタリングに影響を受ける事なく正確な判定信号Sjを得ることができる。
このコンパレータ22に入力される入力電圧Vin及び参照電圧Vrefは、ともにグランドGND2の第2基準電位G2を基準としている。このため、第2基準電位G2が変動した場合でも、入力電圧Vinと参照電圧Vrefとの関係は正確に維持する事が可能であり、コンパレータの同相入力電圧範囲内であれば、入力判定回路は、入力電圧Vinを正確に判定することができる。
ところで、信号発生装置3から出力される入力信号が入力される入力電圧系統と第2基準電位G2を有するグランドGND2との間には、第1ローパスフィルタ21が接続されている。このため、信号発生装置3から出力される入力信号にサージ電圧や高周波ノイズが重畳された場合には、これらサージ電圧や高周波ノイズのノイズ成分が第1ローパスフィルタ21を通じてグランドGND2に逃がされるので、コンパレータ22に印加される入力電圧Vinと参照電圧Vrefの関係、即ち差動成分は、ノイズ成分の除去された信号電圧となっている。
したがって、コンパレータ22では入力信号に重畳されるノイズ成分の影響を受けることなく入力電圧Vinのレベル判定を正確に行なうことができる。
このように、信号発生装置3から出力される入力信号に重畳されるサージ電圧や高周波ノイズを除去するために、コンパレータ22の入力信号系統にローパスフィルタ21を設けるだけで済む。また、分圧回路20にて入力信号を分圧しておく事で、コンパレータ22の同相入力電圧範囲を実質的に広げる事が出来る為、基準電圧G1と基準電圧G2の電位差が比較的広がっても入力電圧のレベル判定を正確認行う事が出来る。そして、分圧回路20を担う抵抗20aとローパスフィルタを構成するコンデンサ21aの容量は例えば数pF〜数100pF程度に小さく抑えることができ、コンデンサを外付けする必要がなくなり、ローパスフィルタを設けた入力判定回路を半導体チップに収めて小型化することができる。
次に、本発明に係る入力判定回路4の第2の実施形態について図3を伴って説明する。
この第2の実施形態では、前述した第1の実施形態における第2基準電位を基準とする第1ローパスフィルタが省略され、これに代えて、コンパレータの基準電位となる第1基準電位を基準とするローパスフィルタを設けるようにしたものである。
すなわち、第2の実施形態では、入力判定回路4が、図3に示すように、第1実施形態における第1ローパスフィルタ21を構成するコンデンサ21aが省略され、これに代えて、コンパレータ22の入力電圧端子及び参照電圧端子の直前に第2ローパスフィルタ31及び第3ローパスフィルタ32が設けられている。
その他の構成については前述した第1の実施形態と同様の構成を有するので、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第2実施形態においては、第2ローパスフィルタ31は、分圧回路20の抵抗20a及び20bの接続点と、コンパレータ22の入力電圧端子との間に接続された抵抗31aと、この抵抗31aとコンパレータ22の入力電圧端子との接続点と第1基準電位G1を有するグランドGND1との間に接続されたコンデンサ31bとで一次のRCフィルタ構成とされている。
また、第3ローパスフィルタ32は、参照電圧生成回路23の第1定電流源23a及びPチャネルMOSFET23dと抵抗23bとの接続点とコンパレータ22の参照電圧端子との間に接続された抵抗32aと、この抵抗32aと、コンパレータ22の参照電圧端子との接続点と、第1基準電位G1を有するグランドGND1との間に接続されたコンデンサ32bとで一次のRCフィルタ構成とされている。
この第2の実施形態では、入力判定回路4の基本動作については前述した第1の実施形態と同様の動作を行なうが、コンパレータ22に接続される入力電圧系統及び参照電圧系統にサージ電圧や高周波ノイズのノイズ成分が重畳されたときに、これらノイズ成分を共通の第1基準電位G1のグランドGND1に逃がすことができる。
したがって、コンパレータ22に入力される入力電圧系統及び参照電圧系統に重畳されたノイズ成分をコンパレータ22の直前で確実に除去することができる。また、フィルタ31を構成する抵抗31aとおよびコンデンサ31bとフィルタ32を構成する抵抗32aおよびコンデンサ32bの定数を同一にしておく事で、基準電位G1と基準電位G2の過渡的な電位変化に対し入力電圧及び参照電圧の電位関係は維持される。即ち同相ノイズに対して耐性を持たせる事ができる為、より正確で安定した入力判定を行なうことができる。
次に、本発明の第3の実施形態に係る入力判定回路について図4を伴って説明する。
この第3の実施形態では、前述した第1の実施形態の第1ローパスフィルタと第2実施形態の第2ローパスフィルタ及び第3ローパスフィルタとの双方を配置したものである。
すなわち、第3の実施形態では、図4に示すように、入力判定回路4の信号発生装置3に近い入力側の入力電圧系統と第2基準電位G2のグランドGND2との間に第1ローパスフィルタ21を接続している。
また、入力判定回路4のコンパレータ22の入力側の入力電圧系統と第1基準電位G1を有するグランドGND1との間に第2ローパスフィルタ31を接続している。
さらに、入力判定回路4のコンパレータ22の入力側の参照電圧系統と第1基準電位G1を有するグランドGND1との間に第3ローパスフィルタ32を接続している。
その他の構成については前述した第1及び第2の実施形態と同様の構成を有し、図1及び図3との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第3の実施形態によると、入力判定回路4に信号発生装置3側に第1ローパスフィルタ21を接続し、コンパレータ22の入力側の入力電圧端子側に第2ローパスフィルタ31を接続し、コンパレータ22の入力側の参照電圧端子側に第3ローパスフィルタ32を接続している。このため、コンパレータ22に入力される入力電圧系統及び参照電圧系統に重畳されるサージ電圧や高周波ノイズ等のノイズ成分に対し、差動成分及び同相成分共に確実に除去することができ、ノイズに影響されない高精度の入力判定を行なうことができる。
次に、本発明の第4の実施形態に係る入力判定回路について図5を伴って説明する。
この第4の実施形態では、第1〜第3の実施形態における参照電圧生成回路の第2定電流源を選択するスイッチ素子を変更したものである。
すなわち、第4の実施形態では、図5に示すように、上述した第3の実施形態において、入力判定回路4の参照電圧生成回路23のPチャネルMOSFET23dを、NチャネルMOSFET23eに置換している。これに応じて、コンパレータ22の出力側に判定信号Sjとは逆相の逆相判定信号Sjbを出力する出力端子を設け、この逆相判定信号SjbをNチャネルMOSFET23eのゲートに供給している。
この4の実施形態では、第3の実施形態における参照電圧生成回路23の第2定電流源23cの接続を選択する半導体スイッチ素子をNチャネルMOSFET23eに変更しているだけで、その他の構成は図4と同様の構成を有する。このため、前述した第3の実施形態と同様のノイズ除去機能を有することができる。
また、入力判定回路4のヒステリシス特性を得るための構成が、PチャネルMOSFET23dからNチャネルMOSFET23eに変更されているが、コンパレータ22に判定信号Sjと逆相の判定信号Sjbを出力する端子を設け、この逆相判定信号SjbをNチャネルMOSFET23eのゲートに供給している。
したがって、コンパレータ22の判定信号Sjがローレベルであるときには、逆相判定信号Sjbがハイレベルとなり、これに応じてNチャネルMOSFET23eがオン状態となる。このため、参照電圧生成回路23から参照電圧Vref1を得ることができる。
逆に、コンパレータの判定信号Sjがローレベルからハイレベルに反転したときには、逆相判定信号Sjbがローレベルとなり、これに応じてNチャネルMOSFET23eがオフ状態となる。このため、参照電圧生成回路23から参照電圧Vref2を得ることができる。
なお、上記第4の実施形態では、コンパレータ22に逆相判定信号Sjbを出力する出力端子を設けた場合について説明したが、これに限定されるものではなく、判定信号Sjを論理反転回路となるNOT回路(インバータ)を介してNチャネルMOSFET23eのゲートに供給するようにしてもよい。
また、上記第2〜第4の実施形態では、第2ローパスフィルタ31及び第3ローパスフィルタ32のコンデンサ31b及び32bを用いる場合について説明したが、これに代えて、コンパレータ22を構成するMOSFETの寄生ゲート容量を適用することもできる。
さらに、上記第1〜第4の実施形態では、誘導性負荷1にIGBT2を直列に接続して誘導性負荷1に流れる電流を制御する場合について説明したが、これに限定されるものではなく、電源端子とIGBT2のコレクタとの接続点を誘導性負荷に接続するようにしてもよい。
また、上記第1〜第4の実施形態において、信号発生装置3の構成はエンジン制御装置に限らず他の任意の信号発生装置の構成とすることができ、出力する制御信号もパルス状信号に限らず、正弦波信号、三角波信号等の任意の信号形態を適用することができる。
さらに、上記第1〜第4の実施形態では、入力判定回路4にヒステリシス特性を持たせた場合について説明したが、これに限定されるものではなく、第2定電流源23c及びPチャネルMOSFET23d又はNチャネルMOSFET23eを省略して、ヒステリシス特性のない入力判定回路とすることもできる。
1…誘導性負荷、2…IGBT、3…信号発生装置、4…入力判定回路、5…駆動回路、GND1,GND2…グランド、20…分圧回路、20a,20b…抵抗21…第1ローパスフィルタ、21a…コンデンサ、22…コンパレータ、23…参照電圧生成回路、23a…第1定電流源、23b…抵抗、23c…第2定電流源、23d…PチャネルMOSFET、23e…NチャネルMOSFET、24…直流電源端子、31…第2ローパスフィルタ、31a…抵抗、31b…コンデンサ、32…第3ローパスフィルタ、32a…抵抗、32b…コンデンサ

Claims (5)

  1. 互いに分離された第1基準電位及び第2基準電位と、
    前記第1基準電位及び前記第2基準電位より高い電位の第3電位と、
    前記第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
    前記第2基準電位と前記第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
    前記コンパレータの入力電圧端子に接続される信号入力系統と前記第2基準電位との間に介挿された第1ローパスフィルタとを備えたことを特徴とする半導体装置。
  2. 互いに分離された第1基準電位及び第2基準電位と、
    前記第1基準電位及び前記第2基準電位より高い電位の第3電位と、
    前記第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
    前記第2基準電位と前記第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
    前記コンパレータの入力電圧端子に接続される信号入力系統及び前記第1基準電位との間に介挿された第2ローパスフィルタと、
    前記参照電圧生成回路と前記参照電圧端子との間の参照電圧系統及び前記第1基準電位との間に介挿された第3ローパスフィルタと
    を備えたことを特徴とする半導体装置。
  3. 互いに分離された第1基準電位及び第2基準電位と、
    前記第1基準電位及び前記第2基準電位より高い電位の第3電位と、
    前記第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
    前記第2基準電位と前記第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
    前記コンパレータの入力電圧端子に接続される信号入力系統と前記第2基準電位との間に介挿された第1ローパスフィルタと、
    前記コンパレータの入力電圧端子に接続される信号入力系統及び前記第1基準電位との間に介挿された第2ローパスフィルタと、
    前記参照電圧生成回路と前記参照電圧端子との間の参照電圧系統及び前記第1基準電位との間に介挿された第3ローパスフィルタと
    を備えたことを特徴とする半導体装置。
  4. 前記定電流源と並列に第2定電流源とスイッチ素子との直列回路を接続し、該スイッチ素子を前記コンパレータの出力信号によって制御してヒステリシス特性を持たせたことを特徴とする請求項1から3の何れか1項に記載の半導体装置。
  5. 前記スイッチ素子は、PチャネルMOSFET及びNチャネルMOSFETの一方で構成されていることを特徴とする請求項4に記載の半導体装置。
JP2016141527A 2016-07-19 2016-07-19 半導体装置 Pending JP2018014561A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016141527A JP2018014561A (ja) 2016-07-19 2016-07-19 半導体装置
US15/637,968 US10396767B2 (en) 2016-07-19 2017-06-29 Semiconductor device
CN201710524342.7A CN107634746A (zh) 2016-07-19 2017-06-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016141527A JP2018014561A (ja) 2016-07-19 2016-07-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2018014561A true JP2018014561A (ja) 2018-01-25

Family

ID=60990116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016141527A Pending JP2018014561A (ja) 2016-07-19 2016-07-19 半導体装置

Country Status (3)

Country Link
US (1) US10396767B2 (ja)
JP (1) JP2018014561A (ja)
CN (1) CN107634746A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019180000A (ja) * 2018-03-30 2019-10-17 日本無線株式会社 分周器入力回路及びpll回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6641208B2 (ja) * 2016-03-18 2020-02-05 Ntn株式会社 入力電圧制御装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5141949U (ja) * 1974-09-21 1976-03-29
JPS6021852Y2 (ja) * 1978-04-24 1985-06-29 株式会社日立メデイコ 信号用ケ−ブル
JPH09107287A (ja) * 1995-10-06 1997-04-22 Fujitsu General Ltd 回路アイソレーション方式
JP2003239798A (ja) * 2002-02-20 2003-08-27 Toyota Motor Corp Ecu検査装置
JP2006121377A (ja) * 2004-10-21 2006-05-11 Nec Electronics Corp 入力回路及び半導体装置
JP2008268077A (ja) * 2007-04-23 2008-11-06 Toyota Motor Corp Ecu検査装置及びecu検査方法
WO2013111575A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 モータ駆動装置およびこれを用いた冷蔵庫
JP2013243500A (ja) * 2012-05-18 2013-12-05 Fuji Electric Co Ltd 入力判定回路
JP2014051904A (ja) * 2012-09-06 2014-03-20 Rohm Co Ltd 信号検出回路及びイグナイタ
JP2015065274A (ja) * 2013-09-25 2015-04-09 株式会社デンソー 接合分離型半導体集積回路とその製造方法
JP2016089675A (ja) * 2014-10-31 2016-05-23 ローム株式会社 イグナイタおよび車両
JP2016519872A (ja) * 2013-03-20 2016-07-07 江▲蘇▼多▲維▼科技有限公司Multidimension Technology Co., Ltd. 低電力の磁気抵抗スイッチセンサ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670972B2 (ja) * 2009-02-03 2011-04-13 セイコーエプソン株式会社 集積回路装置、及び電子機器
JP2010183533A (ja) * 2009-02-09 2010-08-19 Toshiba Corp 半導体集積装置
US8937468B2 (en) * 2012-08-13 2015-01-20 Northrop Grumman Systems Corporation Power supply systems and methods
JP6504779B2 (ja) 2014-10-08 2019-04-24 ローム株式会社 イグナイタおよび車両、イグニッションコイルの制御方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5141949U (ja) * 1974-09-21 1976-03-29
JPS6021852Y2 (ja) * 1978-04-24 1985-06-29 株式会社日立メデイコ 信号用ケ−ブル
JPH09107287A (ja) * 1995-10-06 1997-04-22 Fujitsu General Ltd 回路アイソレーション方式
JP2003239798A (ja) * 2002-02-20 2003-08-27 Toyota Motor Corp Ecu検査装置
JP2006121377A (ja) * 2004-10-21 2006-05-11 Nec Electronics Corp 入力回路及び半導体装置
JP2008268077A (ja) * 2007-04-23 2008-11-06 Toyota Motor Corp Ecu検査装置及びecu検査方法
WO2013111575A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 モータ駆動装置およびこれを用いた冷蔵庫
JP2013243500A (ja) * 2012-05-18 2013-12-05 Fuji Electric Co Ltd 入力判定回路
JP2014051904A (ja) * 2012-09-06 2014-03-20 Rohm Co Ltd 信号検出回路及びイグナイタ
JP2016519872A (ja) * 2013-03-20 2016-07-07 江▲蘇▼多▲維▼科技有限公司Multidimension Technology Co., Ltd. 低電力の磁気抵抗スイッチセンサ
JP2015065274A (ja) * 2013-09-25 2015-04-09 株式会社デンソー 接合分離型半導体集積回路とその製造方法
JP2016089675A (ja) * 2014-10-31 2016-05-23 ローム株式会社 イグナイタおよび車両

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
岡村 廸夫著, 「解析 ノイズ・メカニズム」, vol. 第6版, JPN6020048082, 20 July 1992 (1992-07-20), JP, pages 226 - 228, ISSN: 0004407404 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019180000A (ja) * 2018-03-30 2019-10-17 日本無線株式会社 分周器入力回路及びpll回路

Also Published As

Publication number Publication date
US20180026614A1 (en) 2018-01-25
CN107634746A (zh) 2018-01-26
US10396767B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
US8633745B1 (en) Circuits and related techniques for driving a high side of a half bridge circuit
US7570091B2 (en) Power-on reset circuit
JP5431396B2 (ja) 定電圧電源回路
JP6219180B2 (ja) ボルテージレギュレータ
WO2015146040A1 (ja) 駆動装置
JP7271933B2 (ja) 絶縁ゲート型デバイス駆動装置
WO2021111772A1 (ja) 比較回路、半導体装置
JP2018014561A (ja) 半導体装置
US8854097B2 (en) Load switch
US9948302B2 (en) Level shift circuit
US9571085B2 (en) High voltage driver
JP6354430B2 (ja) 半導体装置
WO2014171127A1 (ja) 駆動制御回路および内燃機関点火装置
US7994841B2 (en) Dual temperature control circuit
JP5979162B2 (ja) パワーオンリセット回路
US8872555B2 (en) Power-on reset circuit
JP2013062757A (ja) Lvds出力回路
JP6717715B2 (ja) レギュレータ回路およびセンサ回路
JP2017169322A (ja) 降圧回路
JPWO2016088607A1 (ja) 負荷駆動装置及びそれを用いた車載制御装置
JP2008072234A (ja) ドライバ回路
JP5474684B2 (ja) ドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法
JP6852719B2 (ja) 信号出力回路
US8779830B2 (en) Inverse level shift circuit
JP6469409B2 (ja) レベルシフト回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201215