JP2018014561A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018014561A JP2018014561A JP2016141527A JP2016141527A JP2018014561A JP 2018014561 A JP2018014561 A JP 2018014561A JP 2016141527 A JP2016141527 A JP 2016141527A JP 2016141527 A JP2016141527 A JP 2016141527A JP 2018014561 A JP2018014561 A JP 2018014561A
- Authority
- JP
- Japan
- Prior art keywords
- input
- comparator
- reference potential
- potential
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
そこで、本発明は、コンデンサを外付けすることなく、サージ電圧や高周波ノイズを除去することができる入力判定回路を備えた半導体装置を提供することを目的としている。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
本発明の第1実施形態に係る半導体装置は、例えば点火コイルの誘導負荷を駆動するイグナイタなどに用いられる。この半導体装置は、誘導性負荷1を駆動するIGBT2を備えている。また、半導体装置は、IGBT2のオンオフをさせる為の信号を出力する信号発生装置3と、この信号発生装置3から出力される入力信号の電圧レベルを判定しオンオフを認識する入力判定回路4と、入力判定回路4の判定出力に基づいてIGBT2を制御および駆動する駆動回路5とを備えている。
信号発生装置3は、例えばエンジン制御ユニット(ECU)等で構成され、第1基準電位G1とは分離された第2基準電位G2を有するグランドGND2に接続されてIGBT2を駆動するパルス状の制御電圧を出力する。
駆動回路5は、入力判定回路4から入力される判定信号に基づいてIGBT2に対するゲート信号を形成するとともに、IGBT2に対する電流制限制御、過通電時の自己遮断などの保護制御も担う。
すなわち、信号発生装置3から入力される入力電圧Vinの分圧回路20と、この分圧回路20の抵抗を使用した入力電圧Vinのノイズを除去する第1ローパスフィルタ21と、この第1ローパスフィルタ21の出力電圧と参照電圧Vrefとを比較するコンパレータ22と、このコンパレータ22に参照電圧Vrefを供給する参照電圧生成回路23とを備えている。
第1ローパスフィルタ21は、分圧回路20の抵抗20aと、この抵抗20aとコンパレータ22の入力電圧端子との間の接続点と、グランドGND2との間に接続されたコンデンサ21aとで一次のRCフィルタの構成を有する。ここで、コンデンサ21aの容量は、必要とするカットオフ周波数によるが数pF〜数100pF程度に設定される。
この参照電圧生成回路23は、直流電源端子24及びグランドGND2間に直列に接続された第1定電流源23a及び抵抗23bとの直列回路と、第1定電流源23aと並列に接続された第2定電流源23cとPチャネルMOSFET23dとの直列回路とを備えている。そして、第1定電流源23a及びPチャネルMOSFET23dと抵抗23bとの接続点から出力される参照電圧Vrefがコンパレータ22の参照電圧端子に入力される。
したがって、PチャネルMOSFET23dは、コンパレータ22から出力される判定信号Sjがローレベルであるときにオン状態となり、判定信号Sjがハイレベルであるときにオフ状態となる。
Vref1=(Ic1+Ic2)×R0
これに対して、PチャネルMOSFET23dがオフ状態であるときには、第1定電流源23aの定電流Ic1のみが抵抗23bに流れるので、参照電圧Vref2は、
Vref2=Ic1×R0
となり、入力信号オフを認識する参照電圧となる。
今、IGBT2がオフ状態にある状態で、信号発生装置3から出力される入力信号がローレベルからハイレベルに反転すると、この出力信号は入力判定回路4にて電圧レベルで判定され、参照電圧Vref以上となると、判定信号Sjがローレベルからハイレベルに反転される。この判定信号Sjが駆動回路5に伝達されてIGBT2を通電させ、誘導性負荷1に電流を供給する。
したがって、参照電圧生成回路23では、ローレベルの判定信号SjがPチャネルMOSFET23dのゲートに供給されるので、このPチャネルMOSFET23dがオン状態となっている。このため、抵抗23bには、第1定電流源23aの定電流Ic1及び第2定電流源23cの定電流Ic2が合算された電流Ic1+Ic2が供給されることになる。したがって、入力信号がローからハイに変わる時の参照電圧はVref1であり、コンパレータ22の参照電圧端子に入力される。
このように、判定信号Sjがハイレベルとなると、参照電圧生成回路23のPチャネルMOSFET23dがオフ状態となり、第1定電流源23aの定電流Ic1のみが抵抗23bに流れることになる。
そして、信号発生装置3から出力される入力信号がハイレベルからローレベルに反転することにより、コンパレータ22の入力電圧端子に入力される入力電圧Vinが参照電圧Vref2未満にまで低下すると、判定信号Sjがハイレベルからローレベルに反転する。このため、参照電圧生成回路23の参照電圧Vrefも参照電圧Vref1に復帰し、入力電圧Vinがチャタリングを起こしてもコンパレータ22から出力される判定信号Sjはローレベルを維持する。
このコンパレータ22に入力される入力電圧Vin及び参照電圧Vrefは、ともにグランドGND2の第2基準電位G2を基準としている。このため、第2基準電位G2が変動した場合でも、入力電圧Vinと参照電圧Vrefとの関係は正確に維持する事が可能であり、コンパレータの同相入力電圧範囲内であれば、入力判定回路は、入力電圧Vinを正確に判定することができる。
このように、信号発生装置3から出力される入力信号に重畳されるサージ電圧や高周波ノイズを除去するために、コンパレータ22の入力信号系統にローパスフィルタ21を設けるだけで済む。また、分圧回路20にて入力信号を分圧しておく事で、コンパレータ22の同相入力電圧範囲を実質的に広げる事が出来る為、基準電圧G1と基準電圧G2の電位差が比較的広がっても入力電圧のレベル判定を正確認行う事が出来る。そして、分圧回路20を担う抵抗20aとローパスフィルタを構成するコンデンサ21aの容量は例えば数pF〜数100pF程度に小さく抑えることができ、コンデンサを外付けする必要がなくなり、ローパスフィルタを設けた入力判定回路を半導体チップに収めて小型化することができる。
この第2の実施形態では、前述した第1の実施形態における第2基準電位を基準とする第1ローパスフィルタが省略され、これに代えて、コンパレータの基準電位となる第1基準電位を基準とするローパスフィルタを設けるようにしたものである。
すなわち、第2の実施形態では、入力判定回路4が、図3に示すように、第1実施形態における第1ローパスフィルタ21を構成するコンデンサ21aが省略され、これに代えて、コンパレータ22の入力電圧端子及び参照電圧端子の直前に第2ローパスフィルタ31及び第3ローパスフィルタ32が設けられている。
この第2実施形態においては、第2ローパスフィルタ31は、分圧回路20の抵抗20a及び20bの接続点と、コンパレータ22の入力電圧端子との間に接続された抵抗31aと、この抵抗31aとコンパレータ22の入力電圧端子との接続点と第1基準電位G1を有するグランドGND1との間に接続されたコンデンサ31bとで一次のRCフィルタ構成とされている。
したがって、コンパレータ22に入力される入力電圧系統及び参照電圧系統に重畳されたノイズ成分をコンパレータ22の直前で確実に除去することができる。また、フィルタ31を構成する抵抗31aとおよびコンデンサ31bとフィルタ32を構成する抵抗32aおよびコンデンサ32bの定数を同一にしておく事で、基準電位G1と基準電位G2の過渡的な電位変化に対し入力電圧及び参照電圧の電位関係は維持される。即ち同相ノイズに対して耐性を持たせる事ができる為、より正確で安定した入力判定を行なうことができる。
この第3の実施形態では、前述した第1の実施形態の第1ローパスフィルタと第2実施形態の第2ローパスフィルタ及び第3ローパスフィルタとの双方を配置したものである。
すなわち、第3の実施形態では、図4に示すように、入力判定回路4の信号発生装置3に近い入力側の入力電圧系統と第2基準電位G2のグランドGND2との間に第1ローパスフィルタ21を接続している。
さらに、入力判定回路4のコンパレータ22の入力側の参照電圧系統と第1基準電位G1を有するグランドGND1との間に第3ローパスフィルタ32を接続している。
その他の構成については前述した第1及び第2の実施形態と同様の構成を有し、図1及び図3との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第4の実施形態では、第1〜第3の実施形態における参照電圧生成回路の第2定電流源を選択するスイッチ素子を変更したものである。
すなわち、第4の実施形態では、図5に示すように、上述した第3の実施形態において、入力判定回路4の参照電圧生成回路23のPチャネルMOSFET23dを、NチャネルMOSFET23eに置換している。これに応じて、コンパレータ22の出力側に判定信号Sjとは逆相の逆相判定信号Sjbを出力する出力端子を設け、この逆相判定信号SjbをNチャネルMOSFET23eのゲートに供給している。
また、入力判定回路4のヒステリシス特性を得るための構成が、PチャネルMOSFET23dからNチャネルMOSFET23eに変更されているが、コンパレータ22に判定信号Sjと逆相の判定信号Sjbを出力する端子を設け、この逆相判定信号SjbをNチャネルMOSFET23eのゲートに供給している。
逆に、コンパレータの判定信号Sjがローレベルからハイレベルに反転したときには、逆相判定信号Sjbがローレベルとなり、これに応じてNチャネルMOSFET23eがオフ状態となる。このため、参照電圧生成回路23から参照電圧Vref2を得ることができる。
また、上記第2〜第4の実施形態では、第2ローパスフィルタ31及び第3ローパスフィルタ32のコンデンサ31b及び32bを用いる場合について説明したが、これに代えて、コンパレータ22を構成するMOSFETの寄生ゲート容量を適用することもできる。
また、上記第1〜第4の実施形態において、信号発生装置3の構成はエンジン制御装置に限らず他の任意の信号発生装置の構成とすることができ、出力する制御信号もパルス状信号に限らず、正弦波信号、三角波信号等の任意の信号形態を適用することができる。
Claims (5)
- 互いに分離された第1基準電位及び第2基準電位と、
前記第1基準電位及び前記第2基準電位より高い電位の第3電位と、
前記第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
前記第2基準電位と前記第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
前記コンパレータの入力電圧端子に接続される信号入力系統と前記第2基準電位との間に介挿された第1ローパスフィルタとを備えたことを特徴とする半導体装置。 - 互いに分離された第1基準電位及び第2基準電位と、
前記第1基準電位及び前記第2基準電位より高い電位の第3電位と、
前記第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
前記第2基準電位と前記第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
前記コンパレータの入力電圧端子に接続される信号入力系統及び前記第1基準電位との間に介挿された第2ローパスフィルタと、
前記参照電圧生成回路と前記参照電圧端子との間の参照電圧系統及び前記第1基準電位との間に介挿された第3ローパスフィルタと
を備えたことを特徴とする半導体装置。 - 互いに分離された第1基準電位及び第2基準電位と、
前記第1基準電位及び前記第2基準電位より高い電位の第3電位と、
前記第1基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
前記第2基準電位と前記第3電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
前記コンパレータの入力電圧端子に接続される信号入力系統と前記第2基準電位との間に介挿された第1ローパスフィルタと、
前記コンパレータの入力電圧端子に接続される信号入力系統及び前記第1基準電位との間に介挿された第2ローパスフィルタと、
前記参照電圧生成回路と前記参照電圧端子との間の参照電圧系統及び前記第1基準電位との間に介挿された第3ローパスフィルタと
を備えたことを特徴とする半導体装置。 - 前記定電流源と並列に第2定電流源とスイッチ素子との直列回路を接続し、該スイッチ素子を前記コンパレータの出力信号によって制御してヒステリシス特性を持たせたことを特徴とする請求項1から3の何れか1項に記載の半導体装置。
- 前記スイッチ素子は、PチャネルMOSFET及びNチャネルMOSFETの一方で構成されていることを特徴とする請求項4に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016141527A JP2018014561A (ja) | 2016-07-19 | 2016-07-19 | 半導体装置 |
US15/637,968 US10396767B2 (en) | 2016-07-19 | 2017-06-29 | Semiconductor device |
CN201710524342.7A CN107634746A (zh) | 2016-07-19 | 2017-06-30 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016141527A JP2018014561A (ja) | 2016-07-19 | 2016-07-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018014561A true JP2018014561A (ja) | 2018-01-25 |
Family
ID=60990116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016141527A Pending JP2018014561A (ja) | 2016-07-19 | 2016-07-19 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10396767B2 (ja) |
JP (1) | JP2018014561A (ja) |
CN (1) | CN107634746A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019180000A (ja) * | 2018-03-30 | 2019-10-17 | 日本無線株式会社 | 分周器入力回路及びpll回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6641208B2 (ja) * | 2016-03-18 | 2020-02-05 | Ntn株式会社 | 入力電圧制御装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5141949U (ja) * | 1974-09-21 | 1976-03-29 | ||
JPS6021852Y2 (ja) * | 1978-04-24 | 1985-06-29 | 株式会社日立メデイコ | 信号用ケ−ブル |
JPH09107287A (ja) * | 1995-10-06 | 1997-04-22 | Fujitsu General Ltd | 回路アイソレーション方式 |
JP2003239798A (ja) * | 2002-02-20 | 2003-08-27 | Toyota Motor Corp | Ecu検査装置 |
JP2006121377A (ja) * | 2004-10-21 | 2006-05-11 | Nec Electronics Corp | 入力回路及び半導体装置 |
JP2008268077A (ja) * | 2007-04-23 | 2008-11-06 | Toyota Motor Corp | Ecu検査装置及びecu検査方法 |
WO2013111575A1 (ja) * | 2012-01-25 | 2013-08-01 | パナソニック株式会社 | モータ駆動装置およびこれを用いた冷蔵庫 |
JP2013243500A (ja) * | 2012-05-18 | 2013-12-05 | Fuji Electric Co Ltd | 入力判定回路 |
JP2014051904A (ja) * | 2012-09-06 | 2014-03-20 | Rohm Co Ltd | 信号検出回路及びイグナイタ |
JP2015065274A (ja) * | 2013-09-25 | 2015-04-09 | 株式会社デンソー | 接合分離型半導体集積回路とその製造方法 |
JP2016089675A (ja) * | 2014-10-31 | 2016-05-23 | ローム株式会社 | イグナイタおよび車両 |
JP2016519872A (ja) * | 2013-03-20 | 2016-07-07 | 江▲蘇▼多▲維▼科技有限公司Multidimension Technology Co., Ltd. | 低電力の磁気抵抗スイッチセンサ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4670972B2 (ja) * | 2009-02-03 | 2011-04-13 | セイコーエプソン株式会社 | 集積回路装置、及び電子機器 |
JP2010183533A (ja) * | 2009-02-09 | 2010-08-19 | Toshiba Corp | 半導体集積装置 |
US8937468B2 (en) * | 2012-08-13 | 2015-01-20 | Northrop Grumman Systems Corporation | Power supply systems and methods |
JP6504779B2 (ja) | 2014-10-08 | 2019-04-24 | ローム株式会社 | イグナイタおよび車両、イグニッションコイルの制御方法 |
-
2016
- 2016-07-19 JP JP2016141527A patent/JP2018014561A/ja active Pending
-
2017
- 2017-06-29 US US15/637,968 patent/US10396767B2/en not_active Expired - Fee Related
- 2017-06-30 CN CN201710524342.7A patent/CN107634746A/zh active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5141949U (ja) * | 1974-09-21 | 1976-03-29 | ||
JPS6021852Y2 (ja) * | 1978-04-24 | 1985-06-29 | 株式会社日立メデイコ | 信号用ケ−ブル |
JPH09107287A (ja) * | 1995-10-06 | 1997-04-22 | Fujitsu General Ltd | 回路アイソレーション方式 |
JP2003239798A (ja) * | 2002-02-20 | 2003-08-27 | Toyota Motor Corp | Ecu検査装置 |
JP2006121377A (ja) * | 2004-10-21 | 2006-05-11 | Nec Electronics Corp | 入力回路及び半導体装置 |
JP2008268077A (ja) * | 2007-04-23 | 2008-11-06 | Toyota Motor Corp | Ecu検査装置及びecu検査方法 |
WO2013111575A1 (ja) * | 2012-01-25 | 2013-08-01 | パナソニック株式会社 | モータ駆動装置およびこれを用いた冷蔵庫 |
JP2013243500A (ja) * | 2012-05-18 | 2013-12-05 | Fuji Electric Co Ltd | 入力判定回路 |
JP2014051904A (ja) * | 2012-09-06 | 2014-03-20 | Rohm Co Ltd | 信号検出回路及びイグナイタ |
JP2016519872A (ja) * | 2013-03-20 | 2016-07-07 | 江▲蘇▼多▲維▼科技有限公司Multidimension Technology Co., Ltd. | 低電力の磁気抵抗スイッチセンサ |
JP2015065274A (ja) * | 2013-09-25 | 2015-04-09 | 株式会社デンソー | 接合分離型半導体集積回路とその製造方法 |
JP2016089675A (ja) * | 2014-10-31 | 2016-05-23 | ローム株式会社 | イグナイタおよび車両 |
Non-Patent Citations (1)
Title |
---|
岡村 廸夫著, 「解析 ノイズ・メカニズム」, vol. 第6版, JPN6020048082, 20 July 1992 (1992-07-20), JP, pages 226 - 228, ISSN: 0004407404 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019180000A (ja) * | 2018-03-30 | 2019-10-17 | 日本無線株式会社 | 分周器入力回路及びpll回路 |
Also Published As
Publication number | Publication date |
---|---|
US20180026614A1 (en) | 2018-01-25 |
US10396767B2 (en) | 2019-08-27 |
CN107634746A (zh) | 2018-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8633745B1 (en) | Circuits and related techniques for driving a high side of a half bridge circuit | |
US7570091B2 (en) | Power-on reset circuit | |
JP5431396B2 (ja) | 定電圧電源回路 | |
JP6219180B2 (ja) | ボルテージレギュレータ | |
WO2015146040A1 (ja) | 駆動装置 | |
JP7271933B2 (ja) | 絶縁ゲート型デバイス駆動装置 | |
WO2021111772A1 (ja) | 比較回路、半導体装置 | |
JP2018014561A (ja) | 半導体装置 | |
US8854097B2 (en) | Load switch | |
US9948302B2 (en) | Level shift circuit | |
US9571085B2 (en) | High voltage driver | |
JP6354430B2 (ja) | 半導体装置 | |
WO2014171127A1 (ja) | 駆動制御回路および内燃機関点火装置 | |
US7994841B2 (en) | Dual temperature control circuit | |
JP5979162B2 (ja) | パワーオンリセット回路 | |
US8872555B2 (en) | Power-on reset circuit | |
JP2013062757A (ja) | Lvds出力回路 | |
JP6717715B2 (ja) | レギュレータ回路およびセンサ回路 | |
JP2017169322A (ja) | 降圧回路 | |
JPWO2016088607A1 (ja) | 負荷駆動装置及びそれを用いた車載制御装置 | |
JP2008072234A (ja) | ドライバ回路 | |
JP5474684B2 (ja) | ドライブ制御回路、制御装置、スイッチング電源装置、および、制御方法 | |
JP6852719B2 (ja) | 信号出力回路 | |
US8779830B2 (en) | Inverse level shift circuit | |
JP6469409B2 (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200812 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201215 |