JP2016519872A - 低電力の磁気抵抗スイッチセンサ - Google Patents

Abstract

低電力の磁気抵抗スイッチセンサが、本発明において開示され、磁気抵抗スイッチセンサは、内部基準電圧回路と、マルチプレクサと、磁気抵抗ブリッジ回路と、比較器回路と、電圧安定化回路と、デジタル制御回路と、デジタル出力段回路とを備え、内部基準電圧回路の一端が接地される一方で、内部基準電圧回路の他端は電圧安定化回路の出力端と接続され、比較回路は１つ以上の比較器を備え、比較回路の一端が電圧安定化回路に電気的に接続される一方で、他端は接地され、比較回路には１つ以上の入力端および１つ以上の出力端が設けられ、比較回路の１つ以上の出力端はデジタル制御回路の１つの入力端に電気的に接続され、磁気抵抗ブリッジ回路の一端が電圧安定化回路の出力端に電気的に接続される一方で、他端は接地され、磁気抵抗ブリッジ回路の出力端は比較回路の１つの入力端に電気的に接続される。この低電力の磁気抵抗スイッチセンサは、高い感度、少ない消費電力、高い周波数応答、小さなサイズ、および優秀な熱特性という利点を有する。【選択図】 図１２

Description

本発明は、センサの技術分野に関し、より詳しくは、低電力の磁気抵抗スイッチセンサに関する。

磁気スイッチセンサは、家庭用電化製品、白物家電、需給計器（電力量計、水道メーター、ガス量計）、自動車、および産業の用途において広く使用されている。現時点の主流の磁気スイッチセンサは、ホールセンサおよびＡＭＲ（異方性磁気抵抗）センサを利用する。家庭用電化製品および需給計器における用途において、ホールスイッチセンサおよびＡＭＲスイッチセンサは、最大数マイクロアンペアの電力を消費する。これは、動作周波数を犠牲にして得られる。ホールスイッチセンサおよびＡＭＲスイッチセンサは、数十ガウスの範囲のスイッチ点において１２Ｈｚ程度の周波数で動作する。高い周波数での動作を必要とする自動車および他の産業の分野において、ホールスイッチセンサおよびＡＭＲスイッチセンサは、ｋＨｚのレベルにおいてｍＡ級の電力を消費する。

近年では、磁気トンネル接合（ＭＴＪ）を利用する新種の磁気抵抗センサが、産業の分野において利用されるようになっている。これらは、磁性多層膜をトンネル磁気抵抗効果と組み合わせている。磁性多層膜の電気抵抗が、外部磁界の大きさおよび向きに依存する。家庭用電化製品および需給計器などの低消費電力の分野において、ＭＴＪセンサは、数十ガウスのスイッチ点において１２Ｈｚの周波数で動作する。高周波数の動作を必要とする自動車および他の産業分野において、ＭＴＪセンサは、ＭＨｚのレベルにおいてマイクロアンペア級の電力を消費する。

磁気スイッチ装置のいくつかの技術的説明が、技術的に既知であり、米国特許出願公開第２０１０／００２６２８１号明細書が、磁性ターゲットの位置および速度を測定するための２つのセンサを備える磁気勾配計を開示している。磁気スイッチセンサにおけるＭＴＪ素子の使用が、中国特許出願第２０１１１０１２５１５３．５号明細書によって説明されている。これらの特許出願は、本明細書に援用される。

既存のスイッチセンサは、スリープおよび動作の両方の状態において電力の消費が大きく、動作周波数が低い。したがって、感度が高く、高い周波数に応答し、体積が小さく、スリープ状態および動作状態における電力の消費が少ないスイッチセンサについて、ニーズが存在する。

本発明の目的は、磁気抵抗センサスイッチを提供することにある。

本発明の磁気抵抗スイッチセンサは、内部電圧基準回路と、マルチプレクサと、磁気抵抗ブリッジ回路と、比較回路と、電源と、電圧基準回路と、デジタル制御回路と、デジタル出力回路とを備え、前記基準電圧回路は、一端において接地に接続され、他端は電源レギュレータ回路の出力端子に接続され、前記比較器回路は、一端が前記電源レギュレータ回路と電気的に接続され、他端が接地と電気的に接続された１つ以上の比較器を備え、前記比較器回路は、１つ以上の入力および１つ以上の出力を有し、前記比較回路の出力端子のうちの１つ以上は、前記デジタル制御回路の入力端子と電気的に接続され、磁気抵抗ブリッジ回路は、電源レギュレータ回路および接地と電気的に接続され、磁気抵抗ブリッジ回路の出力は、比較器回路の１つの入力と接続され、マルチプレクサは、デジタル制御回路によって制御され、前記マルチプレクサは、前記基準電圧回路の多数の前記出力のうちのどれが前記比較器回路の入力のうちの１つと電気的に接続されるかを決定し、デジタル制御回路は、内部の論理状態および入力信号の変化にもとづいて動作を実行し、マルチプレクサおよびデジタル出力回路と電気的に接続されている。

好ましくは、低域通過フィルタ回路が、前記基準電圧回路、前記磁気抵抗ブリッジ回路、および前記比較器回路の間に接続され、前記低域通過フィルタ回路の入力は、前記磁気抵抗ブリッジ回路の前記出力および前記基準電圧回路の前記出力に接続され、前記低域通過フィルタの出力は、前記比較器回路の前記入力と接続され、カットオフ周波数よりも上の電圧を減衰させるために使用される

好ましくは、前記電源レギュレータ回路の出力電圧Ｖ_Ｂｉａｓは、電源電圧よりも低い。

さらに、前記比較器回路は、どの電流源が前記比較器回路の電源端子と接続されるのかを決定する１つ以上の比較器電源スイッチを備え、前記電流源は、前記電源レギュレータ回路にも接続され、前記比較器電源スイッチは、前記デジタル制御回路によって制御される。

好ましくは、前記デジタル制御回路は、デジタル制御システムの一部である。

さらに、前記デジタル制御システムは、論理動作モードの組、および印加磁界トリガ条件を備え、前記デジタル制御システムは、両極性スイッチ、単極性スイッチ、または全極性スイッチの特性を有する磁界依存性の出力を生成する。

好ましくは、前記第１の磁気抵抗素子および前記第２の磁気抵抗素子のそれぞれは、直列および／または並列な１つ以上のＭＴＪ素子を備える。

さらに、前記プッシュプルハーフブリッジの感度方向は、前記第１の磁気抵抗素子および前記第２の磁気抵抗素子の固定層の磁気モーメントの方向に平行である。

さらに、前記プッシュプルハーフブリッジの感度方向は、前記第１の磁気抵抗素子および前記第２の磁気抵抗素子の固定層の磁気モーメントの方向に平行である。

好ましくは、前記デジタル出力段回路は、ラッチおよびドライバ回路と、出力段と、を備え、前記ラッチおよびドライバ回路の入力は、前記デジタル制御回路の出力と接続され、前記ラッチおよびドライバ回路の出力は、前記出力段と接続されている。

本発明は、以下の有益な効果を有する。

本発明のスイッチセンサは、強磁性材料の接近を検知するためにセンサ部品としてＭＴＪ素子を利用することで、高い感度、少ない消費電力、高い周波数応答、および良好な熱特性をもたらす。

本発明の技術的解決策の実施をより明瞭に示すために、関連の図の簡単な紹介が、技術的詳細とともに下記に提示される。当然ながら、以下の図の説明は、本発明の実際の構成の一部を示すにすぎない。この分野の当業者であれば、説明される図から、いかなる創造的な思考も必要とせずに、他の有用な構成に容易に到達することができる。

図１は、先行技術のＭＴＪ素子材料積層体の概略図である。 図２は、先行技術のＭＴＪ素子の印加磁界と抵抗との間の関係を示すグラフである。 図３は、先行技術のプッシュプルハーフブリッジセンサに組み合わせられた集積回路を示す図である。 図４は、２つの異なる温度において測定されたプッシュプルハーフブリッジ磁気抵抗センサの出力電圧の印加磁界の関数としてのグラフである。 図５は、ブリッジ回路の模擬に使用される基準電圧回路の概略図である。 図６は、両極性および単極性スイッチ磁気抵抗センサのアナログフィルタおよび比較器の回路図である。 図７は、両極性および単極性スイッチ磁気抵抗スイッチセンサの回路図である。 図８は、磁気抵抗両極性スイッチセンサの出力電圧と印加磁界との間の関係を示すグラフである。 図９は、単極性磁気抵抗スイッチセンサについて出力電圧と印加磁界との間の関係を示すグラフである。 図１０は、プッシュプルブリッジセンサの出力電圧と印加磁界との間の関係を示す図である。 図１１は、全極性磁気抵抗スイッチセンサの出力電圧と印加磁界との間の関係を示すグラフである。 図１２は、全極性磁気抵抗スイッチセンサのアナログフィルタおよび比較器の本発明の好ましい実現の回路図を示している。 図１３は、本発明の好ましい実施形態による全極性磁気抵抗センサスイッチの回路図である。 図１４は、本発明の好ましい実施形態に従って動作する全極性磁気抵抗スイッチセンサのタイミング図である。

以下の図は、本発明の具体的な実施例を明瞭かつ完全に説明することで、本発明の技術的解決策の実施を明らかにする。

実施の例
図１に示されるとおり、ＭＴＪ磁気トンネル接合構造は、ナノスケールの多層膜によって形成され、すなわち反強磁性層１と、磁性固定層２と、非磁性酸化物層３と、磁性自由層４とで形成される。磁性固定層２の磁気モーメント５の向きは、磁性自由層４の磁気モーメント６の向きに対して垂直または角度を有する。磁性自由層４の磁気モーメント６の向きは、外部磁界７の大きさおよび向きに依存する。ＭＴＪ構造の機構は、下記に示され、すなわちＭＴＪ構造の抵抗は、磁性固定層２の磁気モーメント５の向きと磁性自由層４の磁気モーメント６の向きとの間の角度に依存する。磁性自由層４の磁気モーメント６の向きが外部磁界７のもとで回転するとき、構造の抵抗も変化する。

図２に、外部磁界７が磁性固定層２に平行であり、印加磁界の強度がＨ１よりも大きい場合、磁性自由層４の向きも外部磁界７に平行であることが示されている。したがって、磁性自由層４は、磁性固定層２に平行である。この状況において、ＭＴＪ構造は、最小の抵抗を示す。外部磁界７が磁性固定層２に逆平行であり、印加磁界の強度がＨ２よりも大きい場合、磁性自由層４の向きも外部磁界７に逆平行である。したがって、磁性自由層４は、磁性固定層２に逆平行である。この状況において、ＭＴＪ構造は、最大の抵抗を示す。Ｈ１とＨ２との間の磁界範囲が、ＭＴＪの測定範囲である。

本発明は、磁性自由層の磁気モーメントの方向をバイアスするために、以下のやり方または以下のやり方の組み合わせを使用する。磁性自由層の磁気モーメントの以下の向きは、磁性固定層の磁気モーメントの向きに対して垂直または或る角度にあり、磁性固定層の磁気モーメントの向きと引き付け合い、反強磁性材料の薄い層を自由層の上方または下方に配置することで、磁気モーメントの方向が交換結合によってバイアスされ、磁気モーメントの方向が、磁性自由層と磁性固定層との間のネール（Ｎｅｅｌ）結合によってバイアスされ、電流コイルのセンサとの一体化によって、磁気モーメントの方向が、同じ方向の順電流によってバイアスされ、磁気モーメントの方向が、近傍の永久磁石によってバイアスされる。

図３に、第１の磁気抵抗素子１１と、第２の磁気抵抗素子１２と、ＡＳＩＣ（特定用途向け集積回路）チップ１３とを備える先行技術のプッシュプル磁気抵抗スイッチセンサが示されている。ＡＳＩＣならびに第１の磁気抵抗素子１１および第２の磁気抵抗素子１２が、アセンブリを形成しており、２つの磁気抵抗素子１１および１２は、プッシュプルハーフブリッジ回路を形成するようにも接続されている。１１および１２の検出素子は、直列および／または並列な１つ以上のＭＴＪ磁気抵抗素子によって構成される。ＭＴＪ磁気抵抗素子は、強磁性自由層および強磁性固定層を含む多層のナノスケール構造である。２つのＭＴＪ素子の内部の自由層の磁気モーメント１２１および１２２は、逆平行な向きに設定される。同様に、２つのＭＴＪ素子の内部の固定層の磁気モーメント１１１および１１２も、逆平行な向きに設定される。固定層の磁気モーメント１１１および固定層の磁気モーメント１１２は、各々のＭＴＪ素子において自由層の磁気モーメント１２１および自由層の磁気モーメント１２２の方向に対して垂直に回転させられる。プルプッシュハーフブリッジ回路の検出方向７０は、固定層の磁気モーメント１１および１２に平行である。外部磁界が検出方向７０に沿って加えられるとき、一方の磁気抵抗素子の磁気モーメントは、外部磁界および固定層に平行になろうとし、したがって抵抗が小さくなる。一方で、他方の磁気抵抗素子の磁気モーメントは、固定層に逆平行になろうとし、したがって抵抗が大きくなり、結果としてプッシュプルの出力Ｖ_ＯＵＴ（残りのすべての図では、Ｖ_ＯＵＴ＝Ｖ_{Ｂｒｉｄｇｅ}）がもたらされる。出力曲線が、図４に示されている。

対応するＡＳＩＣチップ１３が、ｐａ定常電圧Ｖ_ＤＤ（残りの図では、Ｖ_Ｂｉａｓ）をもたらすとともに、プッシュプルハーフブリッジ出力電圧信号をスイッチング信号へと変換するために、プッシュプルハーフブリッジと接続される。ＡＳＩＣチップ１３は、種々のスイッチ信号出力信号の種々の技術的要件に応じて様々であってよい。ＡＳＩＣチップ１３を、図８に示されるような両極性（ｂｉｐｏｌａｒ）のスイッチング信号、図９に示されるような単極性（ｕｎｉｐｏｌａｒ）の出力信号、または図１１に示されるような全極性（ｏｍｎｉｐｏｌａｒ）のスイッチング信号を出力するように構成することができる。

以上の例ならびに図１、図２、および図３は、詳細な背景情報として提示されており、参照として本明細書に含められる中国特許出願第２０１１１０１２５１５３．５号からのものである。

高い温度および低い温度の両方の場合におけるプッシュプルハーフブリッジ出力電圧と印加磁界との間の関係が、図４の曲線に示されており、この実施形態の磁気抵抗スイッチセンサにおいて、高い温度および低い温度の範囲が、動作を制限する。この例では、高い温度は１００℃であって、ＨＴで示されており、低い温度は０℃であって、ＬＴで示されている。図４において、曲線３５は図２の曲線に相当するが、図４の曲線は、検出軸７に対して素子の固定方向が１８０度回転させられている。結果として、プッシュプルハーフブリッジの第１の磁気抵抗素子１１は、負の勾配を有する磁気抵抗伝達曲線を有し、プッシュプルハーフブリッジの第２の磁気抵抗素子１２は、正の勾配を有する磁気抵抗伝達曲線を有し、したがって図４において、プッシュプルハーフブリッジの出力Ｖ_{Ｂｒｉｄｇｅ}の伝達曲線は、中間点Ｖ_Ｍｉｄ２４においてバランスし、Ｖ_{Ｂｒｉｄｇｅ}は、この関係ゆえに、印加磁界に対して正の勾配を有する。

低い温度におけるプッシュプルハーフブリッジ出力電圧Ｖ_{Ｂｒｉｄｇｅ}が、実線の曲線２１によって示されており、曲線２１から出力２０を見て取ることができ、出力電圧Ｖ_{Ｂｒｉｄｇｅ}は、最小値Ｖ_ＭｉｎＬＴ２３を有し、最大値Ｖ_ＭａｘＬＴ２５まで次第に増加する。第１のプッシュプルハーフブリッジ磁気抵抗素子１１および第２の磁気抵抗素子１２は、負の抵抗温度係数（ＴＣＲ：Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｉｓｔａｎｃｅ）および対応する負の抵抗感度温度係数（ＴＣＲＳ：Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｒｅｓｉｓｔａｎｃｅ Ｓｅｎｓｉｔｉｖｉｔｙ）を有している。プッシュプルブリッジ構造を使用するとき、対応する電圧感度温度係数（ＴＣＶ）は、−１０００ｐｐｍ／℃である。これは、Ｖ_ｂｉａｓおよび印加磁界７が同じでも、１００℃を超える温度差で、Ｖ_{Ｂｒｉｄｇｅ}が−１０％変化することを意味している。Ｖ_{Ｂｒｉｄｇｅ}について、高い温度における曲線が、破線の曲線２２として描かれており、曲線２２は、最小値Ｖ_ＭｉｎＨＴ２６から最大値Ｖ_ＭａｘＨＴ２７に至る。Ｖ_ｂｉａｓの半分に曲線の中間点が位置し、Ｖ_Ｍｉｄ２４である。Ｖ_ｂｉａｓの典型的な値は１ボルトであり、したがってＶ_Ｍｉｄは０．５Ｖである。

後述される比較器回路の出力は、図４の電圧信号、すなわちプッシュプルハーフブリッジ８７がもたらす出力電圧Ｖ_{Ｂｒｉｄｇｅ}、および内部電圧基準回路がもたらす別の電圧、すなわち基準電圧Ｖ_Ｒｅｆである比較器回路の入力における２つの電圧入力信号に依存する。Ｖ_Ｒｅｆの値は、後述されるデジタル制御回路によって制御される。Ｖ_Ｒｅｆの値は、後述されるデジタル制御回路によって制御される。Ｖ_Ｒｅｆについて考えられる１つの値が、図４に２９として示されている南側電圧動作点（Ｖ_ＯＰＳ）であり、Ｖ_Ｒｅｆについて考えられるもう１つの値が、図４に２８として示されている北側電圧動作点（Ｖ_ＯＰＮ）である。低い温度におけるＶ_{Ｂｒｉｄｇｅ}の曲線２１は、印加磁界の値Ｈ_ＯＰＳ−ＬＴ３０において電圧レベルＶ_ＯＰＳ２９と交わり、印加磁界の値Ｈ_ＯＰＮ−ＬＴ３１において電圧レベルＶ_ＯＰＮ２８と交わる。高い温度におけるＶ_{Ｂｒｉｄｇｅ}の曲線２２は、印加磁界の値Ｈ_ＯＰＳ−ＨＴ３２において電圧レベルＶ_ＯＰＳ２９と交わり、印加磁界の値Ｈ_ＯＰＮ−ＨＴ３３において電圧レベルＶ_ＯＰＮ２８と交わる。

したがって、比較器の回路スイッチング動作は、磁気抵抗ブリッジセンサの動作温度に比例して増加する絶対値の印加磁界において生じる。これが、「出力の温度依存性」と呼ばれ、通常は検出の用途にとって望ましくない影響である。

温度補償およびプッシュプルブリッジ回路の詳細な回路図が、図５に示されている。ブリッジの右半分が、破線の囲み８７によって囲まれたプッシュプルハーフブリッジ磁気抵抗センサとして形成されている。このハーフブリッジは、図４の曲線２１に従う出力５９（すなわち、Ｖ_{Ｂｒｉｄｇｅ}）をもたらす特性を有する２つの磁気抵抗素子５６および５６’を有している。ブリッジの左半分は、破線８６によって囲まれ、１０個の抵抗器１３１〜１４０の直列で形成され、これらの抵抗器１３１〜１４０の値が磁界につれて変化することがない分圧器として設定され、破線の輪郭８６によって表される回路チップ上にある。内部基準回路が、ハーフブリッジを構成する。内部基準回路８６およびプッシュプルハーフブリッジ８７が、フルブリッジを形成する。内部電圧基準回路８６は、７つの電圧出力を含み、これら７つの電圧出力は、７つの異なる電圧信号を出力し、回路８６の内部に、左側から利用することができる９個の電圧出力が存在する。これらのうち、南側電圧動作点（Ｖ_ＯＰＳ）、南側電圧リセット点（Ｖ_ＲＰＳ）、南側電圧スタンバイしきい値（Ｖ_ＳＴＳ）、北側電圧スタンバイしきい値（Ｖ_ＳＴＮ）、北側電圧リセット点（Ｖ_ＲＰＮ）、および北側電圧動作点（Ｖ_ＯＰＮ）の６個が、スイッチングしきい値として使用され、図５に示されるとおりの接続ノードから取り出され、もう１つの出力が、電圧中間点（Ｖ_Ｍｉｄ）の出力である。２つの破線による囲み８６および８７は、同じシリコンチップ上に集積されてよい構成要素を有する。あるいは、８７は、磁気抵抗素子を含む１つ以上の別のチップであってよい。ワイヤボンドおよび技術的に周知の他の方法が、必要であれば１つのチップから別のチップへの電気的接続を形成するために使用される。ブリッジ全体は、接地とＶ_ｂｉａｓ６３との間で動作し、Ｖ_ｂｉａｓ６３は、本特許出願において後述される回路によって制御される固定の電圧である。

単極性、両極性、および全極性が、Ｖ_ＲｅｆＳおよび磁界スイッチング値について異なる挙動および値を有する磁気抵抗スイッチの３つの種類である。下記の表１に、しきい値の名称および値がまとめられている。示されている値が、あくまでも代表例にすぎず、所与の用途またはユーザの具体的な要件に合うように調節可能であることに、注意すべきである。この一般性は、印加磁界の値が磁気抵抗検出素子１１および１２の非飽和の有効範囲にあり、Ｖ_Ｒｅｆが６３（Ｖ_Ｂｉａｓ）未満である限りにおいて、当てはまる。例えば、両極性の値を取り上げる。Ｈ_ＯＰＳは、Ｖ_ｂｉａｓの５９％に設定される。Ｖ_Ｂｉａｓ＝１．０ボルトと仮定すると、Ｈ_ＯＰＳは５９０ｍＶである。このスイッチングは、＋３０Ｏｅという印加磁界の値で生じる。

単純な線形関係を通じて、図４において、出力電圧Ｖ_ＯＵＴおよび磁界が線形な関係の曲線２１を有し、表１の第５列に示されるように磁界（単位は、Ｏｅ）からＶ_Ｂｉａｓのパーセンテージへと変換が可能であることを見て取ることができ、表１の第６列「電圧値（ｍＶ）（Ｖ_Ｂｉａｓ＝１．０Ｖ）」は、この状況のもとでの条件Ｖ_Ｂｉａｓ＝１Ｖを示し、電圧値は、異なる基準電圧値において変化する。Ｖ_Ｂｉａｓが必ずしも１Ｖに固定されず、これが典型的な値にすぎないことを、理解することが重要である。表１の第７欄は、必要なスイッチセンサ磁界値の、Ｏｅという典型的な単位による編集である。

図６は、両極性および単極性型の磁気抵抗スイッチのためのアナログフィルタおよび比較器段の回路ブロック図である。比較器６１は、高利得の増幅器である。比較器６１の出力Ｖ_Ａ６７がＨまたは１であるとき、出力電圧Ｖ_Ａ６７は、ハイ（ｈｉｇｈ）状態にある。比較器６１の出力Ｖ_Ａ６７がＬまたは０であるとき、出力電圧Ｖ_Ａ６７は、ロー（ｌｏｗ）状態にある。ハイ状態は、正の入力６５に存在する電圧が負の入力６６に存在する電圧よりも大きい場合に生じる。Ｖ_Ａのハイ電圧の値は、Ｖ_ＣＣ８１よりも小さいが、Ｖ_ＣＣ８１にほぼ等しく、ロー電圧は、接地６４または０ボルトよりも大きいが、接地６４または０ボルトにほぼ等しい。比較器は、正の電源入力６２を介して電源Ｖ_ＣＣと接続されている。

電圧入力は、図５の電圧基準部８６から由来する７１’（Ｖ_Ｒｅｆ）および右側の磁気抵抗チップ８７からの７１（Ｖ_{Ｂｒｉｄｇｅ}）である。Ｖ_Ｒｅｆは、図７に示されるマルチプレクサＭＵＸ１ ８８の状態にもとづいてＶ_ＯＰまたはＶ_ＲＰのいずれかであってよい。各々の入力は、標準的なＲＣ低域通過フィルタ７２および７２’を通過する。各々のフィルタは、抵抗７３、７３’およびコンデンサ７４、７４’を有する。３ｄＢのロールオフ周波数が、通常の
周波数Ｆ＝１／［（２π）×（ＲＣ）］ 式（１）
によって計算され、ここでＲおよびＣは、それぞれ抵抗およびコンデンサ（単位は、オームおよびファラッド）である。この製品における典型的なカットオフ周波数は、１００ｋＨｚである。このフィルタは、いくつかの目的を果たし、すなわち１）高周波雑音信号を取り除き、２）高利得の比較器がＶ_ＲｅｆがＶ_{Ｂｒｉｄｇｅ}に等しく、あるいはＶ_{Ｂｒｉｄｇｅ}に近い場合に高および低の出力値の間を行き来するスイッチングの「跳ね返り」を軽減する。

比較器６１およびフィルタ７２、７２’（まとめて、低域通過フィルタ９１と称される）は、ブロック図が図７に示されるより大きな回路の一部である。電源が、Ｖ_ＣＣ８１と接地６４との間に接続される。電圧レギュレータ８３が、安定なアナログ電圧バイアス６３（Ｖ_Ｂｉａｓ）を供給する。マルチプレクサ８８（ＭＵＸ１）が、内部基準回路８６からの基準電圧出力のうちの１つを低域通過フィルタ９１への入力７１’と接続するスイッチである。ブリッジ出力Ｖ_{Ｂｒｉｄｇｅ}が、低域通過フィルタ９１の入力７１と接続される。低域通過フィルタ回路９１の出力端子と比較器６１の入力とが、電気的に接続される。比較器６１の出力Ｖ_Ａが、デジタル制御回路９２の入力と接続される。デジタル制御回路９２から２つの出力が存在し、一方がＭＵＸ１ ８８であり、他方がラッチおよびドライバ回路９３への接続である。次いで、これが、出力段を駆動する。出力段は、大きな電力を使用することなく迅速にスイッチング可能な二連のトランジスタ９４および９５を有する。回路の出力は、８５のＶ_ＯＵＴである。

デジタル制御システム９２および一連の「論理動作モード」が、本発明の２つの部分である。「論理動作モード」は、以下の特性を有する。
１）「１」および「０」での抽象的な論理または二値表現。
２）デジタルメモリなどにおける同じモードの電子回路表現。
３）特定の「論理動作モード」であることの結果として生じる一連の「電子動作」。最も興味深いデジタル制御システムは、２つ以上の「論理動作モード」を有する。その場合、さらなる要件は、
４）異なるモードの明確に定義された有限集合、および
５）実現されたときに１つのモードから別の明確に定義されたモードへの論理動作モードの切り替わりを生じさせる「トリガ条件」の明確に定義された自己矛盾のない集合である。

デジタル制御回路９２は、二値モード名の電子表現および論理モードへの進入時に必要な「電子動作」を実行する論理プログラムを含み、「トリガ条件」の具現化時に或るモードから別のモードへのスイッチングを実行するプログラムをさらに含む。

図８が、両極性の磁気スイッチセンサについて、出力電圧対印加磁界を示している。図７に示した磁気抵抗スイッチ回路は、出力対印加磁界７について、２つの形態を生み出すことができる。第１の形態、すなわち両極性が、図８に示されている。出力が、２つの電圧値Ｖ_ＨＩＧＨ１０３およびＶ_ＬＯＷ１０４の間で切り替わる。スイッチングの推移１０１および１０２は、磁界の値Ｈ_ＯＰＳおよびＨ_ＲＰＮにおいて生じる。この挙動のために、デジタル制御回路９２は、Ｖ_ＯＰＳおよびＶ_ＯＰＮを比較器へと伝えられる２つの基準電圧として選択するためにＭＵＸ１ ８８を使用しなければならない。真理値表が、両極性のスイッチ動作について、下記の表２の上半分に示される。

図９が、単極性のスイッチについて、出力電圧対印加磁界を示している。図７に磁気抵抗スイッチ回路からの出力について考えられる第２の形態は、図９に示される単極性の形態である。出力が、２つの電圧値Ｖ_ＨＩＧＨ１０３およびＶ_ＬＯＷ１０４の間で切り替わる。スイッチングの推移１０６および１０７は、磁界の値Ｈ_ＯＰＳおよびＨ_ＲＰＳにおいて生じる。この挙動のために、デジタル制御回路９２は、Ｖ_ＯＰＳおよびＶ_ＯＰＳを比較器６１へと伝えられる２つの基準電圧として選択するためにＭＵＸ１ ８８を使用しなければならない。単極性のスイッチ動作についての真理値表が、下記の表２の下半分に示される。

電圧Ａ（ＶＡ）の挙動がトリガ条件にマッチするとき、ＭＵＸ１は、示される基準電圧（Ｖ_ＲＥＦ）を維持し、あるいは示される基準電圧（Ｖ_ＲＥＦ）へと切り替わる。記号「→」は、値の変化を示している。

これまでの回路の例における「論理動作モード」は、２つのモード「０」および「１」あるいは「ハイ」および「ロー」に限られている。これらのモードへの進入時に生じる「電子動作」は、デジタル制御回路９２が新たな基準電圧への切り替えのためにＭＵＸ１ ８８を使用することである。「トリガ条件」は、ハイからローまたはローからハイへの比較器６１の出力の観察に関して定められる。これらのトリガ条件は、磁気抵抗センサ８７のＶ_{Ｂｒｉｄｇｅ}が比較器６１の入力信号のうちの１つであるため、外部から印可される磁界に直接関係する。これらは、「印加磁界トリガ条件」と呼ばれる。

図１０が、出力電圧と印加磁界との間の関係、抵抗ブリッジの間のプッシュプルを示すグラフである。トンネル磁気抵抗ブリッジセンサ８７からの出力Ｖ_{Ｂｒｉｄｇｅ}５９が、曲線２１として描かれている。これは図４の曲線と同じ曲線であるが、ただ１つの温度だけが示されており、より多くのスイッチング磁界しきい値が示されている。曲線２１は、Ｈ＝０の軸について反対称である。電圧中間点Ｖ_Ｍｉｄ２４は、Ｖ_Ｍａｘ２５とＶ_Ｍｉｎ２３との間のほぼ中間である。比較器が切り替わる磁界の値は、南側Ｈスタンバイしきい値Ｈ_ＳＴＳ４１、南側Ｈリセット点Ｈ_ＲＰＳ４３、南側Ｈ動作点Ｈ_ＯＰＳ４５、北側Ｈスタンバイしきい値Ｈ_ＳＴＮ４２、北側Ｈリセット点Ｈ_ＲＰＮ４４、北側Ｈ動作点Ｈ_ＯＰＮ４６として示されている。

図１１が、全極性の磁気抵抗スイッチについてＶ_ＯＵＴ対出力電圧対印加磁界７を示している。この回路は、両極性および単極性と同じアナログブリッジおよび基準電圧段を使用する。しかしながら、異なる比較器および論理回路が必要とされ、それらは下記の図１２および１３に示されている。出力が、２つの電圧値Ｖ_ＨＩＧＨ１０３およびＶ_ＬＯＷ１０４の間で切り替わる。スイッチングの推移４７および４８は、磁界の値Ｈ_ＯＰＳおよびＨ_ＲＰＳにおいて生じる。スイッチングの推移４７’および４８’は、磁界の値Ｈ_ＯＰＮおよびＨ_ＲＰＮにおいて生じる。この挙動のために、デジタル制御回路１９２は、Ｖ_ＳＴＳ、Ｖ_ＲＰＳ、またはＶ_ＯＰＳを比較器へと伝えられる基準電圧として選択するためにＭＵＸ１ １８８を使用し、Ｖ_ＳＴＮ、Ｖ_ＲＰＮ、またはＶ_ＯＰＮを比較器６１へと伝えられる基準電圧として選択するためにＭＵＸ２ １８９を使用しなければならない。

全体としての磁界範囲が、６つの論理動作モード、すなわち北側動作、北側リセット、北側スタンバイ、南側スタンバイ、南側動作、および南側リセットへと分割される。スタンバイモードは、Ｈ_ＳＴＮおよびＨ_ＳＴＳの間の磁界において生じる。これらのスタンバイモードは、独創的な特性を有する。具体的には、スイッチＳＷ１ １７０およびＳＷ２ ２７０の作動によって電力を節約する新たな「電子動作」を有する。これは、ＭＵＸ１ １８８およびＭＵＸ２ １８９による新たな基準電圧の選択に加えて行われる。６つの磁界領域における別個の論理動作モードについてのデジタルラベル［（１１１）、（１１０）、（１０１）、（００１）、（０１０）、（０１１）］が、図１１の下部において、それぞれに対応する磁界範囲に示されている。全極性のスイッチ動作についての真理値表が、下記の表４に示される。ＭＵＸ１、ＭＵＸ２、ＳＷ１、およびＳＷ２の「電子動作」、ならびに或るモードから別のモードへのスイッチに必要な「トリガ条件」が、表５の論理モードの表に示される。電流消費対動作モードの表が、表４に示される。

表３において、列３および４の電圧ＡおよびＢ（Ｖ_ＡおよびＶ_Ｂ）がトリガ条件にマッチするとき、ＭＵＸ１およびＭＵＸ２は、列５および６に示される状態を維持し、あるいは列５および６に示される状態へと切り替わる。加えて、ＳＷ１およびＳＷ２は、列７および８に示される状態を維持し、あるいは列７および８に示される状態へと切り替わる。記号「→」は、値の変化を表す。ＳＷ１およびＳＷ２の列において、「０」および「１」は、「スイッチ開」および「スイッチ閉」の状態を指す。

２段の浮動出力の設計においては、状態１０１、０００、および１００を気にする必要がない。

全極性磁気抵抗スイッチのためのアナログフィルタおよび比較器の回路図が、図１２に示される。図６の比較器回路と同様の機能が実行される。しかしながら、追加の比較器が、全極性動作のために必要であり、電力の節約の特徴が追加される。

図１２の左側は、アナログ入力フィルタを示している。南側極基準電圧Ｖ_ＲＥＦ１７１が、低域通過フィルタ１７２と接続され、低域通過フィルタ１７２は、抵抗１７３およびコンデンサ１７４を含んでいる。低域通過フィルタ１７２の出力は、比較器１６１の負の入力１６６へと電気的に接続される。Ｖ_{Ｂｒｉｄｇｅ}１７１’が、低域通過フィルタ１７２’と接続され、低域通過フィルタ１７２’は、抵抗１７３’およびコンデンサ１７４’を含んでいる。低域通過フィルタ１７２’は、第２の比較器２６１の負の入力２６６および第１の比較器１６１の正の入力１６５へと電気的に接続される。比較器の間のＶ_{Ｂｒｉｄｇｅ}の逆極性および電気的接続が、印加磁界に対するＶ_ＯＵＴに逆対称を持たせる。北側極基準電圧Ｖ_ＲＥＦ２７１が、低域通過フィルタ２７２へと電気的に接続され、低域通過フィルタ２７２は、抵抗２７３およびコンデンサ２７４を含み、フィルタ２７２は、第２の比較器２６１の正の入力２６５へと電気的に接続される。

本実施形態の２つの比較器の実行は、第１の比較器１６１および第２の比較器２６１によって与えられる。第１の比較器１６１は、正の入力１６５および負の入力１６６を有する。さらに、１６７に出力Ｖ_Ａを有する。Ｂ_Ｂｉａｓ１６３と接地６４との間の電力を受け取る。正の電源１６２が、０．０５μＡおよび２．０μＡをそれぞれ供給する電流供給源１６８および１６９からの電流を運ぶ。第１のスイッチＳＷ１ １７０が、電流供給源１６９が接続されるか否かを決定する。電流供給源１６８は、常に接続されている。第２の比較器２６１は、正の入力２６５および負の入力２６６を有する。さらに、２６７に出力Ｖ_Ｂを有する。Ｂ_Ｂｉａｓ２６３と接地６４との間の電力を受け取る。正の電源２６２が、０．０５μＡおよび２．０μＡをそれぞれ供給する電流供給源２６８および２６９からの電流を運ぶ。第２のスイッチＳＷ２ ２７０が、電流供給源２６９が接続されるか否かを決定する。電流供給源２６８は、常に接続されている。

電流供給の第１のスイッチＳＷ１および第２のスイッチＳＷ２は、動作時に消費される電力の量を減らすやり方を提供する。下記の表５が、種々のモードにおいて消費される電流の合計を示している。

図１３は、本発明の全極性低電力磁気抵抗スイッチセンサの好ましい実現の回路図を示している。接地６４とＶ_ＣＣ８１との間で電力を得ている。レギュレータ３８３が、安定かつより低い電圧の電源Ｖ_Ｂｉａｓ１６３を、内部電圧基準回路８６および磁気抵抗ブリッジ８７へと供給する。マルチプレクサＭＵＸ１ １８８が、内部基準回路８７の南側端からの基準電圧出力のうちの１つを低域通過フィルタ１９０へのＶ_Ｒｅｆ南側７１’入力と接続するスイッチである。ブリッジ出力Ｖ_{Ｂｒｉｄｇｅ}が、低域通過フィルタ１９０の入力１７１’と接続される。マルチプレクサＭＵＸ２ １８９が、内部基準回路の北側端８７からの基準電圧出力のうちの１つを低域通過フィルタ１９０へのＶ_ＲＥＦ南側２７１入力と接続するスイッチである。

２つの比較器の出力Ｖ_ＡおよびＶ_Ｂが、デジタル制御回路１９２の入力と接続される。デジタル制御回路１９２（ＭＵＸ１ １８８、ＭＵＸ２ １８９、ＳＷ１ １７０、ＳＷ２ ２７０）、ラッチおよび５つの出力ドライバ回路１９３からの５つの出力が存在する。次いで、これが、出力段を駆動する。出力段は、大きな電力を使用することなく迅速にスイッチング可能な二連のトランジスタ３９４および３９５を有する。回路の出力は、３８５のＶ_ＯＵＴである。入力における信号Ｖ_ＡおよびＶ_Ｂに対するデジタル制御回路１９２の応答は、表４および５ならびに図１４のタイミング図に詳しく示される。

全極性磁気抵抗スイッチの信号対時間の図が、図１４に示される。時間軸には単位がなく、正確に線形というわけではない。定量的詳細を提示するものではなく、説明の助けとなるようなやり方で拡大／縮小されている。時間は、Ｔ_０、Ｔ_１、・・・、Ｔ_１０と標記されている。２組のアナログ目盛りが存在する。上側のアナログ目盛りは、Ｖ_{Ｂｒｉｄｇｅ}およびＶ_Ｒｅｆからのアナログ信号を有する。下側のアナログ目盛りは、垂直方向にデジタル値を示している。

磁気抵抗ブリッジ８７からの出力Ｖ_{Ｂｒｉｄｇｅ}が、破線の曲線２０１にて描かれている。これは、磁石が移動し、正弦関数に似た印加磁界信号を磁気抵抗ブリッジへともたらすときに存在すると考えられるセンサによる信号を表している。Ｖ_{Ｂｒｉｄｇｅ}は、印加磁界に直接比例し、したがってこれら２つの曲線は、２０１と同じ組の垂直軸上に描かれている。左の軸は、印加磁界７の値を示している。右側の鉛直軸は、基準電圧値をしきい値の名称およびＶ_Ｂｉａｓの割合の両方として示している。グラフの上半分は、磁界の正（南側）の値およびＶ_{Ｂｒｉｄｇｅ}の正の値を有している。グラフの下半分は、磁界の負（北側）の値およびＶ_{Ｂｒｉｄｇｅ}の負の値を有している。

Ｖ_ＲＥＦＳｏｕｔｈが、実線の曲線２０２として描かれている。３つの定常状態値Ｖ_ＳＴＳ、Ｖ_ＯＰＳ、およびＶ_ＲＰＳを有している。３つの定常状態レベルＶ_ＳＴＮ、Ｖ_ＯＰＮ、およびＶ_ＲＰＮを有しているＶ_ＲＥＦＮｏｒｔｈが、実線の曲線２０３として描かれている。曲線２０２および２０３について、或る状態から別の状態への切り替わりに、測定可能な時間が存在する。これら２つの信号は、電圧基準回路８６から得られる。デジタル状態対時間が実線の曲線２１０にて示されているＭＵＸ１が、３つの南側Ｖ_ＲＥＦ値のうちの１つ、すなわちＶ_ＳＴＳ、Ｖ_ＯＰＳ、またはＶ_ＲＰＳを選択し、デジタル状態対時間が実線の曲線２１１にて示されているＭＵＸ２が、３つの北側Ｖ_ＲＥＦ値のうちの１つ、すなわちＶ_ＳＴＮ、Ｖ_ＯＰＮ、またはＶ_ＲＰＮを選択する。これらのデジタル状態は、電圧レベルではなく、むしろどのＶ_ＲＥＦに接続されるのかを表している。

第１の比較器および第２の比較器の出力接続が、電圧信号Ｖ_ＡおよびＶ_Ｂをそれぞれ運ぶ。これら２つのデジタルレベルは、接地およびＶ_ＢＩＡＳに近いデジタルレベル間を切り替わる実線の曲線２０４および２０５として時間に対して示されている。回路の外部出力接続３８５が、電圧レベルＶ_ＯＵＴを運び、電圧レベルＶ_ＯＵＴの信号対時間は、実線の曲線２０６として示されている。Ｖ_ＯＵＴは、接地およびＶ_ＣＣに近いレベル間を切り替わる。３つの論理モードのラインが存在し、それらの出力対時間が、スタンバイ２０７、南側動作２０８、および北側動作２０９の実線の曲線として示されている。スイッチ１ １７０（ＳＷ１）およびスイッチ２ ２７０（ＳＷ２）の状態が、実線の曲線２１２および２１３として時間に対して示されている。これらの曲線における高いレベルは、スイッチが閉じられ、追加の電流がその比較器の電源端子へと流れていることを意味する。回路によって使用される総休止電流が、実線の曲線２１４として時間に対して示されている。この曲線は、０．１μＡおよび２μＡという値の間を行き来する。回路が有効北側または南側スイッチングモードの一方であるとき、ＳＷ１またはＳＷ２の両方でなく一方が開いている。「スタンバイ」モードにおいては、ＳＷ１およびＳＷ２の両方が開いている。ＳＷ１およびＳＷ２の両方が同時に閉じることはない。

次に、時間に対する全体としての回路の動作を、Ｖ_{Ｂｒｉｄｇｅ}曲線２０１として示される例示的な信号を使用して説明する。論理設計は、表３および４において上述した。Ｔ_０において、Ｖ_{Ｂｒｉｄｇｅ}＝０ボルトであり、モードはスタンバイ（００１）であり、Ｖ_ＯＵＴ＝高である。Ｖ_{Ｂｒｉｄｇｅ}が増加し、Ｔ_１において第１の比較器における現在の電圧しきい値であるＶ_ＳＴＳを横切る。これにより、Ｖ_Ａが、時間ｄＴ＝Ｔ_２−Ｔ_１の経過後に１へと切り替わる。第１の比較器への電力が低く、信号の遅延を引き起こすがゆえに、ｄＴは比較的長く、例えば１ミリ秒である。続く切り替わりの事象が、論理回路のクロック周波数ｆによって設定される時間τのうちに生じる。時刻ｔ_２＋τにおいて、以下が生じ、すなわち論理スタンバイのライン２０７が０から１へと移行し、南側動作モード２０８が０から１になり、北側動作モードは０であり、ＭＵＸ１ ２１０がＶ_ＯＰＳを選択し、ＳＷ１ ２１２が閉じる。回路は、南側動作モード（０１１）である。

Ｖ_{Ｂｒｉｄｇｅ}が増加を続け、時刻Ｔ_３において曲線２０２によって示される第１の比較器における現在の電圧しきい値の値Ｖ_ＯＰＳを横切る。これにより、Ｖ_Ａが０へと切り替わる。時間τ内の次のクロックサイクルにおいて、時刻Ｔ_３＋τで以下が生じ、すなわち出力２０６が低になり、スタンバイのライン２０７が０であり、南側動作モード２０８が１から０へと移行し、北側動作モードは０であり、ＭＵＸ１ ２１０がＶ_ＲＰＳを選択し、曲線２０２をＶ_ＲＰＳへと移行させる。回路は、南側動作モード（０１０）である。

Ｖ_{Ｂｒｉｄｇｅ}は、何らかの時点において減少し始め、時刻Ｔ_４において、比較器１における現在の電圧しきい値である値Ｖ_ＲＰＳにおいて曲線２０２を横切る。これにより、Ｖ_Ａが０から１へと切り替わる。時間τ内の次のクロックサイクルにおいて、時刻Ｔ_４＋τで以下が生じ、すなわち出力２０６が低から高の論理になり（スタンバイのライン２０７が０であり、南側動作モード２０８が０であり、北側動作モードは０である）、ＭＵＸ１ ２１０がＶ_ＳＴＳを選択し、曲線２０２をＶ_ＳＴＳへと移行させる。回路は、南側動作モード（０１１）である。

Ｖ_{Ｂｒｉｄｇｅ}は、何らかの時点において減少し始め、時刻Ｔ_５において、第１の比較器における現在の電圧しきい値である値Ｖ_ＲＰＳにおいて曲線２０２を横切る。これにより、Ｖ_Ａが０から１へと切り替わる。時間τ内の次のクロックサイクルにおいて、時刻Ｔ_５＋τで以下が生じ、すなわち出力２０６が低から高になり、スタンバイのライン２０７が０から１に移行し、南側動作モード２０８が０であり、北側動作モードは０であり、ＭＵＸ１ ２１２が閉じる。回路は、スタンバイモード（０１１）である。

Ｖ_{Ｂｒｉｄｇｅ}は減少を続け、時刻Ｔ_６において、第２の比較器における現在の電圧しきい値である値Ｖ_ＳＴＮにおいて曲線２０３を横切る。これにより、第２の比較器の出力Ｖ_Ｂ２０５が、時刻Ｔ_７において０から１へと切り替わる。この比較器の動作は、第２の比較器への電力が低いため、例えば１ミリ秒など、比較的長いｄｔ＝Ｔ_７−Ｔ_６を要する。Ｔ_７＋τにおいて以下が生じ、すなわち出力２０６が高であり、スタンバイのライン２０７が１から０へと進み、南側動作モード２０８が０であり、北側動作モード２０９が０から１へと進む。ＭＵＸ２ ２１１が、Ｖ_ＯＰＮへと切り替わることで、Ｖ_Ｒｅｆ北側曲線２０３がＶ_ＯＰＮへとシフトする。ＳＷ２ ２１３が閉じ、より多くの電源電流を第２の比較器へともたらす。回路は、北側動作モード（１１１）である。

Ｖ_{Ｂｒｉｄｇｅ}は減少を続け、時刻Ｔ_８において、第２の比較器における現在の電圧しきい値である値Ｖ_ＯＰＮにおいて曲線２０３を横切る。これにより、第２の比較器の出力Ｖ_Ｂ２０５が、１から０へと切り替わる。Ｔ_７＋τにおいて以下が生じ、すなわち出力２０６が高から低へと切り替わり、スタンバイのライン２０７が０であり、南側動作モード２０８が０であり、北側動作モード２０９が１から０へと進む。ＭＵＸ２ ２１１が、Ｖ_ＲＰＮへと切り替わることで、Ｖ_Ｒｅｆ北側曲線２０３がＶ_ＲＰＮへとシフトする。回路は、北側動作モード（１１０）である。

Ｖ_{Ｂｒｉｄｇｅ}は増加し始め、時刻Ｔ_９において、第２の比較器における現在の電圧しきい値である値Ｖ_ＲＰＮにおいて曲線２０３を横切る。これにより、第２の比較器の出力Ｖ_Ｂ２０５が、０から１へと切り替わる。Ｔ_９＋τにおいて以下が生じ、すなわち出力２０６が低から高へと切り替わり、論理ラインスタンバイのライン２０７が０から１へと切り替わり、南側動作モード２０８が０であり、北側動作モード２０９が０である。ＭＵＸ２ ２１１が、Ｖ_ＳＴＮへと切り替わることで、Ｖ_Ｒｅｆ北側曲線２０３がＶ_ＳＴＮへとシフトする。回路は、北側動作モード（１１１）である。

Ｖ_{Ｂｒｉｄｇｅ}は減少を続け、時刻Ｔ_１０において、第２の比較器における現在の電圧しきい値である値Ｖ_ＳＴＮにおいて曲線２０３を横切る。時間τ内の次のクロックサイクルにおいて、時刻Ｔ_１０＋τで以下が生じ、すなわち出力２０６が高であり、論理レベルスタンバイのライン２０７が０から１に移行し、南側動作モード２０８が０であり、北側動作モードは０である。ＳＷ２ ２１３が閉じる。回路は、スタンバイモード（００１）である。

中国特許出願第２０１１１０１２５１５３．５号明細書と比べ、この低電力の磁気抵抗スイッチセンサは、以下の利点を有する。
１）スイッチの雑音を軽減するためのフィルタ処理機能をもたらす。
２）電力を少なくするための記載の方法は、回路における動作周波数のわずかな低下しかもたらさない。

本発明に使用される技術的解決策の以上の詳細な説明が、例示であって限定を意味するものではない好ましい実施形態であることを、理解すべきである。当業者であれば、本明細書を検討することで、実施形態に記載の技術的解決策にもとづいて、いくつかの技術的特徴を改良または同等の代替物で置換することができ、そのような改良または置換は、本発明の種々の実施形態の改良版の技術的解決策を本発明の技術的思想および技術的範囲から逸脱させるものではない。

Claims (11)

1. 内部基準電圧回路と、マルチプレクサと、磁気抵抗ブリッジ回路と、比較器回路と、電源レギュレータ回路と、デジタル制御回路と、デジタル出力段回路と、を備え、
   前記基準電圧回路は、接地および前記電源レギュレータ回路の出力に接続され、
   前記比較器回路は、前記電源レギュレータ回路および接地に接続された１つ以上の比較器を備え、
   前記比較器回路は、１つ以上の入力と、１つ以上の比較器回路出力と、を有し、
   前記１つ以上の比較器回路出力は、前記デジタル制御回路の入力のうちの１つと電気的に接続され、
   前記磁気抵抗ブリッジ回路は、前記電源レギュレータ回路および接地に電気的に接続され、
   前記磁気抵抗ブリッジ回路の出力は、前記比較器回路の１つの入力と接続され、
   前記マルチプレクサは、前記デジタル制御回路によって制御され、
   前記マルチプレクサは、前記基準電圧回路の多数の前記出力のうちのどれが前記比較器回路の入力のうちの１つと電気的に接続されるかを決定し、
   前記デジタル制御回路は、内部の論理状態および入力信号の変化にもとづいて動作を実行し、前記マルチプレクサおよび前記デジタル出力回路と電気的接続を有している、磁気抵抗スイッチセンサ。
2. 低域通過フィルタ回路が、前記基準電圧回路、前記磁気抵抗ブリッジ回路、および前記比較器回路の間に接続され、
   前記低域通過フィルタ回路の入力は、前記磁気抵抗ブリッジ回路の前記出力および前記基準電圧回路の前記出力に接続され、
   前記低域通過フィルタの出力は、前記比較器回路の前記入力と接続され、カットオフ周波数よりも上の電圧を減衰させるために使用される、請求項１に記載の磁気抵抗スイッチセンサ。
3. 前記電源レギュレータ回路の出力電圧Ｖ_Ｂｉａｓは、電源電圧よりも低い、請求項１に記載の磁気抵抗スイッチセンサ。
4. 前記比較器回路は、どの電流源が前記比較器回路の電源端子と接続されるのかを決定する１つ以上の比較器電源スイッチを備え、
   前記電流源は、前記電源レギュレータ回路にも接続され、
   前記比較器電源スイッチは、前記デジタル制御回路によって制御される、請求項３に記載の磁気抵抗スイッチセンサ。
5. 前記デジタル制御回路は、デジタル制御システムの一部である、請求項１に記載の磁気抵抗スイッチセンサ。
6. 前記デジタル制御システムは、論理動作モードの組、および印加磁界トリガ条件を備える、請求項５に記載の磁気抵抗スイッチセンサ。
7. 前記デジタル制御システムは、両極性スイッチ、単極性スイッチ、または全極性スイッチの特性を有する磁界依存性の出力を生成する、請求項６に記載の磁気抵抗スイッチセンサ。
8. 前記磁気抵抗ブリッジ回路は、第１の磁気抵抗素子および第２の磁気抵抗素子を備え、
   前記第１の磁気抵抗素子および前記第２の磁気抵抗素子は、１つのプッシュプルハーフブリッジを形成するように電気的に接続されている、請求項１に記載の磁気抵抗スイッチセンサ。
9. 前記第１の磁気抵抗素子および前記第２の磁気抵抗素子のそれぞれは、直列および／または並列な１つ以上のＭＴＪ素子を備える、請求項８に記載の磁気抵抗スイッチセンサ。
10. 前記プッシュプルハーフブリッジの感度方向は、前記第１の磁気抵抗素子および前記第２の磁気抵抗素子の固定層の磁気モーメントの方向に平行である、請求項８に記載の磁気抵抗スイッチセンサ。
11. 前記デジタル出力段回路は、ラッチおよびドライバ回路と、出力段と、を備え、
    前記ラッチおよびドライバ回路の入力は、前記デジタル制御回路の出力と接続され、
    前記ラッチおよびドライバ回路の出力は、前記出力段と接続されている、請求項１に記載の磁気抵抗スイッチセンサ。
    

Images