JP2012147250A - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP2012147250A JP2012147250A JP2011004052A JP2011004052A JP2012147250A JP 2012147250 A JP2012147250 A JP 2012147250A JP 2011004052 A JP2011004052 A JP 2011004052A JP 2011004052 A JP2011004052 A JP 2011004052A JP 2012147250 A JP2012147250 A JP 2012147250A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- clock
- oscillation
- selection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】周波数選択信号に応じて発振周波数を切り替えてメインクロックを出力するクロック発振器23と、前記周波数選択信号に応じて分周比を切り替え、前記メインクロックを分周したサブクロックを出力する分周回路24とを有し、前記発振周波数が高いときと低いときとで前記サブクロックの周波数を一定とした。好ましくは、前記サブクロックに同期して前記周波数選択信号を変化させる同期部22を有する。
【選択図】図1
Description
周波数選択信号に応じて発振周波数を切り替えてメインクロックを出力するクロック発振器(23)と、
前記周波数選択信号に応じて分周比を切り替え、前記メインクロックを分周したサブクロックを出力する分周回路(24)とを有し、
前記発振周波数が高いときと低いときとで前記サブクロックの周波数を一定とした。
制御信号に応じてコンデンサの充放電を切り替える充放電部(M11〜M14)と、
前記コンデンサの電圧を基準電圧と比較して比較結果信号を出力するコンパレータ(42,43)と、
前記比較結果信号でセット又はリセットされ、出力信号を制御信号として前記充放電部に供給すると共に発振信号として出力するフリップフロップ(44)と、
前記周波数選択信号に応じて前記コンデンサの充電電流を切り替える第1電流回路(41)を有する。
前記周波数選択信号に応じて前記コンパレータ(42,43)の動作電流を切り替える第2電流回路(46)を更に有する。
図1は本発明の発振回路の一実施形態のブロック構成図を示す。この発振回路は半導体集積回路化されている。図1において、周波数選択レジスタ21には図示しないCPUから例えば値1又は値0の周波数選択信号が設定される。周波数選択レジスタ21の出力する周波数選択信号はフリップフロップ22に供給され、周波数選択信号はサブクロック信号に同期してフリップフロップ22に取り込まれる。フリップフロップ22の出力する周波数選択信号はクロック発振器23に供給されると共に分周回路24内のセレクタ28に供給される。
図2はクロック発振器23の一実施形態の回路構成図を示す。同図中、電流回路41は並列接続された定電流源51−1〜51−4と定電流源51−2〜51−4に直列接続されたスイッチ52−2〜52−4を有し構成されている。定電流源51−1〜51−4の共通接続された一端は電源Vddに接続され、定電流源51−1の他端とスイッチ52−2〜52−4の接続点はpチャネルMOSトランジスタM11,M13のソースに接続されている。スイッチ52−2〜52−4には端子53から周波数選択信号が供給され、周波数選択信号が値1のときスイッチ52−2〜52−4はオンし、周波数選択信号が値0のときスイッチ52−2〜52−4はオフし、MOSトランジスタM11,M13のソースに供給される動作電流は周波数選択信号が値0のときに対し、周波数選択信号が値1のときは例えば略4倍となる。
フリップフロップ44のQ端子出力がローレベルのときMOSトランジスタM11がオン、MOSトランジスタM12がオフでコンデンサC11は充電され、同時にQX端子出力がハイレベルでMOSトランジスタM13がオフ、MOSトランジスタM14がオンでコンデンサC12は放電される。そして、コンデンサC11の電圧が基準電圧Vthを超えるとコンパレータ42の出力はハイレベルとなり、フリップフロップ44がセットされてQ端子出力がハイレベル、QX端子出力がローレベルとなる。
端子53から供給される周波数選択信号が値0のとき電流回路41のスイッチ52−2〜52−4はオフし、周波数選択信号が値1のときスイッチ52−2〜52−4はオンし、MOSトランジスタM11,M13のソースに供給される動作電流は周波数選択信号が値0のときに対し、周波数選択信号が値1のときは例えば略4倍となり、コンデンサC11,C12の充電電流は略4倍となる。このため、周波数選択信号が値1のときのクロック発振器23の発振周波数は周波数選択信号が値0ときの略4倍となる。
22 フリップフロップ
23 クロック発振器
24 分周回路
26 分周器
28 セレクタ
41,46 電流回路
42,43 コンパレータ
44 SR型フリップフロップ
51−1〜51−4,54−1〜54−4 定電流源
52−2〜52−4,55−2〜55−4 スイッチ
C11,C12 コンデンサ
M11〜M14 MOSトランジスタ
Claims (4)
- 周波数選択信号に応じて発振周波数を切り替えてメインクロックを出力するクロック発振器と、
前記周波数選択信号に応じて分周比を切り替え、前記メインクロックを分周したサブクロックを出力する分周回路とを有し、
前記発振周波数が高いときと低いときとで前記サブクロックの周波数を一定としたことを特徴とする発振回路。 - 請求項1記載の発振回路において、
前記サブクロックに同期して前記周波数選択信号を変化させる同期部を
有することを特徴とする発振回路。 - 請求項2記載の発振回路において、
前記クロック発振器は、
制御信号に応じてコンデンサの充放電を切り替える充放電部と、
前記コンデンサの電圧を基準電圧と比較して比較結果信号を出力するコンパレータと、
前記比較結果信号でセット又はリセットされ、出力信号を制御信号として前記充放電部に供給すると共に発振信号として出力するフリップフロップと、
前記周波数選択信号に応じて前記コンデンサの充電電流を切り替える第1電流回路を
有することを特徴とする発振回路。 - 請求項3記載の発振回路において、
前記クロック発振器は、
前記周波数選択信号に応じて前記コンパレータの動作電流を切り替える第2電流回路を
更に有することを特徴とする発振回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011004052A JP5531969B2 (ja) | 2011-01-12 | 2011-01-12 | 発振回路 |
KR1020110143700A KR101837752B1 (ko) | 2011-01-12 | 2011-12-27 | 발진 회로 |
US13/343,789 US8669820B2 (en) | 2011-01-12 | 2012-01-05 | Oscillator circuit |
CN201210007861.3A CN102594297B (zh) | 2011-01-12 | 2012-01-11 | 振荡电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011004052A JP5531969B2 (ja) | 2011-01-12 | 2011-01-12 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012147250A true JP2012147250A (ja) | 2012-08-02 |
JP5531969B2 JP5531969B2 (ja) | 2014-06-25 |
Family
ID=46454828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011004052A Active JP5531969B2 (ja) | 2011-01-12 | 2011-01-12 | 発振回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8669820B2 (ja) |
JP (1) | JP5531969B2 (ja) |
KR (1) | KR101837752B1 (ja) |
CN (1) | CN102594297B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016519872A (ja) * | 2013-03-20 | 2016-07-07 | 江▲蘇▼多▲維▼科技有限公司Multidimension Technology Co., Ltd. | 低電力の磁気抵抗スイッチセンサ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130223152A1 (en) * | 2011-08-02 | 2013-08-29 | Elpida Memory, Inc. | Clock generator |
KR102012904B1 (ko) | 2012-11-30 | 2019-08-21 | 삼성전자주식회사 | 반도체 집적회로와 그 동작 방법 |
CN105577143B (zh) * | 2014-10-14 | 2018-01-26 | 展讯通信(上海)有限公司 | 时钟产生电路 |
US10523184B2 (en) * | 2017-11-15 | 2019-12-31 | Semiconductor Components Industries, Llc | Oscillator, method of operating the same, and PWM controller including the same |
CN109061265B (zh) * | 2018-08-31 | 2024-03-26 | 华润微集成电路(无锡)有限公司 | 关机时间可控的万用表控制电路 |
CN108880507A (zh) * | 2018-09-18 | 2018-11-23 | 杭州洪芯微电子科技有限公司 | 张弛振荡器 |
CN110429915B (zh) * | 2019-07-29 | 2023-06-30 | 上海华虹宏力半导体制造有限公司 | Rc振荡电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08272478A (ja) | 1995-03-28 | 1996-10-18 | Toshiba Corp | クロック制御装置 |
US5703537A (en) * | 1996-07-03 | 1997-12-30 | Microclock Incorporated | Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals |
DE69802178T2 (de) * | 1998-07-13 | 2006-08-10 | Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto | Frequenzgenerierungsschaltung |
TW527763B (en) * | 2000-05-01 | 2003-04-11 | Koninkl Philips Electronics Nv | Power adaptive frequency divider |
DE10043953C2 (de) * | 2000-09-06 | 2002-08-01 | Infineon Technologies Ag | Frequenzteilerschaltung |
US7123105B2 (en) * | 2003-12-19 | 2006-10-17 | Infineon Technologies North American Corporation | Oscillator with temperature control |
KR100810501B1 (ko) * | 2005-12-08 | 2008-03-07 | 한국전자통신연구원 | 광대역 다중모드 주파수 합성기 및 가변 분주기 |
-
2011
- 2011-01-12 JP JP2011004052A patent/JP5531969B2/ja active Active
- 2011-12-27 KR KR1020110143700A patent/KR101837752B1/ko active IP Right Grant
-
2012
- 2012-01-05 US US13/343,789 patent/US8669820B2/en active Active
- 2012-01-11 CN CN201210007861.3A patent/CN102594297B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016519872A (ja) * | 2013-03-20 | 2016-07-07 | 江▲蘇▼多▲維▼科技有限公司Multidimension Technology Co., Ltd. | 低電力の磁気抵抗スイッチセンサ |
Also Published As
Publication number | Publication date |
---|---|
CN102594297A (zh) | 2012-07-18 |
US20120176204A1 (en) | 2012-07-12 |
KR20120081933A (ko) | 2012-07-20 |
US8669820B2 (en) | 2014-03-11 |
KR101837752B1 (ko) | 2018-03-13 |
CN102594297B (zh) | 2016-01-27 |
JP5531969B2 (ja) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5531969B2 (ja) | 発振回路 | |
US8368438B2 (en) | Phase locked loop circuit and control method thereof | |
US7233186B2 (en) | Clock generation circuit capable of setting or controlling duty ratio of clock signal and system including clock generation circuit | |
US8232822B2 (en) | Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same | |
US6366150B1 (en) | Digital delay line | |
JP2000068797A (ja) | デューティ比補正回路及びクロック生成回路 | |
US9768759B2 (en) | Clock generator and method of adjusting phases of multiphase clocks by the same | |
JP2010268232A (ja) | 遅延回路 | |
KR100305493B1 (ko) | 클럭발생회로및클럭발생방법 | |
JP2008135835A (ja) | Pll回路 | |
US7388442B2 (en) | Digitally controlled oscillator for reduced power over process variations | |
JP2002149265A (ja) | クロック断検出回路 | |
US8253468B2 (en) | Clock generating circuit | |
US10879880B2 (en) | Oscillator | |
US20110273237A1 (en) | Oscillator With Frequency Determined By Relative Magnitudes of Current Sources | |
US8324939B2 (en) | Differential logic circuit, frequency divider, and frequency synthesizer | |
US20080063131A1 (en) | Phase-locked loop circuit | |
EP0949760A1 (en) | Pulse delay circuit with variable delay time | |
US7276982B1 (en) | High frequency digital oscillator-on-demand with synchronization | |
JP3797345B2 (ja) | 遅延調整回路 | |
US11671078B2 (en) | Clock signal generation | |
JP2003289248A (ja) | Pll回路 | |
KR100986611B1 (ko) | 저전력 주파수분할기 및 상기 주파수분할기를 구비하는저전력 위상고정루프 | |
JP2010057006A (ja) | 受信回路 | |
Park et al. | New charge pump with perfect current matching characteristics for low-jitter PLL applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5531969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |