JP5636866B2 - 磁気検出装置 - Google Patents

Description

本発明は、ブリッジ回路を用いた磁気検出装置に関する。

磁界強度に応じて電気的特性が変化する磁気センサ素子を用いて、磁界の変化を検出する磁気検出装置が知られている。磁気センサ素子としては、巨大磁気抵抗効果（GMR: Giant Magneto-Resistance Effect）素子やトンネル磁気抵抗効果（TMR: Tunnel Magneto-Resistance Effect）素子などがある。これらの磁気抵抗効果素子は、磁化の向きが一定方向にピン（固定）されたピン層と、磁化の向きが外部磁界に応じて変化するフリー層とを備えており、ピン層の磁化の向きと、フリー層の磁化の向きの相対関係に応じて抵抗値が変化する。
特許文献１には、図８に示すように４個のＧＭＲ素子１ａ、１ｂ、２ａ、２ｂをブリッジ接続し、中点の電位差に基づいて磁気の有無を検出するブリッジ回路が開示されている。但し、ＧＭＲ素子１ａ及び２ａのピン層の磁化の向きは第１方向であり、ＧＭＲ素子１ｂ及び２ｂのピン層の磁化の向きは第１方向と異なる第２方向に設定してある。
また、特許文献２には、チャタリングを防止する観点から、ブリッジ回路からの出力信号をシュミットトリガ回路に供給する磁気検出装置が開示されている。

特開２００８−２７０４７１号公報 ＷＯ２００８／０９９６６２号公報

しかしながら、上述したブリッジ回路において磁気の有無を検出する場合、外部磁界の極性が＋Ｈに対応するシュミットトリガ回路と、外部磁界の極性が−Ｈに対応するシュミットトリガ回路を設ける必要があり、構成が複雑になっていた。
また、磁気検出装置が低電圧で動作する場合、シュミットトリガ回路で調整する閾値電圧が微小電圧となり、高い精度が要求されるといった問題があった。
くわえて、ブリッジ回路の後段に設けられた回路などオフセット電圧が存在し、これをキャンセルするために構成が複雑となるといった問題があった。

本発明は、このような事情に鑑みてなされたものであり、簡易な構成で磁気の有無を検出可能とするブリッジ回路を用いた磁気検出装置を提供することを解決課題とする。

上記課題を解決するため、本発明に係るブリッジ回路は、第１電源電位が供給される第１電源端子と、第２電源電位が供給される第２電源端子と、前記第１電源端子から前記第２電源端子へ至る第１経路と、前記第１電源端子から前記第２電源端子へ至る第２経路と、前記第１経路に設けられ第1出力電圧を出力する第１出力端子と、前記第２経路に設けられ第２出力電圧を出力する第２出力端子と、前記第１経路において前記第１電源端子から前記第１出力端子までの間に設けられた第1磁気センサ素子と、前記第１経路において前記第１出力端子から前記第２電源端子までの間に設けられた第２磁気センサ素子と、前記第２経路において前記第１電源端子から前記第２出力端子までの間に設けられた第３磁気センサ素子と、前記第２経路において前記第２出力端子から前記第２電源端子までの間に設けられた第４磁気センサ素子と、複数のノードを有し、前記第１経路及び前記第２経路の少なくとも一方に設けられ、前記複数のノードのいずれかが選択されることによって、前記第1出力電圧と前記第２出力電圧との間にオフセット電圧を与えるラダー抵抗と、前記複数のノードのうち一つを選択する選択部と、を備えることを特徴とする。

この発明によれば、外部磁界の磁界強度に応じて第１乃至第４磁気センサ素子の抵抗値が変化するので、第１出力電圧と第２出力電圧とを監視することによって磁気の有無を検出することが可能となる。さらに、ラダー抵抗を備え、複数のノードを選択できるようにしたので、第１出力電圧と第２出力電圧との間にオフセット電圧を与えることができる。このため、外部磁界の磁界強度が所定値の場合に、第１出力電圧と第２出力電圧とが等しくなるように設定することが可能となる。さらに、ブリッジ回路の後段の回路にオフセット電圧がある場合には、外部磁界の磁界強度が所定値の場合に、第１出力電圧と第２出力電圧との間に逆のオフセット電圧が発生するように複数のノードを選択することも可能となる。

上述したブリッジ回路において、前記ラダー抵抗は、前記第１経路に設けられた第１ラダー抵抗と、前記第２経路に設けられた第２ラダー抵抗とを備え、前記選択部は、前記第１ラダー抵抗に対応して設けられた第1選択部と、前記第２ラダー抵抗に対応して設けられた第２選択部とを含み、前記第１磁気センサ素子の一方の端子と前記第３磁気センサ素子の一方の端子とは前記第１電源端子に接続され、前記第２磁気センサ素子の一方の端子と前記第４磁気センサ素子の一方の端子とは前記第２電源端子に接続され、前記第1ラダー抵抗の一方の端子は前記第１磁気センサ素子の他方の端子と接続され、前記第1ラダー抵抗の他方の端子は前記第２磁気センサ素子の他方の端子と接続され、前記第２ラダー抵抗の一方の端子は前記第３磁気センサ素子の他方の端子と接続され、前記第２ラダー抵抗の他方の端子は前記第４磁気センサ素子の他方の端子と接続され、前記第１選択部は、前記第１のラダー抵抗の複数のノードのうち一つを選択して前記第１出力端子に接続し、前記第２選択部は、前記第２のラダー抵抗の複数のノードのうち一つを選択して前記第２出力端子に接続することを特徴とする。この発明によれば、第１経路の第１ラダー抵抗と第２経路の第２ラダー抵抗を備えるので、第１出力電圧と第２出力電圧とを個別に調整することが可能となる。

上述したブリッジ回路において、前記第１磁気センサ素子は、一方の端子が前記第１電源端子と接続され、他方の端子が前記第１出力端子と接続され、前記第２磁気センサ素子は、一方の端子が前記ラダー抵抗の一方の端子と接続され、他方の端子が前記第１出力端子と接続され、前記第３磁気センサ素子は、一方の端子が前記第１電源端子と接続され、他方の端子が前記第２出力端子と接続され、前記第４磁気センサ素子は、一方の端子が前記ラダー抵抗の他方の端子と接続され、他方の端子が前記第２出力端子と接続され、前記選択部は、前記ラダー抵抗の複数のノードのうち一つを選択して前記第２電源端子に接続する、ことを特徴とする。この発明によれば、一つのラダー抵抗で第１経路の抵抗値と第２経路の抵抗値のバランスを調整することが可能となる。

また、上述したブリッジ回路において、前記第１磁気センサ素子及び前記第４磁気センサ素子は、外部磁界の磁界強度が大きくなると抵抗値が大きくなり、前記第２磁気センサ素子及び前記第３磁気センサ素子は前記外部磁界の磁界強度が大きくなると抵抗値が小さくなることが好ましい。この発明によれば、外部磁界の磁界強度が変化したとき、第１出力電圧の変化方向と第２出力電圧の変化方向を逆にすることができる。

次に、本発明に係る磁気検出装置は、外部磁界の磁界強度に対して複数の閾値で変化するヒステリシス特性を付与して磁気の有無を示す検出信号を出力するものであって、上述したブリッジ回路と、前記第１出力電圧と前記第２出力電圧とを比較して比較結果を示す第１信号を出力するコンパレータと、前記選択部を制御して前記複数の閾値ごとに前記複数のノードを切り替えるとともに、前記複数のノードの切り替えごとに前記第１信号を取得し、前記複数の閾値に対応する第１信号と前回の検出信号とに基づいて今回の検出信号を生成する判定部とを備えることを特徴とする。

この発明によれば、ヒステリシス特性の変化点に対応する閾値と同じ磁界強度の外部磁界が印加された場合に第１出力電圧と第２出力電圧とが等しくなるように複数のノードのうち一つが選択される。また、複数の閾値ごとに第１信号を取得することによって、外部磁界の磁界強度が複数の閾値で区切られたどの範囲に属するかを特定することができる。検出信号にはヒステリシス特性を付与するので、磁界強度が所定の範囲に属する場合は、検出信号が磁気有りを示すこともあれば、磁気無しを示すこともある。そのような場合には、磁界強度が増加して当該範囲に至ったのか、磁界強度が減少して当該範囲に至ったのかによって磁気の有り無しが特定される。前回の検出信号によって時間的に過去の磁気の有無が示されるので、前回の判定時に磁界強度がどの範囲に有ったかを知ることができる。判定部は複数の閾値に対応する第１信号と前回の検出信号とに基づいて今回の検出信号を生成するから、検出信号にヒステリシス特性を付与することができる。

また、上述した磁気検出装置において、前記判定部は、前記コンパレータのオフセット電圧をキャンセルするとともに前記閾値に対応するように前記複数のノードを切り替えることが好ましい。この発明によれば、コンパレータのオフセット電圧を同時にキャンセルすることができるので、構成を簡素化できるとともに、磁気の有無の検出精度を向上させることができる。

また、上述した磁気検出装置において、前記複数の閾値は、第１の閾値、第２の閾値、第３の閾値、及び第４の閾値の順に大きくなる４個の閾値からなり、前記検出信号は、磁気が無い場合に第１論理値となり、磁気が有る場合に第２論理値となり、前記判定部は、前記第１の閾値に対応するように前記選択部を制御して、外部磁界の磁界強度が前記第１の閾値未満であるか否かを判定し、外部磁界の磁界強度が前記第１の閾値未満である場合には、今回の検出信号を前記第２論理値とし、外部磁界の磁界強度が前記第１の閾値以上の場合には、前記第２の閾値に対応するように前記選択部を制御して、外部磁界の磁界強度が前記第２の閾値未満であるか否かを判定し、外部磁界の磁界強度が前記第２の閾値未満である場合には、今回の検出信号の論理値を前回の検出信号の論理値とし、外部磁界の磁界強度が前記第２の閾値以上の場合には、前記第３の閾値に対応するように前記選択部を制御して、外部磁界の磁界強度が前記第３の閾値未満であるか否かを判定し、外部磁界の磁界強度が前記第３の閾値未満である場合には、今回の検出信号を前記第１論理値とし、外部磁界の磁界強度が前記第３の閾値以上の場合には、前記第４の閾値に対応するように前記選択部を制御して、外部磁界の磁界強度が前記第４の閾値未満であるか否かを判定し、外部磁界の磁界強度が前記第４の閾値未満である場合には、今回の検出信号の論理値を前回の検出信号の論理値とし、外部磁界の磁界強度が前記第４の閾値以上である場合には、今回の検出信号を前記第１論理値とすることが好ましい。

第１施形態の磁気検出装置の構成を示すブロック図である。 ヒステリシス特性を示すグラフである。 第1乃至第４磁気センサの基板上での配置を示す説明図である。 判定回路において検出信号を生成するための真理値表である。 第１施形態の磁気検出装置の構成を示すブロック図である。 変形例に係る判定回路において検出信号を生成するための真理値表である。 変形例に係る判定回路の動作を示すフローチャートである。 従来のブリッジ回路の構成を示す回路図である。

＜１．第１実施形態＞
本発明の実施の形態について図面を参照して説明する。図１は、本発明の第１実施形態に係る磁気検出装置１００Ａの構成を示すブロック図である。この図に示すように、磁気検出装置１００Ａは、ブリッジ回路３Ａ、コンパレータ１０、判定回路２０、メモリ３０、及び選択信号生成回路４０Ａを備える。
ブリッジ回路３Ａは、高電源電位Ｖｄｄが供給される第１電源端子Ｔ１ａ、低電源電位Ｖｓｓが供給される第２電源端子Ｔ１ｂ、第１出力電圧Ｖ１と取り出す第１出力端子Ｔ２ａ、及び第２出力電圧Ｖ２を取り出す第２出力端子Ｔ２ｂを備える。

第１電源端子Ｔ１ａから第２電源端子Ｔ１ｂに至る第１経路には、磁気センサ素子１Ａ、第１ラダー抵抗Ｒａ、及び第２磁気センサ素子１Ｂが直列に接続されている。また、第１電源端子Ｔ１ａから第２電源端子Ｔ１ｂに至る第２経路には、磁気センサ素子２Ｂ、第２ラダー抵抗Ｒｂ、及び第４磁気センサ素子２Ａが直列に接続されている。

第１乃至第４磁気センサ素子１Ａ、１Ｂ、２Ｂ、及び２Ａは、磁気抵抗効果素子で構成され、例えば、ＧＭＲ素子を採用できる。第１及び第４磁気センサ素子１Ａ及び２Ａは正方向（＋）の外部磁界（＋Ｈ）が強くなると抵抗値が増加し、負方向（−）の外部磁界（−Ｈ）が強くなると抵抗値が減少する。一方、第２及び第３磁気センサ素子１Ｂ及び２Ｂは負方向（−）の外部磁界（−Ｈ）が強くなると抵抗値が増加し、正方向（＋）の外部磁界（＋Ｈ）が強くなると抵抗値が減少する。

図２は、第1乃至第４磁気センサ１Ａ、１Ｂ、２Ｂ、及び２Ａの基板上での配置を示したものである。基板５は、トランジスタなどの回路が形成されたシリコン基板、シリコン基板上の配線層、及び配線層上に形成されたシリコン酸化膜（ＳｉＯ_２）の厚膜層からなる。
第１乃至第４磁気センサ素子１Ａ、１Ｂ、２Ｂ、及び２ＡをＧＭＲ素子などの磁気抵抗効果素子で構成した場合、磁気抵抗効果素子は、シリコン基板上の厚膜層に形成することができる。さらに、ＧＭＲ素子を採用した場合には、フリー層、スペーサ層、ピン層、及びギャップ層からなる帯状の複数の素子をリード線で直列につなぐことで一つの磁気センサ素子を形成することができる。
このような磁気抵抗効果素子を、素子の長手方向が基板の向かい合う辺に平行になるように４つ配置し、規則化熱処理を施すことによりピン層の磁化の向きを、基板表面に平行で磁気抵抗効果素子の長手方向と直角の向きに固定することができる。図２ではピン層の磁化の向きは黒色の矢印で示されている。

説明を図１に戻す。第１ラダー抵抗Ｒａはｎ（ｎは２以上の自然数）個の抵抗素子Ｒ１１、Ｒ１２、…Ｒ１ｎを直列に接続して構成される。抵抗素子Ｒ１１、Ｒ１２、…Ｒ１ｎの各々の両端のノードは、スイッチＳＷ１０〜ＳＷ１ｎの一方の端子に接続される。スイッチＳＷ１０〜ＳＷ１ｎの他方の端子は第１出力端子Ｔ２ａに接続されている。スイッチＳＷ１０〜ＳＷ１ｎは、第１ラダー抵抗Ｒａの複数のノードの一つを選択して第１出力端子Ｔ２ａに接続する第１選択部Ｘ１として機能する。

同様に、第２ラダー抵抗Ｒｂは複数の抵抗素子Ｒ２１、Ｒ２２、…Ｒ２ｎを直列に接続して構成される。抵抗素子Ｒ２１、Ｒ２２、…Ｒ２ｎの各々の両端のノードは、スイッチＳＷ２０〜ＳＷ２ｎの一方の端子に接続される。スイッチＳＷ２０〜ＳＷ２ｎの他方の端子は第２出力端子Ｔ２ｂに接続されている。スイッチＳＷ２０〜ＳＷ２ｎは、第２ラダー抵抗Ｒｂの複数のノードの一つを選択して第２出力端子Ｔ２ｂに接続する第２選択部Ｘ２として機能する。

この例では、スイッチＳＷ１０〜ＳＷ１ｎのうちいずれか一つをオン状態にし、他をオフ状態にする選択信号ＳＥＬ１とスイッチＳＷ２０〜ＳＷ２ｎのうちいずれか一つをオン状態にし、他をオフ状態にする選択信号ＳＥＬ２が選択信号生成回路４０Ａから供給される。

ここで、選択信号ＳＥＬ１及びＳＥＬ２が、第１ラダー抵抗Ｒａ及び第２ラダー抵抗Ｒｂの中点を選択することを指定する場合を想定する。この場合、外部磁界の磁界強度がゼロであれば、第１出力電圧Ｖ１と第２出力電圧Ｖ２とは等しい。また、正方向（＋）の外部磁界（＋Ｈ）が強くなると、磁気センサ素子１Ａ及び磁気センサ素子２Ａの抵抗値が増加する一方、磁気センサ素子１Ｂ及び磁気センサ素子２Ｂの抵抗値が減少するので、Ｖ２＞Ｖ１となる。逆に、負方向（−）の外部磁界（−Ｈ）が強くなると、磁気センサ素子１Ｂ及び磁気センサ素子２Ｂの抵抗値が増加する一方、磁気センサ素子１Ａ及び磁気センサ素子２Ａの抵抗値が減少するので、Ｖ２＜Ｖ１となる。

次に、コンパレータ１０は第１出力端子Ｔ２ａから出力される第１出力電圧Ｖ１と第２出力端子Ｔ２ｂから出力される第２出力電圧Ｖ２とを比較して第１信号１０ａを生成する。
判定回路２０は、磁気の有無を示す検出信号ＤＥＴを出力するとともに、第１選択部Ｘ１と第２選択部Ｘ２におけるノードを定められた順序で選択するように選択信号生成回路４０Ａに対して制御信号ＣＴＬを供給する。検出信号ＤＥＴは「１」で磁気有りを示し、「０」で磁気無しを示す。また、判定回路２０は、生成した検出信号ＤＥＴをメモリ３０に記憶し、次回の判定において、前回の検出信号ＤＥＴを用いる。

磁気の有無の判定において、正方向（＋）の外部磁界（＋Ｈ）の磁界強度が上限閾値より大きい場合、又は負方向（−）の外部磁界（−Ｈ）の磁界強度が下限閾値より小さい場合に磁気「有り」と判定し、磁界強度が下限閾値から上限閾値の間にある場合に磁気「無し」と判定する。但し、磁界強度が下限閾値及び上限閾値の近辺で変動すると、チャタリングが発生するため、ヒステリシス特性を持たせる必要がある。

図３は、本実施形態におけるヒステリシス特性について、外部磁界の電界強度と磁気有無の判定結果との関係を示すグラフである。この図に示すように、磁気無し「０」の状態から、負方向（−）の外部磁界（−Ｈ）が次第に大きくなり、磁界強度が第１閾値−Ｈ１を下回ると磁気有り「１」の状態に変化する。一方、負方向（−）の外部磁界（−Ｈ）が大きく磁気有り「１」の状態から外部磁界（−Ｈ）の磁界強度が次第にゼロに近づく場合、磁界強度が第２閾値−Ｈ２を上回ると磁気無し「０」の状態に変化する。また、正方向（＋）の外部磁界（＋Ｈ）が次第に大きくなり、磁界強度が第４閾値＋Ｈ２を上回ると磁気有り「１」の状態に変化する。一方、正方向（＋）の外部磁界（＋Ｈ）が大きく磁気有り「１」の状態から外部磁界（＋Ｈ）の磁界強度が次第にゼロに近づく場合、磁界強度が第３閾値＋Ｈ１を下回ると磁気無し「０」の状態に変化する。

ここで、磁界強度が第１閾値−Ｈ１を下回る範囲を第１範囲Ｗ１、磁界強度が第１閾値−Ｈ１以上で第２閾値−Ｈ１未満の範囲を第２範囲Ｗ２、磁界強度が第２閾値−Ｈ２以上で第３閾値＋Ｈ１未満の範囲を第３範囲Ｗ３、磁界強度が第３閾値＋Ｈ１以上で第４閾値＋Ｈ２未満の範囲を第４範囲Ｗ４、磁界強度が第４閾値＋Ｈ２以上の範囲を第５範囲Ｗ５としたとき、判定回路２０は、現在の磁界強度がどの範囲に属するかを判定し、この判定結果と前回の検出信号ＤＥＴとに基づいてヒステリシス特性を持たせた今回の検出信号ＤＥＴを生成する。

例えば、前回の検出信号ＤＥＴが「０」で、今回の磁界強度が第２範囲Ｗ２に属する場合は、今回の検出信号ＤＥＴは「０」とする。一方、前回の検出信号ＤＥＴが「１」で、今回の磁界強度が第２範囲Ｗ２に属する場合は、今回の検出信号ＤＥＴは「１」とする。磁界強度が第２範囲Ｗ２か第４範囲Ｗ４に属する場合、図３に示すように検出信号ＤＥＴは「０」の場合もあれば「１」の場合もある。どちらになるかは、過去の磁界強度による。磁界強度が第３範囲Ｗ３から第２範囲Ｗ２に変化した場合には、検出信号ＤＥＴを「０」とし、磁界強度が第１範囲Ｗ１から第２範囲Ｗ２に変化した場合には、検出信号ＤＥＴを「１」とする。また、磁界強度が第３範囲Ｗ３から第４範囲Ｗ２に変化した場合には、検出信号ＤＥＴを「０」とし、磁界強度が第５範囲Ｗ５から第４範囲Ｗ４に変化した場合には、検出信号ＤＥＴを「１」とする。

本実施形態では、外部磁界の磁界強度がどの範囲に属するかを特定するために、磁界強度が第１乃至第４閾値（−Ｈ１、−Ｈ２、＋Ｈ１、＋Ｈ２）を超えるか否かを判定する。具体的には、第１乃至第４閾値に相当する外部磁界が印加され場合に、第１出力電圧Ｖ１と第２出力電圧Ｖ２とが等しくなるように、第１選択部Ｘ１と第２選択部Ｘ２におけるノードの選択を切り替える。

第１選択部Ｘ１において、第１ラダー抵抗Ｒａのうち磁気センサ素子１Ａに近いノードを選択する場合には第１出力電圧Ｖ１は高くなる一方、第１ラダー抵抗Ｒａのうち磁気センサ素子１Ｂに近いノードを選択する場合には第１出力電圧Ｖ１は低くなる。この点は、第２選択部Ｘ２におけるノードの選択でも同様である。即ち、どのノードを選択するかによって、第１出力電圧Ｖ１及び第２出力電圧Ｖ２の大きさを調整することができる。また、上述したように正方向（＋）の外部磁界（＋Ｈ）が強くなると、第１出力電圧Ｖ１が小さくなるとともに第２出力電圧Ｖ２が大きくなる一方、負方向（−）の外部磁界（−Ｈ）が強くなると、第１出力電圧Ｖ１が大きくなるとともに第２出力電圧Ｖ２が小さくなる。従って、第１選択部Ｘ１と第２選択部Ｘ２において、ノードを適宜選択すれば、第１乃至第４閾値に相当する外部磁界が印加された場合に、第１出力電圧Ｖ１と第２出力電圧Ｖ２とを等しくすることができる。

より具体的には、判定回路２０は、第１乃至第４閾値の種別を順次指定する制御信号ＣＴＬを選択信号生成回路４０Ａに供給する。例えば、制御信号ＣＴＬは２ビットの信号であり、「００」の場合は第１閾値−Ｈ１に対応する選択を指定し、「０１」の場合は第２閾値−Ｈ２に対応する選択を指定し、「１０」の場合は第３閾値＋Ｈ１に対応する選択を指定し、「１１」の場合は第４閾値＋Ｈ２に対応する選択を指定する。そして、制御信号ＣＴＬを、「００」→「０１」→「１０」→「１１」と切り替えることによって、外部磁界の磁界強度を第１乃至第４閾値の各々と比較した比較結果をコンパレータ１０の第１信号１０ａとして得ることができる。

ここで、外部磁界の磁界強度をＨｘ、前回の検出信号ＤＥＴの値をＤＥＴ’としたとき、第１乃至第４閾値（−Ｈ１、−Ｈ２、＋Ｈ１、＋Ｈ２）との比較結果である第１信号１０ａと第１乃至第５範囲Ｗ１〜Ｗ５との関係、及び今回の検出信号ＤＥＴとの関係を図４に示す。

例えば、第1閾値−Ｈ１に対応する第１信号１０ａが「０」、第２閾値−Ｈ２に対応する第１信号１０ａが「０」、第３閾値＋Ｈ１に対応する第１信号１０ａが「０」、第４閾値＋Ｈ１に対応する第１信号１０ａが「１」の場合、外部磁界の磁界強度は第４範囲Ｗ４にある。この場合には、図３に示すように、過去の外部磁界の状態に応じて、今回の検出信号ＤＥＴは「０」となることもあれば、「１」となることもある。そして、前回の検出信号ＤＥＴ’が「０」であれば今回の検出信号ＤＥＴは「０」であり、前回の検出信号ＤＥＴ’が「１」であれば今回の検出信号ＤＥＴは「１」である。
判定回路２０は、図４に示す真理値表に従った論理演算を実行して、今回の検出信号ＤＥＴを生成する。

このように第１実施形態によれば、複数の閾値で変化するヒステリシス特性によって外部磁界の磁界強度を判定するのに、一回の計測で磁気の有無を検出するのではなく、バランス抵抗として機能する第１ラダー抵抗Ｒａ及び第２ラダー抵抗Ｒｂのノードを選択可能としたので、後段の構成を大幅に簡素化することが可能となる。すなわち、第１出力電圧Ｖ１と第２出力電圧Ｖ２との大小関係を判定するコンパレータ１０を用いて、外部磁界の磁界強度がどの範囲に属するかを複数回の判定で判定し、その判定結果と前回の検出信号ＤＥＴ’とに基づいて、ヒステリシス特性が付与された今回の検出信号ＤＥＴを得ることができる。この結果、複数のシュミットトリガ回路を不要にでき、しかも低電圧動作において微小電圧の加減算が不要となるので、磁気検出装置１００Ａの動作を安定させることができる。

＜２．第２実施形態＞
次に、第２実施形態に係る磁気検出装置１００Ｂについて説明する。図５は、第２実施形態に係る磁気検出装置１００Ｂの構成を示すブロック図である。磁気検出装置１００Ｂは、ブリッジ回路３Ａの替わりにブリッジ回路３Ｂを用いる点及び選択信号生成回路４０Ａの替わりに選択信号生成回路４０Ｂを用いる点を除いて、図１に示す第１実施形態に記載の磁気検出装置１００Ａと同様に構成されている。なお、図１と同一の構成には同一の符号を付し、その説明を適宜省略する。

ブリッジ回路３Ｂにおいて、磁気センサ素子１Ａは、一方の端子が第１電源端子Ｔ１ａと接続され、他方の端子が第１出力端子Ｔ２ａと接続される。第２磁気センサ素子１Ｂは、一方の端子がラダー抵抗Ｒの一方の端子と接続され、他方の端子が第１出力端子Ｔ２ａと接続される。第３磁気センサ素子２Ｂは、一方の端子が第１電源端子Ｔ１ａと接続され、他方の端子が第２出力端子Ｔ２ｂと接続される。磁気センサ素子２Ａは、一方の端子がラダー抵抗Ｒの他方の端子と接続され、他方の端子が第２出力端子Ｔ２ｂと接続される。

また、選択部Ｘは、第１ラダー抵抗Ｒａはｎ（ｎは２以上の自然数）個の抵抗素子Ｒ１、Ｒ２、…Ｒｎを直列に接続して構成される。抵抗素子Ｒ１、Ｒ２、…Ｒｎの各々の両端のノードは、スイッチＳＷ０〜ＳＷｎの一方の端子に接続される。スイッチＳＷ０〜ＳＷｎの他方の端子は第２電源端子Ｔ１ｂに接続されている。選択部Ｘは、ラダー抵抗Ｒの複数のノードの一つを選択して第２電源端子Ｔ１ｂに接続する。

また、選択信号生成回路４０Ｂは、制御信号ＣＴＬに基づいて、選択信号ＳＥＬを生成し選択部Ｘに供給する。選択部Ｘにおけるノードの選択によって、第１電源端子Ｔ１ａから磁気センサ素子１Ａ及び１Ｂを経由して第２電源端子Ｔ１ｂに至る第１経路と、第１電源端子Ｔ１ａから磁気センサ素子２Ａ及び２Ｂを経由して第２電源端子Ｔ１ｂに至る第２経路とのバランスを調整することができる。
具体的には、第１実施形態と同様に、第１乃至第４閾値に相当する外部磁界が印加され場合に、第１出力電圧Ｖ１と第２出力電圧Ｖ２とが等しくなるように、選択部Ｘにおけるノードの選択を切り替える。

この磁気検出装置１００Ｂによれば、第１実施形態と同様に、複数の閾値で変化するヒステリシス特性によって外部磁界の磁界強度を判定するのに、一回の計測で磁気の有無を検出するのではなく、バランス抵抗として機能するラダー抵抗Ｒのノードを選択可能としたので、後段の構成を大幅に簡素化することが可能となる。すなわち、複数のシュミットトリガ回路を不要にでき、しかも低電圧動作において微小電圧の加減算が不要となるので、磁気検出装置１００Ｂの動作を安定させることができる。
さらに、第１実施形態の磁気検出装置１００Ａと比較すると、ラダー抵抗と選択部の数を減らすことができるので、より一層、構成を簡素化することができる。

＜３．変型例＞
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）上述した実施形態では、外部磁界の磁界強度がヒステリシス特性の変化点で区切られるどの範囲に属するかを特定するために、第１乃至第４閾値に対応するノードを順次選択するように選択部を制御した。すなわち、４回のノード切換を実行していた。しかしながら、図４に示す真理値表において、今回の検出信号ＤＥＴの論理値を決定しているのは、太枠で囲まれた部分であり、その他の部分は、今回の検出信号ＤＥＴに影響を与えていない。この点に着目して図４の真理値表を書き直すと、図６に示す真理値表が得られる。図６において「−」を記載した欄は、「０」「１」のいずれであってもよいことを意味する。

即ち、前回の検出信号ＤＥＴ’によって、今回の検出信号ＤＥＴの論理値が影響を受けるのは、第２範囲Ｗ２及び第４範囲Ｗ４のみであり、第１範囲Ｗ１、第３範囲Ｗ３、及び第５範囲Ｗ５では、前回の検出信号ＤＥＴ’を参照する必要はない。さらに、外部磁界の磁界強度Ｈｘが第１閾値−Ｈ１未満であれば、第１範囲Ｗ１であることが確定する。この場合は、今回の検出信号ＤＥＴは「１」となる。従って、第２乃至第４閾値（−Ｈ２、＋Ｈ１、＋Ｈ２）に対応して選択部のノードを切り替える必要はない。

そこで、変型例に係る磁気検出装置の判定回路２０は、図７に示すフローチャートに従って判定動作を実行する。まず、判定回路２０は、外部磁界の磁界強度Ｈｘが第１閾値−Ｈ１未満であるか否かを判定する(ステップＳ１)。具体的には、選択部におけるノードの選択が第１閾値−Ｈ１となるように制御信号ＣＴＬを生成する。この時、第１信号１０ａが「１」であれば、磁界強度Ｈｘが第１閾値−Ｈ１未満であると判定する。これは、磁界強度Ｈｘが図３に示す第１範囲Ｗ１に属する場合であり、今回の検出信号ＤＥＴを「１」とする(ステップＳ２)。判定回路２０は今回の検出信号ＤＥＴ「１」をメモリ３０に記憶して(ステップＳ３)、処理を終了する。

一方、ステップＳ１の判定処理において、第１信号１０ａが「０」であれば、その判定条件が否定され、磁界強度Ｈｘが第２閾値−Ｈ２未満であるか否かを判定する(ステップＳ４)。具体的には、選択部におけるノードの選択が第２閾値−Ｈ２となるように制御信号ＣＴＬを生成する。この時、第１信号１０ａが「１」であれば、磁界強度Ｈｘが第２閾値−Ｈ２未満であると判定し、処理をステップＳ５に進める。これは、磁界強度Ｈｘが図３に示す第２範囲Ｗ１に属する場合である。ステップＳ５において、判定回路２０は、メモリ３０から前回の検出信号ＤＥＴ’を読み出して、その論理値を今回の検出信号ＤＥＴの論理値とする。従って、前回の検出信号ＤＥＴ’が「１」であれば今回の検出信号ＤＥＴは「１」となり、前回の検出信号ＤＥＴ’が「０」であれば今回の検出信号ＤＥＴは「０」となる。

次に、ステップＳ４の判定処理において、第１信号１０ａが「０」であれば、その判定条件が否定され、磁界強度Ｈｘが第３閾値＋Ｈ１未満であるか否かを判定する(ステップＳ６)。具体的には、選択部におけるノードの選択が第３閾値＋Ｈ２となるように制御信号ＣＴＬを生成する。この時、第１信号１０ａが「１」であれば、磁界強度Ｈｘが第３閾値＋Ｈ１未満であると判定し、処理をステップＳ７に進める。これは、磁界強度Ｈｘが図３に示す第３範囲Ｗ３に属する場合である。判定回路２０は、今回の検出信号ＤＥＴを「０」とする。

次に、ステップＳ６の判定処理において、第１信号１０ａが「０」であれば、その判定条件が否定され、磁界強度Ｈｘが第４閾値＋Ｈ２未満であるか否かを判定する(ステップＳ８)。具体的には、選択部におけるノードの選択が第４閾値＋Ｈ２となるように制御信号ＣＴＬを生成する。この時、第１信号１０ａが「１」であれば、磁界強度Ｈｘが第４閾値＋Ｈ２未満であると判定し、処理をステップＳ５に進める。これは、磁界強度Ｈｘが図３に示す第４範囲Ｗ４に属する場合である。ステップＳ５において、判定回路２０は、メモリ３０から前回の検出信号ＤＥＴ’を読み出して、その論理値を今回の検出信号ＤＥＴの論理値とする。

次に、ステップＳ８の判定処理において、第１信号１０ａが「０」であれば、その判定条件が否定される。この場合、磁界強度Ｈｘは第４閾値＋Ｈ２以上であり、図３に示す第５範囲Ｗ５に属する。判定回路２０は、今回の検出信号ＤＥＴを「１」とする(ステップＳ２)。

ステップＳ５及びステップＳ７の処理が終了すると、判定回路２０は今回の検出信号ＤＥＴをメモリ３０に書き込む。なお、ステップＳ５が終了した場合は、前回の検出信号ＤＥＴ’と今回の検出信号ＤＥＴとが一致するので、ステップＳ３のメモリ３０への書き込みを省略してもよい。
この変形例によれば、外部磁界の磁界強度Ｈｘがどの範囲に属するかが確定すると、選択部におけるノードの切り換えを中止するので、処理速度を向上させることができ、しかも消費電力を低減することができる。

（２）上述した第１実施形態では、磁気センサ素子１Ａ及び１Ｂを含む第１経路と、磁気センサ素子２Ｂ及び２Ａを含む第２経路の各々にラダー抵抗を設けた。また、第２実施形態では、第１経路と第２経路に跨るようにラダー抵抗を設けた。しかしながら、一方の経路にのみラダー抵抗を設け、複数のノードを選択するように制御してもよい。すなわち、ラダー抵抗は、第１経路と第２経路の少なくとも一方に設ければよい。
また、上述した第２実施形態において、ラダー抵抗Ｒを第１電源端子Ｔ１ａ側に設けてもよい。

（３）上述した各実施形態及び変形例において、コンパレータ１０のオフセット電圧をキャンセルするようにラダー抵抗のノードを選択するようにしてもよい。ここで、コンパレータ１０の入力に換算したオフセット電圧がΔＶ（＝Ｖ２−Ｖ１）であれば、Ｖ２−Ｖ１＝-ΔＶとなるようにノードを選択すればよい。例えば、第１閾値−Ｈ２に対応するノードを選択するのであれば、外部磁界の磁界強度Ｈｘが第１閾値−Ｈ２である場合に、Ｖ２−Ｖ１＝-ΔＶとなるように、ノードを選択すればよい。
この変形例によれば、コンパレータ１０のオフセット電圧をキャンセルすることができるので、より正確に磁気の有無を検出することが可能となる。

１００Ａ，１００Ｂ…磁気検出装置、１Ａ，１Ｂ，２Ａ，２Ｂ…磁気センサ素子、１０…コンパレータ、２０…判定回路、３０…メモリ、４０Ａ，４０Ｂ…選択信号生成回路、３Ａ，３Ｂ…ブリッジ回路、Ｒ…ラダー抵抗、Ｒａ…第１ラダー抵抗、Ｒｂ…第２ラダー抵抗、Ｔ１ａ…第１電源端子、Ｔ１ｂ…第２電源端子、Ｔ２ａ…第１出力端子、Ｔ２ｂ…第２出力端子、Ｘ…選択部、Ｘ１…第１選択部、Ｘ２…第２選択部、ＣＴＬ…制御信号、ＤＥＴ…検出信号。

Claims (5)

1. 外部磁界の磁界強度に対して複数の閾値で変化するヒステリシス特性を付与して磁気の有無を示す検出信号を出力する磁気検出装置であって、
   ブリッジ回路と、コンパレータと、判定部とを備え、
   前記ブリッジ回路は、
   第１電源電位が供給される第１電源端子と、
   第2電源電位が供給される第２電源端子と、
   前記第１電源端子から前記第２電源端子へ至る第１経路と、
   前記第１電源端子から前記第２電源端子へ至る第２経路と、
   前記第１経路に設けられ第1出力電圧を出力する第１出力端子と、
   前記第２経路に設けられ第２出力電圧を出力する第２出力端子と、
   前記第１経路において前記第１電源端子から前記第１出力端子までの間に設けられた第1磁気センサ素子と、
   前記第１経路において前記第１出力端子から前記第２電源端子までの間に設けられた第２磁気センサ素子と、
   前記第２経路において前記第１電源端子から前記第２出力端子までの間に設けられた第３磁気センサ素子と、
   前記第２経路において前記第２出力端子から前記第２電源端子までの間に設けられた第４磁気センサ素子と、
   複数のノードを有し、前記第１経路及び前記第２経路の少なくとも一方に設けられ、前記複数のノードのいずれかが選択されることによって、前記第1出力電圧と前記第２出力電圧との間にオフセット電圧を与えるラダー抵抗と、
   前記複数のノードのうち一つを選択する選択部とを有し、
   前記コンパレータは、前記第１出力電圧と前記第２出力電圧とを比較して比較結果を示す第１信号を出力し、
   前記判定部は、前記選択部を制御して前記複数の閾値ごとに前記複数のノードを切り替えるとともに、前記複数のノードの切り替えごとに前記第１信号を取得し、前記複数の閾値に対応する第１信号と前回の検出信号とに基づいて今回の検出信号を生成する、
   ことを特徴とする磁気検出装置。
2. 前記ラダー抵抗は、前記第１経路に設けられた第１ラダー抵抗と、前記第２経路に設けられた第２ラダー抵抗とを備え、
   前記選択部は、前記第１ラダー抵抗に対応して設けられた第1選択部と、前記第２ラダー抵抗に対応して設けられた第２選択部とを含み、
   前記第１磁気センサ素子の一方の端子と前記第３磁気センサ素子の一方の端子とは前記第１電源端子に接続され、
   前記第２磁気センサ素子の一方の端子と前記第４磁気センサ素子の一方の端子とは前記第２電源端子に接続され、
   前記第1ラダー抵抗の一方の端子は前記第１磁気センサ素子の他方の端子と接続され、前記第1ラダー抵抗の他方の端子は前記第２磁気センサ素子の他方の端子と接続され、
   前記第２ラダー抵抗の一方の端子は前記第３磁気センサ素子の他方の端子と接続され、前記第２ラダー抵抗の他方の端子は前記第４磁気センサ素子の他方の端子と接続され、
   前記第１選択部は、前記第１のラダー抵抗の複数のノードのうち一つを選択して前記第１出力端子に接続し、
   前記第２選択部は、前記第２のラダー抵抗の複数のノードのうち一つを選択して前記第２出力端子に接続する、
   ことを特徴とする請求項１に記載の磁気検出装置。
3. 前記第１磁気センサ素子は、一方の端子が前記第１電源端子と接続され、他方の端子が前記第１出力端子と接続され、
   前記第２磁気センサ素子は、一方の端子が前記ラダー抵抗の一方の端子と接続され、他方の端子が前記第１出力端子と接続され、
   前記第３磁気センサ素子は、一方の端子が前記第１電源端子と接続され、他方の端子が前記第２出力端子と接続され、
   前記第４磁気センサ素子は、一方の端子が前記ラダー抵抗の他方の端子と接続され、他方の端子が前記第２出力端子と接続され、
   前記選択部は、前記ラダー抵抗の複数のノードのうち一つを選択して前記第２電源端子に接続する、
   ことを特徴とする請求項１に記載の磁気検出装置。
4. 前記第１磁気センサ素子及び前記第４磁気センサ素子は、外部磁界の磁界強度が大きくなると抵抗値が大きくなり、前記第２磁気センサ素子及び前記第３磁気センサ素子は前記外部磁界の磁界強度が大きくなると抵抗値が小さくなることを特徴とする請求項１乃至３のうちいずれか1項に記載の磁気検出装置。
5. 前記判定部は、前記コンパレータのオフセット電圧をキャンセルするとともに前記閾値に対応するように前記複数のノードを切り替えることを特徴とする請求項１乃至４のうちいずれか１項に記載の磁気検出装置。
   

Images