JP6697144B2 - 磁気センサ - Google Patents

Description

本発明は、磁気抵抗効果素子を使用して、互いに逆向きである２方向の磁界の強度変化を検知することができる磁気センサに関する。

特許文献１に、相反する２方向からの外部磁界を検知する磁気センサに関する発明が記載されている。

この磁気センサは、固定磁性層と非磁性中間層とフリー磁性層を有する第１磁気抵抗効果素子および第２磁気抵抗効果素子を有している。第１磁気抵抗効果素子は、固定磁性層の固定磁化方向とフリー磁性層の磁化方向とが同じ向きであり、第２磁気抵抗効果素子は、固定磁性層の固定磁化方向とフリー磁性層の磁化方向とが逆向きである。

磁気センサには、第１磁気抵抗効果素子と固定抵抗素子とが直列接続された第１直列回路と、第２磁気抵抗効果素子と固定抵抗素子とが直列に接続された第３直列回路、および２つの固定抵抗素子が直列に接続された第２直列回路が設けられている。

第２直列回路の中点電位である出力取り出し部は、差動増幅器のプラス、マイナスのいずれか一方の入力部に接続されている。第１直列回路の中点電位である出力取り出し部と、第３直列回路の中点電位である出力取り出し部はスイッチ回路に入力し、スイッチ回路の出力が、前記差動増幅器の他方の入力部に接続されている。

この磁気センサでは、第１直列回路の出力取り出し部と第３直列回路の出力取り出し部とが、スイッチ回路で切替えられて交互に差動増幅器に与えられ、差動増幅器では、第２直列回路の出力取り出し部の電位を基準として、スイッチ回路で切替えられたそれぞれの出力取り出し部の電位との差が求められる。差動増幅器からの出力は、シュミットトリガー回路であるコンパレータでしきい値と比較されて、２つの方向の外部磁界が所定以上の強度となったときに、それぞれスイッチ出力が得られるようになっている。

特開２００９−２５８０４２号公報

特許文献１に記載された磁気センサでは、互いに逆向きの２方向の外部磁界を検知するために、第１直列回路と第３直列回路の出力取り出し部を、スイッチ回路で切替えて差動増幅器に与える構造となっている。

この構造では、直列回路が３種類必要となり、さらにスイッチ回路と、このスイッチ回路のオン・オフの制御を行うクロック回路が必要になり、磁気センサの構造が複雑になる。

また、特許文献１に記載されている第１磁気抵抗効果素子と第２磁気抵抗効果素子は、フリー磁性層の磁化方向が特に固定されていないため、比較的弱い外部磁界に反応してしまい、強磁場の外部磁界を検知するのに適していない。

本発明は上記従来の課題を解決するものであり、互いに逆向きの２方向の外部磁界の強度を簡単な回路構成で検知することができ、また強磁場の検知も可能な磁気センサを提供することを目的としている。

本発明は、フルブリッジ回路を構成する複数の磁気抵抗効果素子と、前記フルブリッジ回路からの出力を検知する差動回路とを有する磁気センサにおいて、
全ての前記磁気抵抗効果素子がストライプ形状の素子部を有し、全ての前記素子部は、その長手方向が感度軸となって、前記感度軸が、測定すべき外部磁界の強度変化の方向に向けられており、
それぞれの前記素子部は、固定磁性層と非磁性材料層とフリー磁性層および反強磁性層を有し、前記反強磁性層からフリー磁性層へ作用する交換結合磁界によって、前記フリー磁性層にバイアス磁界が与えられ、前記バイアス磁界の向きと前記固定磁性層の固定磁化の向きとが、共にストライプ形状の前記素子部の長手方向に向けられ、
前記フルブリッジ回路では、前記フリー磁性層の磁化の向きと前記固定磁化の向きとの組み合わせが互いに相違する前記磁気抵抗効果素子が直列に接続された第１の直列部と第２の直列部とが構成され、前記第１の直列部と前記第２の直列部が並列に接続されて、各直列部の一方に電圧が与えられ他方が接地されており、
前記差動回路で前記第１の直列部の中点電位と前記第２の直列部の中点電位の差が検出されることを特徴とするものである。

本発明の磁気センサは、前記フリー磁性層の磁化の向きと前記固定磁化の向きとが同じ方向である第１の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが同じ方向であり且つそれぞれが前記第１の磁気抵抗効果素子と逆に向けられた第２の磁気抵抗効果素子とが設けられ、
前記第１の直列部と前記第２の直列部のそれぞれにおいて、前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子とが直列に接続され、一方の直列部では前記第１の磁気抵抗効果素子が電源電圧側に位置し、他方の直列部では前記第２の磁気抵抗効果素子が電源電圧側に位置しているものとして構成できる。

この場合の磁気センサは、前記感度軸方向に外部磁界が作用していないときに、前記差動回路からの出力が中間値であり、外部磁界が前記感度軸方向に沿う第１の方向と、これと逆方向の第２の方向に作用しているときとで、前記出力が前記中間値を挟んで互いに異なる極性に変化するものとなる。

または本発明の磁気センサは、前記フリー磁性層の磁化の向きと前記固定磁化の向きとが同じ方向である第１の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが同じ方向であり且つそれぞれが前記第１の磁気抵抗効果素子と逆に向けられた第２の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが互いに逆方向である第３の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが互いに逆方向であり且つそれぞれが前記第３の磁気抵抗効果素子と逆に向けられた第４の磁気抵抗効果素子と、が設けられ、
前記第１の直列部と前記第２の直列部の一方では、前記第１の磁気抵抗効果素子と前記第３の磁気抵抗効果素子とが直列に接続され、他方では、前記第２の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とが直列に接続されており、
前記第２の磁気抵抗効果素子と前記第３の磁気抵抗効果素子が電源電圧側に位置し、または、前記第１の磁気抵抗効果素子と前記第４の磁気抵抗効果素子が電源電圧側に位置しているものとして構成できる。

この場合の磁気センサは、前記感度軸方向に外部磁界が作用していないときは、前記差動回路からの出力がハイレベルであり、外部磁界が前記感度軸方向に沿う第１の方向と、これと逆方向の第２の方向に作用しているときに、ローレベルに変化するものとなる。

または、前記感度軸方向に外部磁界が作用していないときは、前記差動回路からの出力がローレベルであり、外部磁界が前記感度軸方向に沿う第１の方向と、これと逆方向の第２の方向に作用しているときにハイレベルに変化する。

本発明の磁気センサは、前記差動回路からの出力をしきい値と比較してスイッチ出力を得るコンパレータが設けられているものが好ましい。

本発明の磁気センサは、固定磁性層の固定磁化の向きと、反強磁性層との交換結合でバイアスが与えられたフリー磁性層の磁化の向きが、同じ軸方向に向けられている。固定磁化の向きとフリー磁性層の磁化の向きが相違する少なくとも２種の磁気抵抗効果素子でブリッジ回路を構成し、さらに差動回路を設けることで、互いに逆向きとなる２方向の外部磁界を検知できるようになる。

ブリッジ回路と差動回路で２方向の外部磁界を検知できるため、回路構成を簡単にできる。

また、磁気抵抗効果素子は、反強磁性層によるバイアスが与えられ、好ましくは形状異方性によっても磁化方向が指向されているため、比較的強磁場の外部磁界を検知する磁気センサとして適したものとなる。

本発明の第１の実施の形態の磁気センサに使用される磁気抵抗効果素子を示す平面図、 本発明の第１の実施の形態の磁気センサの回路ブロック図、 （Ａ）は第１の磁気抵抗効果素子の特性線図、（Ｂ）は第２の磁気抵抗効果素子の特性線図、 図２に示す磁気センサに設けられた差動増幅器で得られる検知出力を示す線図、 図１に示す磁気抵抗効果素子の膜構成を示す説明図、 本発明の第２の実施の形態の磁気センサに使用される磁気抵抗効果素子を示す平面図、 本発明の第２の実施の形態の磁気センサの回路ブロック図、 （Ａ）は第１の磁気抵抗効果素子の特性線図、（Ｂ）は第２の磁気抵抗効果素子の特性線図、（Ｃ）は第３の磁気抵抗効果素子の特性線図、（Ｄ）は第４の磁気抵抗効果素子の特性線図、 （Ａ）（Ｂ）は、図７に示す磁気センサに設けられた差動増幅器で得られる検知出力を示す線図、

＜第１の実施の形態の磁気センサ１＞
図２に本発明の第１の実施の形態の磁気センサ１が示されている。
を示している。

磁気センサ１は、フルブリッジ回路２を有している。フルブリッジ回路２は、２つの第１の磁気抵抗効果素子（ＧＭＲ１）１０ａと、２つの第２の磁気抵抗効果素子（ＧＭＲ２）１０ｂとを有している。第１の磁気抵抗効果素子１０ａと第２の磁気抵抗効果素子１０ｂとが直列に接続されて第１の直列部２ａが構成され、同じく第１の磁気抵抗効果素子１０ａと第２の磁気抵抗効果素子１０ｂとが直列に接続されて第２の直列部２ｂが構成されている。第１の直列部２ａと第２の直列部２ｂが並列に接続されて前記フルブリッジ回路２が構成されている。

第１の直列部２ａを構成する第１の磁気抵抗効果素子１０ａと、第２の直列部２ｂを構成する第２の磁気抵抗効果素子１０ｂに共通の電源端子３に、電源電圧Ｖｄｄが与えられる。第１の直列部２ａを構成する第２の磁気抵抗効果素子１０ｂと、第２の直列部２ｂを構成する第１の磁気抵抗効果素子１０ａに共通の接地端子４が接地電位に設定されている。

フルブリッジ回路２を構成する第１の直列部２ａの中点５ａの出力電位（Ｏut１）と、第２の直列部２ｂの中点５ｂの出力電位（Ｏut２）は、差動増幅器（差動回路）６に与えられ、中点５ａの電位と中点５ｂの電位との差動出力が検知出力（検知出力電圧）Ｖｓとして得られる。

コンパレータ７では、差動増幅器６から得られた検知出力Ｖｓが、しきい値設定部で設定されたしきい値電圧と比較される。コンパレータ７では、検知出力Ｖｓがしきい値電圧を超えたとき、またはしきい値電圧よりも低くなったときにスイッチ出力Ｓが変化し、このスイッチ出力Ｓが処理回路９に与えられる。図２に示す実施の形態での処理回路９は、過電流遮断用駆動回路である。例えば、磁気センサ１が電流センサとして使用されているときに、被測定電流が過電流になり、磁気センサ１に大きな外部磁界が与えられると、スイッチ出力Ｓが変化し、過電流遮断用駆動回路が動作して、被測定を遮断する制御動作が行われる。

図１に、第１の磁気抵抗効果素子１０ａと第２の磁気抵抗効果素子１０ｂの平面構造が示されている。図１と図２は、Ｂ２−Ｂ１方向が軸方向であり、この軸方向において、図示右方向が、外部磁界が作用する第１の方向Ｂ１であり、図示左方向が、外部磁界が作用する第２の方向Ｂ２である。第１の磁気抵抗効果素子１０ａと第２の磁気抵抗効果素子１０ｂは、Ｂ１−Ｂ２方向が感度軸方向であり、Ｂ１方向の外部磁界とＢ２方向の外部磁界の強度が所定値以上になると、コンパレータ７からのスイッチ出力Ｓが変化する。

図１に示すように、第１の磁気抵抗効果素子１０ａと第２の磁気抵抗効果素子１０ｂは、ストライプ形状の素子部１２を有している。素子部１２の長手方向はＢ１−Ｂ２方向と同軸に向けられている。素子部１２は複数本が平行に配置されており、隣り合う素子部１２の図示右端部が導電部１３ａを介して接続され、隣り合う素子部１２の図示右端部が導電部１３ｂを介して接続されている。素子部１２の図示右端部と図示左端部では、導電部１３ａ，１３ｂが互い違いに接続されており、素子部１２はいわゆるミアンダ形状に連結されている。第１の磁気抵抗効果素子１０ａ，１０ｂの、図示右下部の導電部１３ａは接続端子１４ａと一体化され、図示左上部の導電部１３ｂは接続端子１４ｂと一体化されている。

図５に素子部１２の積層構造が示されている。各素子部１２は複数の金属層（合金層）が積層されて構成されている。

素子部１２はスピンバルブ構造のＧＭＲ素子であり、基板の表面に形成されている。素子部１２は、基板の表面から、シード層２０、固定磁性層２１、非磁性材料層（非磁性導電層）２２、フリー磁性層２３、反強磁性層２４、および保護層２５の順に積層されて成膜されている。これらの層は例えばスパッタ工程で成膜される。

シード層２０は、ＮｉＦｅＣｒ合金（ニッケル・鉄・クローム合金）あるいはＣｒなどで形成されている。固定磁性層２１は、第１磁性層２１ａならびに第２磁性層２１ｃと、第１磁性層２１ａと第２磁性層２１ｃと間に位置する非磁性中間層２１ｂとで構成されたセルフピン止め構造となっている。第１磁性層２１ａの固定磁化方向と、第２磁性層２１ｃの固定磁化方向とは、相互作用により反平行となっている。第２磁性層２１ｃの固定磁化方向が、固定磁性層２１の固定磁化方向Ｐである。この固定磁化方向Ｐが延びる方向が感度軸方向である。

第１磁性層２１ａと第２磁性層２１ｃは、共にＦｅＣｏ合金（鉄・コバルト合金）で形成される。第１磁性層２１ａの方が第２磁性層２１ｃよりもＦｅの含有量が多く保磁力が高く設定されている。非磁性材料層２２に接する第２磁性層２１ｃはスピンバルブ型のＧＭＲ効果に寄与する層であり、第２磁性層２１ｃは、アップスピンを持つ伝導電子とダウンスピンを持つ伝導電子の平均自由行程差が、第１磁性層２１ａよりも大きくなるように、その組成が決められている。また、第１磁性層２１ａと第２磁性層２１ｃとでは、磁化量（飽和磁化Ｍｓ・膜厚ｔ）の差が実質的にゼロである。非磁性中間層２１ｂはＲｕ（ルテニウム）などで形成されている。
非磁性材料層２２は、Ｃｕ（銅）などである。

フリー磁性層２３は第１強磁性層２３ａと第２強磁性層２３ｂおよび第３強磁性層２３ｃが積層されて構成されている。第１強磁性層２３ａと第３強磁性層２３ｃはＣｏＦｅ合金（コバルト・鉄合金）で形成され、第２強磁性層２３ｂはＮｉＦｅ合金（ニッケル・鉄合金）で形成されている。

フリー磁性層２３の第３強磁性層２３ｃに、反強磁性層２４が直接に接触して積層されている。反強磁性層２４と第３強磁性層２３ｃとの界面での反強磁性結合によって、フリー磁性層２３に交換結合磁界Ｈｅｘがバイアス磁界として作用する。その結果、フリー磁性層２３の磁化方向Ｆはバイアス磁界の作用方向へ揃えられる。第３強磁性層２３ｃは反強磁性層２４との反強磁性結合をより強くするために、第１強磁性層２３ａよりも鉄の含有量が多くなっている。

反強磁性層２４は、ＩｒＭｎ合金（イリジウム・マンガン合金）で形成されている。ＩｒＭｎ合金（イリジウム・マンガン合金）を磁場中で成膜することで、アニール処理を行うことなくフリー磁性層２３との間で交換結合が可能である。なお、反強磁性層２４としてＰｔＭｎ（白金・マンガン合金）などを使用することが可能である。この場合には、膜の規則化のためにアニール処理が必要になる。

図１に示すように、フリー磁性層２３の磁化方向Ｆは、ストライプ形状の素子部１２の長手方向（Ｂ１−Ｂ２方向）に向けられているが、素子部１２の形状異方性によってもフリー磁性層２３の磁化方向ＦがＢ１−Ｂ２方向へ指向されている。

図１（Ａ）に示すように、第１の磁気抵抗効果素子（ＧＭＲ１）１０ａでは、固定磁性層２１の固定磁化方向Ｐと、フリー磁性層２３の交換結合磁界による磁化方向Ｆとが同じ向きであり、共にストライプ状の素子部１２の長手方向と同じ軸方向であるＢ２方向に向けられている。図１（Ｂ）に示すように、第２の磁気抵抗効果素子（ＧＭＲ２）１０ｂも、固定磁性層２１の固定磁化方向Ｐとフリー磁性層２３の交換結合磁界による磁化方向Ｆとが同じ向きであり、ただし、これらは第１の磁気抵抗効果素子１０ａとは逆向きのＢ１方向に向けられている。

＜第１の実施の形態の磁気センサ１の動作＞
第１の実施の形態の磁気センサ１の動作は以下の通りである。

図３（Ａ）に、第１の磁気抵抗効果素子（ＧＭＲ１）１０ａの磁気抵抗効果の特性線図が示されている。横軸の印加磁場（ｍＴ：ミリテスラ）は、図１と図２に示すＢ１方向（第１の方向）がプラスで、Ｂ２方向（第２の方向）がマイナスである。第１の磁気抵抗効果素子１０ａは、外部磁界が作用していないときに、固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが平行であるため、抵抗値は極小値である。Ｂ１方向（プラス方向）の印加磁場が大きくなっていって、フリー磁性層２３の磁化方向ＦがＢ１方向へ反転すると、抵抗値が極大値となる。その後、Ｂ１方向の印加磁場が小さくなると磁化方向ＦがＢ２方向に復帰して抵抗値が極小値に戻るが、抵抗値が極小値から極大値に変化するときと、極大値から極小値に戻るときとでわずかなヒステリシスが発生する。

図３（Ｂ）に、第２の磁気抵抗効果素子（ＧＭＲ２）１０ｂの磁気抵抗効果の特性線図が示されている。第２の磁気抵抗効果素子１０ｂは、外部磁界が作用していないときに、固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが平行であるため、抵抗値は極小値である。Ｂ２方向（マイナス方向）の印加磁場が大きくなっていって、フリー磁性層２３の磁化方向ＦがＢ２方向へ反転すると、抵抗値が極大値となる。その後、Ｂ２方向の印加磁場が小さくなると磁化方向ＦがＢ１方向に復帰して抵抗値が極小値に戻るが、抵抗値が極小値から極大値に変化するときと、極大値から極小値に戻るときとでわずかなヒステリシスが発生する。

図４に、差動増幅器６からの検知出力Ｖｓが示されている。この検知出力Ｖｓは、第２の直列部２ｂの中点５ｂの出力電位（Ｏut２）と、第１の直列部２ａの中点５ａの出力電位（Ｏut１）との差（Ｏut２−Ｏut１）である。

図４に示す検知出力Ｖｓは、外部磁界の磁場強度が所定値以下（ほぼ±１０ｍＴ）の範囲で中間値（例えば０Ｖ）となる。Ｂ１方向（第１の方向）の磁場強度が所定値（＋１０ｍＴ程度）になると極大値となる。極大値からＢ１方向の磁場が弱まりヒステリシスを加味した所定値（＋８ｍＴ程度）になると中間値に復帰する。またＢ２方向（第２の方向）の磁場強度が所定値（−１０ｍＴ程度）になると極小値になる。極小値からＢ２方向の磁場が弱まり、このときは所定値（−８ｍＴ程度）になると中間値に復帰する。

コンパレータ７では、例えば＋１５０ｍＶがプラス側のしきい値に設定され、−１５０ｍＶがマイナス側のしきい値に設定されている。そして、検知出力Ｖｓがプラス側のしきい値を超えると、スイッチ出力Ｓがプラス側のＯＮになり、マイナス側のしきい値よりも低下すると、スイッチ出力Ｓがマイナス側のＯＮになる。

図３（Ａ）に示すように、第１の磁気抵抗効果素子１０ａでは、抵抗値が極小値から極大値に変化するときの印加磁場が、プラス方向へ＋Ｈｅｘだけシフトしている。フリー磁性層２３の磁化方向Ｆが反強磁性層２４との交換結合によりＢ２方向に向けられており、さらにストライブ形状の素子部１２の形状異方性が磁化方向ＦをＢ２方向へ強く指向させている。そのため、＋Ｈｅｘが比較的大きくなっており、外部磁界が強磁場のときに抵抗値が変化するようになっている。

同様に、図３（Ｂ）に示すように、第２の磁気抵抗効果素子１０ｂも、反強磁性層２４との交換結合と形状異方性とで、フリー磁性層２３の磁化方向ＦがＢ１方向に強く指向されている。よって、第２の磁気抵抗効果素子１０ｂでは、印加磁場がマイナス方向へ比較的大きな−Ｈｅｘだけシフトしたときに、抵抗値が変化する。

したがって、図４に示す検知出力Ｖｓは、Ｂ１方向の印加磁場がかなり大きくなったときに極大値に変化し、Ｂ２方向の印加磁場がかなり大きくなったときに極小値に変化する。そのため、磁気センサ１が電流センサとして使用されているときに、被測定電流が過電流となったときに、図１に示すように検知出力Ｖｓに基づくスイッチ出力Ｓが切替えられて、処理回路（過電流遮断用駆動回路）９が動作するようになる。外部磁界の磁場強度がプラス側とマイナス側に大きく変化したときにスイッチ出力Ｓが切替わるため、被測定電流の通過路と、磁気センサ１との間に、磁界を弱めるための磁気シールドを配置することも不要になる。

＜第２の実施の形態の磁気センサ１０１＞
図７に、本発明の第２の実施の形態の磁気センサ１０１が示されている。

磁気センサ１０１は、フルブリッジ回路１０２を有している。フルブリッジ回路１０２に、第１の磁気抵抗効果素子（ＧＭＲ１）１０ａと第２の磁気抵抗効果素子（ＧＭＲ２）１０ｂに加えて、第３の磁気抵抗効果素子（ＧＭＲ３）１０ｃと第４の磁気抵抗効果素子（ＧＭＲ４）１０ｄが用いられている。

図６に磁気抵抗効果素子１０ａ，１０ｂ，１０ｃ，１０ｄの平面形状が示されているが、素子部１２と導電部１３ａ，１３ｂの形状は図１に示したものと同じであり、素子部１２の積層構造も図５に示した通りである。

図６（Ａ）に第１の磁気抵抗効果素子１０ａの固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが示され、図６（Ｂ）に第２の磁気抵抗効果素子１０ｂの固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが示されている。これらの向きは図１（Ａ）（Ｂ）に示したものと同じであり、第１の磁気抵抗効果素子１０ａでは、固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが同じ向きであり、共にＢ２方向に向けられており、第２の磁気抵抗効果素子１０ｂでは、固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが同じ向きであり、共にＢ１方向に向けられている。

図６（Ｃ）に示すように、第３の磁気抵抗効果素子１０ｃは、固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが逆向きであり、固定磁化方向がＢ２方向に向けられ、フリー磁性層２３の磁化方向ＦがＢ１方向に向けられている。図６（Ｄ）に示すように、第４の磁気抵抗効果素子１０ｄは、固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが逆向きであり、固定磁化方向がＢ１方向に向けられ、フリー磁性層２３の磁化方向ＦがＢ２方向に向けられている。

図８に、各磁気抵抗効果素子１０ａ，１０ｂ，１０ｃ，１０ｄの磁気抵抗効果の特性線図が示されている。

図８（Ａ）は、第１の磁気抵抗効果素子（ＧＭＲ１）１０ａの印加磁場と抵抗値の変化を示し、図８（Ｂ）は、第２の磁気抵抗効果素子（ＧＭＲ２）１０ｂの印加磁場と抵抗値の変化を示している。図８（Ａ）と図８（Ｂ）は、図３（Ａ）と図３（Ｂ）と同じである。

図８（Ｃ）は、第３の磁気抵抗効果素子（ＧＭＲ３）１０ｃの印加磁場と抵抗値の変化を示している。固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが反平行であるため、外部磁界が作用していないときに抵抗値が極大値になる。Ｂ２方向（マイナス方向）の印加磁場が大きくなっていくと、フリー磁性層２３の磁化方向ＦがＢ２方向へ反転し、抵抗値が極小値に変化する。図８（Ｃ）に示す例では、抵抗値が変化するときの印加磁場がほぼ−１０ｍＴである。

図８（Ｄ）は、第４の磁気抵抗効果素子（ＧＭＲ４）１０ｄの印加磁場と抵抗値の変化を示している。固定磁化方向Ｐとフリー磁性層２３の磁化方向Ｆが反平行であるため、外部磁界が作用していないときに抵抗値が極大値になる。Ｂ１方向（プラス方向）の印加磁場が大きくなっていくと、フリー磁性層２３の磁化方向ＦがＢ１方向へ反転し、抵抗値が極小値に変化する。図８（Ｄ）に示す例では、抵抗値が変化するときの印加磁場がほぼ＋１０ｍＴである。

第３の磁気抵抗効果素子１０ｃと第４の磁気抵抗効果素子１０ｄは、抵抗値が極大値から極小値に向かって変化するときと、極小値から極大値に復帰するときとでヒステリシスが生じる。

図７に示すように、フルブリッジ回路１０２では、図示左側の第１の直列部２ａで、第３の磁気抵抗効果素子１０ｃと第１の磁気抵抗効果素子１０ａが直列に接続されており、図示右側の第２の直列部２ｂで、第２の磁気抵抗効果素子１０ｂと第４の磁気抵抗効果素子１０ｄが直列に接続されている。そして、第３の磁気抵抗効果素子１０ｃと第２の磁気抵抗効果素子１０ｂに電源電圧Ｖｄｄが印加され、第１の磁気抵抗効果素子１０ａと第４の磁気抵抗効果素子１０ｄが接地されている。

ただし、フルブリッジ回路１０２では、第１の磁気抵抗効果素子１０ａと第４の磁気抵抗効果素子１０ｄ側に電源電圧が印加され、第２の磁気抵抗効果素子１０ｂと第３の磁気抵抗効果素子１０ｃ側が接地されていてもよい。あるいは、フルブリッジ回路１０２において、第３の磁気抵抗効果素子１０ｃと第４の磁気抵抗効果素子１０ｄが、入れ替えられていてもよい。

＜第２の実施の形態の磁気センサ１０１の動作＞
図７に示すように、フルブリッジ回路１０２において、第１の直列部２ａの中点５ａの出力電位（Ｏut１）と、第２の直列部２ｂの中点５ｂの出力電位（Ｏut２）が差動増幅器６に与えられる。

図９（Ａ）は、差動増幅器６で、第２の直列部２ｂの中点５ｂの出力電位（Ｏut２）と、第１の直列部２ａの中点５ａの出力電位（Ｏu１）との差（Ｏut２−Ｏut１）を求めた検知出力Ｖｓである。外部磁界が印加していないときは、第３の磁気抵抗効果素子１０ｃと第４の磁気抵抗効果素子１０ｄの抵抗値が極大値であるため、検知出力Ｖｓはハイレベルになっている。

Ｂ１方向（第１の方向）への印加磁場の強度が高くなると、全ての磁気抵抗効果素子のフリー磁性層２３の磁化方向ＦがＢ１方向へ向くため、中点５ａの出力電位（Ｏut１）と中点５ｂの出力電位（Ｏut２）が共に中間値となり、検知出力Ｖｓがローレベル（０Ｖ）になる。Ｂ２方向（第２の方向）への印加強度が高くなったときは、全ての磁気抵抗効果素子のフリー磁性層２３の磁化方向ＦがＢ２方向へ向き、この場合も、検知出力Ｖｓがローレベルとなる。

図９（Ｂ）は、差動増幅器６で、第１の直列部２ａの中点５ａの出力電位（Ｏut１）と、第２の直列部２ｂの中点５ｂの出力電位（Ｏut２）との差（Ｏut１−Ｏut２）を求めた検知出力Ｖｓである。外部磁界が印加していないときは、第３の磁気抵抗効果素子１０ｃと第４の磁気抵抗効果素子１０ｄの抵抗値が極大値であるため、検知出力Ｖｓはローレベルになっている。なお、図９（Ｂ）では、出力電圧を図９（Ａ）と同じスケールで表現できるように、出力電圧に＋２４０ｍＶのバイアス電圧が与えられている。

Ｂ１方向（第１の方向）への印加磁場の強度が高くなると、全ての磁気抵抗効果素子のフリー磁性層２３の磁化方向ＦがＢ１方向へ向き、検知出力Ｖｓがハイレベル（２４０ｍＶ）になる。Ｂ２方向（第２の方向）への印加強度が高くなったときも、検知出力Ｖｓはハイレベル（２４０ｍＶ）となる。

コンパレータ７でしきい値が設定されており、このしきい値との比較でスイッチ出力Ｓが変化する。第２の実施の形態では、図９（Ａ）（Ｂ）に示すように、印加磁場がプラス方向へ大きくなったときとマイナス方向へ低下したときの双方で、スイッチ出力Ｓが同じ状態に変化する。例えば、図９（Ａ）では、印加磁場がプラス方向へ大きくなったときもマイナス方向へ低下したときも、ＯＮからＯＦＦに変化し、図９（Ｂ）においても、印加磁場がプラス方向へ大きくなったときもマイナス方向へ低下したときも、ＯＦＦからＯＮに変化する。よって、処理回路（過電流遮断用駆動回路）９では、スイッチ出力Ｓの１種類の変化のみ（ＯＮまたはＯＦＦ）を監視するだけで、電流方向がどの向きであっても過電流状態となったときに動作できるようになる。

素子部１２では、反強磁性層２４によって、フリー磁性層２３の磁化方向Ｆが決められ、またストライプ形状の形状異方性によっても、磁化方向Ｆが指向されているので、磁気抵抗効果素子１０ａ，１０ｂ，１０ｃ，１０ｄの抵抗値が変化するときの電圧レベルが＋１０ｍＴと−１０ｍＴと大きくなる。よって、磁気シールドを用いることなく、磁気センサ１０１を過電流状態で動作させることが可能になる。

１，１０１ 磁気スイッチ
２，１０２ フルブリッジ回路
２ａ 第１の直列部
２ｂ 第２の直列部
６ 差動増幅器
７ コンパレータ
９ 処理回路
１０ａ 第１の磁気抵抗効果素子
１０ｂ 第２の磁気抵抗効果素子
１０ｃ 第３の磁気抵抗効果素子
１０ｄ 第４の磁気抵抗効果素子
１２ 素子部
２１ 固定磁性層
２２ 非磁性材料層
２３ フリー磁性層
２４ 反強磁性層
Ｆ フリー磁性層の磁化方向
Ｐ 固定磁化方向

Claims (8)

1. フルブリッジ回路を構成する複数の磁気抵抗効果素子と、前記フルブリッジ回路からの出力を検知する差動回路とを有する磁気センサにおいて、
   全ての前記磁気抵抗効果素子がストライプ形状の素子部を有し、全ての前記素子部は、その長手方向が感度軸となって、前記感度軸が、測定すべき外部磁界の強度変化の方向に向けられており、
   それぞれの前記素子部は、固定磁性層と非磁性材料層とフリー磁性層および反強磁性層を有し、前記反強磁性層からフリー磁性層へ作用する交換結合磁界によって、前記フリー磁性層にバイアス磁界が与えられ、前記バイアス磁界の向きと前記固定磁性層の固定磁化の向きとが、共にストライプ形状の前記素子部の長手方向に向けられ、
   前記フルブリッジ回路では、前記フリー磁性層の磁化の向きと前記固定磁化の向きとの組み合わせが互いに相違する前記磁気抵抗効果素子が直列に接続された第１の直列部と第２の直列部とが構成され、前記第１の直列部と前記第２の直列部が並列に接続されて、各直列部の一方に電圧が与えられ他方が接地されており、
   前記差動回路で前記第１の直列部の中点電位と前記第２の直列部の中点電位の差が検出されることを特徴とする磁気センサ。
2. 前記フリー磁性層の磁化の向きと前記固定磁化の向きとが同じ方向である第１の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが同じ方向であり且つそれぞれが前記第１の磁気抵抗効果素子と逆に向けられた第２の磁気抵抗効果素子とが設けられ、
   前記第１の直列部と前記第２の直列部のそれぞれにおいて、前記第１の磁気抵抗効果素子と前記第２の磁気抵抗効果素子とが直列に接続され、一方の直列部では前記第１の磁気抵抗効果素子が電源電圧側に位置し、他方の直列部では前記第２の磁気抵抗効果素子が電源電圧側に位置している請求項１記載の磁気センサ。
3. 前記感度軸方向に外部磁界が作用していないときに、前記差動回路からの出力が中間値であり、外部磁界が前記感度軸方向に沿う第１の方向と、これと逆方向の第２の方向に作用しているときとで、前記出力が前記中間値を挟んで互いに異なる極性に変化する請求項２記載の磁気センサ。
4. 前記フリー磁性層の磁化の向きと前記固定磁化の向きとが同じ方向である第１の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが同じ方向であり且つそれぞれが前記第１の磁気抵抗効果素子と逆に向けられた第２の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが互いに逆方向である第３の磁気抵抗効果素子と、前記フリー磁性層の磁化の向きと前記固定磁化の向きが互いに逆方向であり且つそれぞれが前記第３の磁気抵抗効果素子と逆に向けられた第４の磁気抵抗効果素子と、が設けられ、
   前記第１の直列部と前記第２の直列部の一方では、前記第１の磁気抵抗効果素子と前記第３の磁気抵抗効果素子とが直列に接続され、他方では、前記第２の磁気抵抗効果素子と前記第４の磁気抵抗効果素子とが直列に接続されており、
   前記第２の磁気抵抗効果素子と前記第３の磁気抵抗効果素子が電源電圧側に位置し、または、前記第１の磁気抵抗効果素子と前記第４の磁気抵抗効果素子が電源電圧側に位置している請求項１記載の磁気センサ。
5. 前記感度軸方向に外部磁界が作用していないときは、前記差動回路からの出力がハイレベルであり、外部磁界が前記感度軸方向に沿う第１の方向と、これと逆方向の第２の方向に作用しているときに、ローレベルに変化する請求項４記載の磁気センサ。
6. 前記感度軸方向に外部磁界が作用していないときは、前記差動回路からの出力がローレベルであり、外部磁界が前記感度軸方向に沿う第１の方向と、これと逆方向の第２の方向に作用しているときにハイレベルに変化する請求項５記載の磁気センサ。
7. 前記差動回路からの出力を、前記中間値を挟んで設定される２つのしきい値と比較して、外部磁界が第１の方向へ作用したときと第２の方向へ作用したときのそれぞれでスイッチ出力を得るコンパレータが設けられている請求項３記載の磁気センサ。
8. 前記差動回路からの出力をしきい値と比較して、外部磁界が第１の方向へ作用したときと第２の方向へ作用したときのそれぞれでスイッチ出力を得るコンパレータが設けられている請求項５または６記載の磁気センサ。

Images