JP2011103336A - 磁気抵抗効果素子およびそれを用いたセンサ - Google Patents

磁気抵抗効果素子およびそれを用いたセンサ Download PDF

Info

Publication number
JP2011103336A
JP2011103336A JP2009257125A JP2009257125A JP2011103336A JP 2011103336 A JP2011103336 A JP 2011103336A JP 2009257125 A JP2009257125 A JP 2009257125A JP 2009257125 A JP2009257125 A JP 2009257125A JP 2011103336 A JP2011103336 A JP 2011103336A
Authority
JP
Japan
Prior art keywords
layer
stacked body
magnetoresistive effect
segment
effect element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009257125A
Other languages
English (en)
Inventor
Hirobumi Uenoyama
博文 上野山
Satoshi Yano
敏史 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009257125A priority Critical patent/JP2011103336A/ja
Publication of JP2011103336A publication Critical patent/JP2011103336A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

【課題】 TMR比を大きくすることができるTMR素子およびそれを用いたセンサを実現する。
【解決手段】 TMR素子50を構成するセグメントSG1は、少なくともピンド層43、絶縁層44およびフリー層21を積層して成る第1の積層体20と、少なくともピンド層43、絶縁層44およびフリー層31を積層して成る第2の積層体30とを備える。第1および第2の積層体20,30はピニング層42上に配列されており、かつ、ピンド層43およびピニング層42によって電気的に直列接続されている。
【選択図】 図1

Description

本発明は、磁気抵抗効果素子およびそれを用いたセンサに関し、詳しくは、反強磁性材料により形成されたピニング層と、強磁性材料により形成されたピンド層と、トンネル現象により電子が透過可能なエネルギー障壁を有する絶縁層と、強磁性材料により形成されたフリー層とを少なくとも有する各層を順次積層して成る磁気抵抗効果多層膜を有し、磁気抵抗効果多層膜の置かれた場の磁界が変化すると、絶縁層を介してフリー層およびピンド層間に流れるトンネル電流の大きさが変化し得る磁気抵抗効果素子およびそれを用いたセンサに関する。
この種の磁気抵抗効果素子は、トンネル磁気抵抗効果型素子(以下、TMR素子と略す)と称されている。図11は、従来のTMR素子の縦断面図であり、(a)は磁界が左向き(←)に印加された状態を示す説明図、(b)は磁界が右向き(→)に印加された状態を示す説明図である。
従来のTMR素子70は、下部電極層71と、この下部電極層71の表面に積層された磁気抵抗効果多層膜80と、この磁気抵抗効果多層膜80の表面に形成された上部電極層76とを有する。磁気抵抗効果多層膜80は、ピニング層72と、ピンド層(ピン層またはピン止め層ともいう)73と、絶縁層(トンネルバリア層ともいう)74と、フリー層75とを順次積層して成る。
ピニング層72は反強磁性体材料によって形成されており、ピンド層73およびフリー層75は、それぞれ強磁性体材料によって形成されている。ピニング層72は、磁化が固定されており、ピンド層73の磁化が反転しないようにピン止めする。フリー層75は外部磁界Hにより磁化が自在に反転する。絶縁層74は、トンネル現象により電子が透過可能なエネルギー障壁を有する。
今、図11に示すように、下部電極層71を負極に上部電極層76を正極にして上部電極層76および下部電極層71間に電圧Eを印加したとする。外部磁界Hが左向き(←)に印加されたときは、図11(a)に示すように、フリー層75の磁化方向Fは、ピンド層73の磁化方向Gと逆向きになっている。この状態では、磁気抵抗効果多層膜80は高抵抗値を示すため、トンネル現象によりフリー層75から絶縁層74に対して垂直に流れるトンネル電流Yの電流値は小さく、上部電極層76および下部電極層71間にながれる電流が小さい。
一方、図11(b)に示すように、ピンド層73の磁化方向Gと平行かつ同一方向(右向き(→))に外部磁界Hが印加されると、フリー層75の磁化方向Fが反転し、ピンド層73の磁化方向Gと平行かつ同一方向になる。すると、磁気抵抗効果多層膜80の抵抗値が小さくなるため、トンネル電流Yの電流値が大きくなり、上部電極層76および下部電極層71間にながれる電流が大きくなる。たとえば、TMR素子を使用したセンサでは、上記のようなトンネル電流値の変化に基づいて、TMR素子が置かれた場の磁界の変化を検出する。
特開2003−215222号公報(第13〜15段落、図1)。
図12は、TMR素子のバイアス電圧Vb(mV)とTMR比(%)との関係を示すグラフである。ここで、TMR比とは、磁気抵抗の変化の大きさを示し、フリー層およびピンド層の磁化の向きが逆かつ平行であるときの磁気抵抗効果多層膜の抵抗Rapと、フリー層およびピンド層の磁化の向きが同一かつ平行であるときの磁気抵抗効果多層膜の抵抗Rpとの差を抵抗Rpで除した値の百分率である。つまり、TMR比={(Rap−Rp)/Rp}×100%である。
このTMR比が大きいほど、TMR素子が置かれた場の磁界の小さな変化を大きな出力値として取出すことができる。つまり、TMR比はTMR素子の特性を決める重要な因子である。たとえば、TMR素子を使用したセンサでは、TMR素子のTMR比が大きいほど感度が高い。ところが、図12に示したグラフから分かるように、TMR素子には、バイアス電圧Vbが高くなるほど、TMR比が小さくなるというバイアス電圧依存性が存在する。このため、TMR比を大きくするためにはバイアス電圧を低くしなければならない。
しかし、TMR素子を使用したセンサの場合、センサへの供給電圧を低くすることによってTMR素子のバイアス電圧を低くすることが可能であるが、そうするとセンサの出力信号の電圧が低くなるため、センサの出力信号が外来ノイズなどの影響を受けて変化し、検出精度が低下するおそれがある。そこで、センサへの供給電圧を低くしなくても、TMR比を大きくすることができるTMR素子およびそれを用いたセンサが要望されている。
本発明は、上述の要求に応えるためになされたものであり、TMR比を大きくすることができるTMR素子およびそれを用いたセンサを実現することを目的とする。
(第1の特徴)
上記の目的を達成するため、本発明の第1の特徴は、反強磁性材料により形成されたピニング層(42)と、強磁性材料により形成されたピンド層(43)と、トンネル現象により電子が透過可能なエネルギー障壁を有する絶縁層(44)と、強磁性材料により形成されたフリー層(21,31)とを少なくとも有する各層を順次積層して成る磁気抵抗効果多層膜を有し、前記磁気抵抗効果多層膜の置かれた場の磁界(H)が変化すると、前記絶縁層を介して前記フリー層およびピンド層間に流れるトンネル電流(I1〜I4)の大きさが変化し得るTMR素子において、少なくとも前記ピニング層、ピンド層、絶縁層およびフリー層を積層して成る第1および第2の積層体(20,30)が配列されており、かつ、前記第1および第2の積層体の前記ピニング層間または前記ピンド層間または前記フリー層間が電気的に直列接続されたセグメントを備えるTMR素子(50)としたことにある。
つまり、セグメントには、電気的に直列接続された第1および第2の積層体が配置されているため、積層体1つで1つのセグメントを構成している従来のTMR素子と比較して、セグメント1つ当りの抵抗値を高くすることができる。
したがって、積層体1つで1つのセグメントを構成している従来のTMR素子と比較して、積層体1つ当りのバイアス電圧を低くすることができるため、積層体1つ当りのTMR比を大きくすることができる。
(第2の特徴)
本発明の第2の特徴は、前述した第1の特徴において、前記第1および第2の積層体(20,30)の前記ピンド層(43)間が電気的に接続されていることにある。
(第3の特徴)
本発明の第3の特徴は、前述した第2の特徴において、前記第1の積層体(20)から前記第2の積層体(30)にかけて前記ピンド層(43)が連続形成されていることにある。
(第4の特徴)
本発明の第4の特徴は、前述した第2または第3の特徴において、前記第1の積層体(20)から前記第2の積層体(30)にかけて前記絶縁層(44)が連続形成されていることにある。
(第5の特徴)
本発明の第5の特徴は、前述した第2ないし第4の特徴のいずれか1つにおいて、前記第1の積層体(20)のフリー層(21)に入力された電流が、前記第1の積層体の絶縁層(44)、前記第1の積層体のピンド層(43)、第2の積層体のピンド層(43)、前記第2の積層体(30)の絶縁層(44)の順に流れ、前記第2の積層体のフリー層(31)から出力し得るように構成されていることにある。
前述した第2ないし第4の特徴によれば、第1および第2の積層体のピンド層間が電気的に接続されているため、第1の積層体においてフリー層から絶縁層を通じてピンド層に流れるトンネル電流を発生させることができ、第2の積層体においてピンド層から絶縁層を通じてフリー層に流れるトンネル電流を発生させることができる。
したがって、前述した第5の特徴のように、第1の積層体のフリー層に入力された電流を、第1の積層体の絶縁層、第1の積層体のピンド層、第2の積層体のピンド層、第2の積層体の絶縁層の順に流し、第2の積層体のフリー層から出力させることができる。
しかも、複数のセグメントを電気的に接続する場合は、各セグメントのフリー層同士を電気的に接続すれば、各セグメントを電気的に接続することができるため、積層体の下部に下部電極を形成する必要がないので、TMR素子の製造効率を高めることができる。
また、各セグメントの積層体を形成した後の工程において各セグメントを電気的に接続することができるため、各セグメントの積層体を形成した後にセグメントの配線を変更することができる。
さらに、上記のセグメントを用いてセンサを製造する場合において、セグメント間の配線がセンサ毎に異なる場合であっても、各セグメントの各積層体を形成する工程までは同じ工程で良く、フリー層同士の配線を変えるだけで対応することができるため、センサの製造効率を高めることができる。
また、前述した第3の特徴によれば、第1の積層体から第2の積層体にかけて絶縁層が連続形成されているため、第1および第2の積層体において絶縁層を個別に形成する必要がないので、TMR素子の製造効率を高めることができる。
(第6の特徴)
本発明の第6の特徴は、前述した第1ないし第5の特徴のいずれか1つにおいて、前記第1および第2の積層体(20,30)の前記ピニング層(42)間が電気的に接続されていることにある。
(第7の特徴)
本発明の第7の特徴は、前述した第6の特徴において、前記第1の積層体(20)から前記第2の積層体(30)にかけて前記ピニング層(42)が連続形成されていることにある。
(第8の特徴)
本発明の第8の特徴は、前述した第6または第7の特徴において、前記第1の積層体(20)のフリー層(21)に入力された電流が、前記第1の積層体の絶縁層(44)、前記第1の積層体のピンド層(43)、前記ピニング層(42)、前記第2の積層体(30)のピンド(43)層、前記第2の積層体の絶縁層(44)の順に流れ、前記第2の積層体のフリー層(31)から出力し得るように構成されていることにある。
前述した第6ないし第8の特徴によれば、第1および第2の積層体のピニング層間が電気的に接続されているため、第1の積層体においてフリー層から絶縁層を通じてピンド層に流れるトンネル電流を発生させることができ、第2の積層体においてピンド層から絶縁層を通じてフリー層に流れるトンネル電流を発生させることができる。
したがって、前述した第8の特徴のように、第1の積層体のフリー層に入力された電流を、第1の積層体の絶縁層、第1の積層体のピンド層、ピニング層、第2の積層体のピンド層、第2の積層体の絶縁層の順に流し、第2の積層体のフリー層から出力させることができる。
しかも、複数のセグメントを電気的に接続する場合は、各セグメントのフリー層同士を電気的に接続すれば、各セグメントを電気的に接続することができるため、積層体の下部に下部電極を形成する必要がないので、TMR素子の製造効率を高めることができる。
また、各セグメントの積層体を形成した後の工程において各セグメントを電気的に接続することができるため、各セグメントの積層体を形成した後にセグメントの配線を変更することができる。
さらに、上記のセグメントを用いてセンサを製造する場合において、セグメント間の配線がセンサ毎に異なる場合であっても、各セグメントの各積層体を形成する工程までは同じ工程で良く、フリー層同士の配線を変えるだけで対応することができるため、センサの製造効率を高めることができる。
(第9の特徴)
本発明の第9の特徴は、前述した第1の特徴において、前記第1および第2の積層体(20,30)の前記フリー層(21,31)間が電気的に接続されていることにある。
(第10の特徴)
本発明の第10の特徴は、前述した第9の特徴において、前記第1の積層体(20)から前記第2の積層体(30)にかけて前記フリー層(21)が連続形成されていることにある。
(第11の特徴)
本発明の第11の特徴は、前述した第9または第10の特徴において、前記第1の積層体(20)のピンド層(43)に入力された電流が、前記第1の積層体の絶縁層(44)、前記第1の積層体のフリー層(21)、第2の積層体のフリー層(21)、前記第2の積層体の絶縁層(44)の順に流れ、前記第2の積層体のピンド層(43)から出力し得るように構成されていることにある。
前述した第9または第10の特徴によれば、第1および第2のフリー層間が電気的に接続されているため、第1の積層体においてピンド層から絶縁層を通じてフリー層に流れるトンネル電流を発生させることができ、第2の積層体においてフリー層から絶縁層を通じてピンド層に流れるトンネル電流を発生させることができる。
したがって、前述した第11の特徴のように、第1の積層体のピンド層に入力された電流を、第1の積層体の絶縁層、第1の積層体のフリー層、第2の積層体のフリー層、第2の積層体の絶縁層の順に流し、第2の積層体のピンド層から出力させることができる。
しかも、複数のセグメントを電気的に接続する場合は、各セグメントのピンド層同士を電気的に接続すれば、各セグメントを電気的に接続することができるため、積層体の上部に上部電極を形成する必要がないので、TMR素子の製造効率を高めることができる。
また、各セグメントの積層体を形成した後の工程において各セグメントを電気的に接続することができるため、各セグメントの積層体を形成した後にセグメントの配線を変更することができる。
さらに、上記のセグメントを用いてセンサを製造する場合において、セグメント間の配線がセンサ毎に異なる場合であっても、各セグメントの各積層体を形成する工程までは同じ工程で良く、フリー層同士の配線を変えるだけで対応することができるため、センサの製造効率を高めることができる。
(第12の特徴)
本発明の第12の特徴は、前述した第1ないし第11の特徴のいずれか1つにおいて、複数の前記セグメント(SG1〜SG15)が電気的に直列接続されていることにある。
つまり、複数のセグメントが電気的に直列接続されて成るため、両端のセグメントに電圧を印加したときのセグメント1つ当りの印加電圧を低くすることができるので、セグメント1つ当りのTMR比を大きくすることができる。
(第13の特徴)
本発明の第13の特徴は、前述した第12の特徴において、第1のセグメント(SG1)を構成する第2の積層体(30)と、第2のセグメント(SG2)を構成する第1の積層体(20)とを電気的に接続する接続方式により複数のセグメント(SG1〜SG15)が電気的に直列接続されていることにある。
つまり、第1のセグメントを構成する第2の積層体と、第2のセグメントを構成する第1の積層体とを電気的に接続すれば、各セグメントを電気的に接続することができる。
したがって、セグメント間を電気的に接続するための専用の電極層を形成する必要がないので、TMR素子の製造効率を高めることができる。
(第14の特徴)
本発明の第14の特徴は、前述した第12または第13の特徴において、前記複数のセグメント(SG1〜SG15)が電気的に直列接続されて成る直列回路を2つ接続して成るハーフブリッジ回路(62)を有し、そのハーフブリッジ回路の中点電位(Vout)を取出し可能に構成されていることにある。
つまり、セグメント1つ当りのTMR比が大きいハーフブリッジ回路を実現することができる。
したがって、上記のハーフブリッジ回路を用いてセンサを構成すれば、センサの感度を高くすることができる。しかも、ハーフブリッジ回路への供給電圧を低くする必要がないため、出力電圧が低くなることに起因する検出精度低下も起き難い。
(第15の特徴)
本発明の第15の特徴は、前述した第14の特徴において、2つの前記ハーフブリッジ回路(62)からなるフルブリッジ回路(61)を有し、そのフルブリッジ回路の2つの中点電位(V1,V2)を取出し可能に構成されていることにある。
つまり、セグメント1つ当りのTMR比が大きいフルブリッジ回路を実現することができる。
したがって、上記のフルブリッジ回路を用いてセンサを構成すれば、センサの感度を高くすることができる。しかも、フルブリッジ回路への供給電圧を低くする必要がないため、出力電圧が低くなることに起因する検出精度低下も起き難い。
(第16の特徴)
本発明の第16の特徴は、前述した第12ないし第15の特徴のいずれか1つにおいて、各セグメント間(SG1〜SG15)を選択的に電気的接続可能に構成されていることにある。
つまり、各セグメント間を選択的に電気的接続可能に構成されているため、電気的接続するセグメントを変更することにより、TMR素子を用いた回路構成を変更することができる。特に、セグメントを構成する積層体同士を電気的に接続すれば良いため、各セグメントの各積層体を形成するまでの工程を変更することなく、回路構成の変更に対応することができる。
(第17の特徴)
本発明の第17の特徴は、前述した第1ないし第16の特徴のいずれか1つにおいて、絶縁層(44)の上にフリー層(21a,31a)を積層した構造体(21a,44、31a,44)を各積層体(20,30)のフリー層(21b,31b)の上にそれぞれ少なくとも1つ以上積層して成ることにある。
つまり、絶縁層の上にフリー層を積層した構造体を各積層体のフリー層の上にそれぞれ少なくとも1つ以上積層することにより、セグメント1つ当りのTMR比をより一層大きくすることができる。
(第18の特徴)
本発明の第18の特徴は、前述した第1ないし第17の特徴のいずれか1つにおいて、前記各フリー層(21,31)の横断面形状が略円形であることにある。なお、略円形とは、真円の他、僅かに変形した円形を含む意味である。
つまり、各フリー層の横断面形状が略円形であるため、各フリー層における磁区の移動を妨げる因子を抑制することができるので、バルクハウゼンノイズおよびヒステリシスを低減することができる。
したがって、TMR素子の出力および感度の低下を小さくすることができる。
(第19の特徴)
本発明の第19の特徴は、前述した第1ないし第18の特徴のいずれか1つに記載のTMR素子(50)を備えており、そのTMR素子の置かれた場の磁界の変化に対応する信号を出力可能なセンサ(60)としたことにある。
つまり、前述した第1ないし第18の特徴のいずれか1つに記載のTMR素子を用いれば、TMR比を大きくすることができるため、感度の高いセンサを実現することができる。
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
第1実施形態に係るTMR素子の説明図であり、(a)は平面説明図、(b)は(a)のA−A矢視断面図である。 応用例1のTMR素子を用いて構成されたハーフブリッジ回路の説明図である。 図2に示すハーフブリッジ回路において用いたTMR素子を模式的に示す説明図である。 応用例2のTMR素子を用いたセンサの回路図である。 応用例3のTMR素子を模式的に示す説明図である。 応用例4のTMR素子を模式的に示す説明図である。 応用例5のTMR素子の横断面説明図であり、図1(b)に対応するものである。 第2実施形態のTMR素子の横断面説明図であり、図1(b)に対応するものである。 第3実施形態のTMR素子の横断面説明図であり、図1(b)に対応するものである。 他の実施形態のTMR素子の平面説明図である。 従来のTMR素子の縦断面図であり、(a)は磁界が発生する前の状態を示す説明図、(b)は磁界が発生したときの状態を示す説明図である。 TMR素子のバイアス電圧Vb(mV)とTMR比(%)との関係を示すグラフである。 第1実施形態の変更例のTMR素子の横断面説明図であり、図1(b)に対応するものである。
〈第1実施形態〉
本発明に係る第1実施形態について図を参照して説明する。図1は、本第1実施形態に係るTMR素子の説明図であり、(a)は平面説明図、(b)は(a)のA−A矢視断面図である。
図1に示すように、本実施形態のTMR素子50は、電気的に直列接続されたセグメントSG1およびSG2の2つのセグメントを備える。各セグメントに共通の基板40の表面には絶縁膜41が形成されており、その絶縁膜41の表面にはピニング層42が形成されている。ピニング層42の表面にはピンド層43が形成されており、そのピンド層43の表面には絶縁層(トンネルバリア層)44が形成されている。ピンド層43は、ピニング層42によってピン止めされており、ピンド層43の磁化方向は、図中矢印Gで示す方向に固定されている。
絶縁層44の表面にはフリー層21が形成されており、そのフリー層21の表面には電極層22が形成されている。電極層22には、電流を流すための接続線L1が接続されている。また、絶縁層44の表面には、フリー層21と離間したフリー層31が形成されており、そのフリー層31の表面には電極層22と離間した電極層32が形成されている。つまり、フリー層21,31と、電極層22,32とは、それぞれ独立構造であり、相互に絶縁されている。
図1(a)に示すように、フリー層21,31および電極層22,32は、それぞれ横断面形状が円形に形成されている。フリー層21と、このフリー層21の裏面に対応する部分の絶縁層44と、この絶縁層44の裏面に対応する部分のピンド層43と、このピンド層43の裏面に対応する部分のピニング層42とによって第1の積層体20が構成されている。また、フリー層31と、このフリー層31の裏面に対応する部分の絶縁層44と、この絶縁層44の裏面に対応する部分のピンド層43と、このピンド層43の裏面に対応する部分のピニング層42とによって第2の積層体30が構成されている。
絶縁層44は、第1の積層体20を構成するフリー層21の裏面から第2の積層体30を構成するフリー層31の裏面にかけて連続形成されている。また、その絶縁層44の裏面に形成されたピンド層43も同様に、フリー層21からフリー層31にかけて連続形成されている。さらに、ピンド層43の裏面に形成されたピニング層42も同様に、フリー層21からフリー層31にかけて連続形成されている。つまり、絶縁層44、ピンド層43およびピニング層42は、第1の積層体20から第2の積層体30にかけて連続形成されている。
上記のように、ピンド層43およびピニング層42が第1の積層体20から第2の積層体30にかけて連続形成されているため、第1および第2の積層体20,30は、ピンド層43およびピニング層42によって電気的に直列接続されている。つまり、セグメントSG1は、電気的に直列接続された第1および第2の積層体20,30の2つの積層体を備えており、1つのセグメントに1つの積層体のみを有するものと比較して、磁気抵抗値が2倍になっている。
セグメントSG2は、上記のセグメントSG1と同じ構成であり、セグメントSG1を構成する第2の積層体30の電極層32と、セグメントSG2を構成する第1の積層体20の電極層22とが、接続線L2によって電気的に直列接続されている。また、セグメントSG2を構成する第2の積層体30の電極層32には、セグメントSG1からセグメントSG2に流れる電流を出力するための接続線L3が接続されている。
ここで、図1(b)に示すように、接続線L1が電源Vccに接続され、接続線L3がグランドに接続され、セグメントSG1,SG2間に電圧が印加されたときの電流の経路について説明する。電源Vccから供給される電流は、接続線L1を介してセグメントSG1の電極層22から取込まれ、フリー層21から絶縁層44のエネルギー障壁を透過してピンド層43およびピニング層42に流れ込む。このフリー層21から絶縁層44を透過してピンド層43およびピニング層42に流れ込む電流をトンネル電流I1とする。
トンネル電流I1は、ピンド層43およびピニング層42を通じて第2の積層体30の絶縁層44のエネルギー障壁を透過し、フリー層31に流れ込む。このピンド層43およびピニング層42から絶縁層44を透過してフリー層31に流れ込む電流をトンネル電流I2とする。トンネル電流I2は、第2の積層体30の電極層32から接続線L2を通じてセグメントSG2に流れ込む。以降、セグメントSG2に流れ込んだ電流は、セグメントSG1と同じ経路で流れ、接続線L3から流れ出す。セグメントSG2のフリー層21から絶縁層44を透過してピンド層43およびピニング層42に流れ込む電流をトンネル電流I3とし、ピンド層43およびピニング層42から絶縁層44を透過してフリー層31に流れ込む電流をトンネル電流I4とする。トンネル電流I1〜I4は、図中において矢印F1(破線)で示す電流経路にて流れる。
次に、TMR素子50が置かれた場において磁界が左向き(←)に印加されている場合と、磁界が右向き(→)に印加されている場合とにおいてセグメントSG1からセグメントSG2へ流れる電流の変化について説明する。
今、TMR素子50が置かれている場において、図中左向きの矢印H(←)で示す磁界が印加されており、第1および第2の積層体20,30を構成する各フリー層21,31の磁化方向は、ピンド層43の磁化方向(G)と平行かつ逆向きになっているとする。
この状態では、第1および第2の積層体20,30の磁気抵抗は高抵抗値を示すため、トンネル電流I1〜I4の電流値は小さく、セグメントSG2の接続線L3から出力される電流値は小さい。
一方、TMR素子50が置かれている場において、図中右向きの矢印H(→)で示すように、各ピンド層43の磁化方向(G)と平行かつ同一方向の外部磁界が印加されたとする。すると、セグメントSG1,SG2を構成する各フリー層21,31の磁化方向が、図中矢印Fで示すように、各ピンド層43の磁化方向(G)と平行かつ同一方向になる。
これにより、第1および第2の積層体20,30の磁気抵抗値が小さくなり、トンネル電流I1〜I4の電流値が大きくなり、セグメントSG2の出力電流値が大きくなる。
TMR素子50は、磁気抵抗効果を発生する積層体を1つのセグメントに2つ備え、各積層体が電気的に直列接続されているため、1つのセグメントに1つの積層体のみを備える従来のTMR素子と比較して、積層体1つ当りのバイアス電圧を1/2にすることができる。
したがって、1つの積層体のTMR比を高くすることができるため、1つのセグメントのTMR比を高くすることができる。つまり、TMR素子のバイアス電圧依存性を低くすることができる。
この実施形態では、基板40はシリコン基板である。ピニング層42は、Pt−Mn(白金−マンガン合金)、Ir−Mn(イリジウム−マンガン合金)、Fe−Mn(鉄−マンガン合金)、Pt−Cr−Mn(白金−クロム−マンガン合金)、Ni−Mn(ニッケル−マンガン合金)、NiO(ニッケル酸化物)、Fe(酸化鉄)などの反強磁性材料により形成することができる。また、ピンド層43およびフリー層21,31は、それぞれNi−Fe(ニッケル−鉄合金)、CoFe(コバルト−鉄合金)、CoFeB(コバルト−鉄−ボロン合金)などの強磁性材料により形成することができる。
また、絶縁層44は、MgO(酸化マグネシウム)、SiO(酸化シリコン)、Al(酸化アルミニウム)、AlN(窒化アルミニウム)、BiO(酸化ビスマス)、MgF(フッ化マグネシウム)、CaF(フッ化カルシウム)、SrTiO(チタン酸ストロンチウム)、LaAlO(ランタンアルミネート)、Al−N−O(酸化窒化アルミニウム)、HfO(酸化ハフニウム)などの絶縁材料により形成することができる。
[第1実施形態の効果]
(1)上述した第1実施形態のTMR素子50を用いれば、セグメントのピニング層42上には、電気的に直列接続された第1および第2の積層体20,30が配置されているため、積層体1つで1つのセグメントを構成している従来のTMR素子と比較して、セグメント1つ当りの磁気抵抗値を高くすることができる。
したがって、積層体1つで1つのセグメントを構成している従来のTMR素子と比較して、積層体1つ当りのバイアス電圧を低くすることができるため、積層体1つ当りのTMR比を大きくすることができる。
(2)しかも、積層体1つ当りのバイアス電圧を低くすることができるため、積層体1つ当りの絶縁耐圧を高めることもできる。
(3)また、第1の積層体20から第2の積層体30にかけてピンド層43およびピニング層42が連続形成されており、第1および第2の積層体20,30のピンド層43間およびピニング層42間が電気的に接続されているため、第1の積層体20に入力した電流をピンド層43およびピニング層42を通じて第2の積層体30へ流し、その第2の積層体30から出力させることができる。
(4)さらに、第1の積層体20のフリー層21に入力された電流をピンド層43およびピニング層42を介して第2の積層体30のフリー層31から出力し得る。
したがって、複数のセグメントを電気的に接続する場合は、各セグメントの最上部のフリー層同士を電気的に接続すれば、各セグメントを電気的に接続することができるため、積層体の下部に下部電極を形成する必要がないので、TMR素子50の製造効率を高めることができる。
(5)さらに、各セグメントの積層体を形成した後の工程において各セグメントを電気的に接続することができるため、各セグメントの積層体を形成した後にセグメントの接続構成を変更することができる。
(6)さらに、第1の積層体20から第2の積層体30にかけて絶縁層44が連続形成されているため、第1および第2の積層体20,30において絶縁層44を個別に形成する必要がないので、TMR素子50の製造効率を高めることができる。
(7)さらに、各フリー層21,31の横断面形状が略円形であるため、各フリー層21,31における磁区の移動を妨げる因子を抑制することができるので、バルクハウゼンノイズおよびヒステリシスを低減することができる。
したがって、TMR素子50の出力および感度の低下を小さくすることができる。
[応用例1]
次に、前述した第1実施形態の応用例1について図を参照して説明する。図2は、本応用例1のTMR素子を用いて構成されたハーフブリッジ回路の説明図であり、図3は、図2に示すハーフブリッジ回路において用いたTMR素子を模式的に示す説明図である。
図2に示すハーフブリッジ回路62は、TMR素子50を2つ直列接続して構成されており、その中点45から中点電圧Voutを取出し可能に構成されている。図3に示すように、TMR素子50は、セグメントSG1〜SG15の計15個のセグメントを電気的に直列接続して構成されている。各セグメントは、前述した第1実施形態において説明したセグメントと同じものであり、相互に隣接する一方のセグメントの電極層32と他方のセグメントの電極層22とが電気的に直列接続されている。つまり、各セグメント間を電気的に接続するための専用の電極層を形成する必要がないので、TMR素子50の製造効率を高めることができる。
各セグメントは、第1および第2の積層体20,30をそれぞれ備えるため、TMR素子50は、計30個の積層体を電気的に直列接続して構成されている。それら計30個の積層体を磁気抵抗R1〜R30で表すと、図2に示すように、ハーフブリッジ回路62は、磁気抵抗R1〜R30を電気的に直列接続して構成された回路を2つ電気的に直列接続して構成されている。ここで、TMR素子50の両端にバイアス電圧Vaを印加したとすると、磁気抵抗1つ当りのバイアス電圧Vbは、Va/30になる。
つまり、2つの磁気抵抗を直列接続して構成されるハーフブリッジ回路と比較して、磁気抵抗1つ当りのバイアス電圧Vbを1/30に低くすることができるため、磁気抵抗1つ当りのTMR比を高くすることができる。
したがって、たとえば、上記のハーフブリッジ回路62をセンサに用いた場合、感度の高いセンサを実現することができる。
[応用例2]
次に、前述した第1実施形態の応用例2について図を参照して説明する。図4は、本応用例2のTMR素子を用いたセンサの回路図である。
図4に示すセンサ60は、フルブリッジ回路61と、差動増幅回路65とを備える。フルブリッジ回路61は、前述した応用例1のハーフブリッジ回路62の両端同士を電気的に接続して構成されている。フルブリッジ回路61は、2つの中点63,64を有し、各中点は、差動増幅回路65の入力と接続されている。
センサ60が置かれている場の磁界が変化すると、その変化は、中点63,64の中点電圧V1,V2の差分となって現れる。そして、その差分は、差動増幅回路65において増幅され、その増幅された電圧が出力電圧Voutとして出力される。この出力電圧Voutを図示しないマイクロコンピュータに取り込むことにより、磁界の強度、電流値、圧力、加速度などの演算が可能になる。
上述したように、フルブリッジ回路61の一辺は、計30個の磁気抵抗R1〜R30を直列接続して構成されているため、一辺が1つの磁気抵抗のみで構成されているフルブリッジ回路と比較して、磁気抵抗1つ当りのバイアス電圧を1/30にすることができるため、磁気抵抗1つ当りのTMR比を高くすることができる。
したがって、上記のセンサ60を用いれば、感度の高いセンサを実現することができる。
[応用例3]
次に、前述した第1実施形態の応用例3について図を参照して説明する。図5は、本応用例3のTMR素子を模式的に示す説明図である。
本応用例3のTMR素子は、各セグメント間を選択的に電気的接続可能に構成されていることを特徴とする。図3に示した例と比較すると、図5に示す例では、セグメントSG4,SG7が接続線L5によって電気的に直列接続され、セグメントSG5,SG6が磁気抵抗として機能しないように構成されている点が異なっている。
このように配線することにより、TMR素子50において磁気抵抗として機能するセグメントの数を減らすことができ、積層体1つ当りのバイアス電圧を調節することができる。また、セグメント間の配線がセンサ毎に異なる場合であっても、セグメントを構成する積層体の最上部に形成された電極層32,22同士の接続関係を変更することにより、対応することができる。
したがって、各セグメントの各積層体を形成する工程までは同じ工程で良く、フリー層同士の配線を変えるだけで対応することができるため、センサの製造効率を高めることができる。
[応用例4]
次に、前述した第1実施形態の応用例4について図を参照して説明する。図6は、本応用例4のTMR素子を模式的に示す説明図である。
本応用例4のTMR素子50は、セグメントSG1の第1および第2の積層体20,30間にダミーの積層体Dmを備える。ダミーの積層体Dmには、電流を入力するための接続線が接続されていないため、トンネル電流が流れず、磁気抵抗として作用しない無効なものになっている。そのような無効な積層体Dmが第1および第2の積層体20,30間に配置されている場合でも前述した第1実施形態と同じ効果を奏することができる。
たとえば、本応用例4は、絶縁層44上に1つの積層体を形成し、それを3つ以上の積層体に分割することにより、積層体1つ当りの磁気抵抗を調節するような製造方法に適用することができる。この場合、接続線L1またはL2を接続する積層体は、任意に選択することができる。たとえば、図6に示す例の場合、第2の積層体30に代えてダミーの積層体Dmの電極層22に接続線L2を接続し、第2の積層体30を無効にすることもできる。
[応用例5]
図7に示すように、第1および第2の積層体20,30間に絶縁層44を形成しないようにすることもできる。
[変更例]
図13は、第1実施形態の変更例のTMR素子の横断面説明図であり、図1(b)に対応するものである。本変更例のTMR素子50は、第1および第2の積層体20,30におけるピンド層43がそれぞれ独立して構成されており、第1および第2の積層体20,30がピニング層42を介して電気的に直列接続されていることを特徴とする。このため、接続線L1を介して第1の積層体20のフリー層21に入力された電流は、第1の積層体20の絶縁層44、第1の積層体20のピンド層43、ピニング層42、第2の積層体30のピンド層43、第2の積層体30の絶縁層44の経路で流れ、第2の積層体30のフリー層31から接続線L2を介して出力される。
上記のように、変更例のTMR素子50の各セグメントには、電気的に直列接続された第1および第2の積層体20,30が配置されているため、前述した第1実施形態と同じ効果を奏することができる。
〈第2実施形態〉
次に、本発明の第2実施形態について図を参照して説明する。図8は、本第2実施形態のTMR素子の横断面説明図であり、図1(b)に対応するものである。なお、第1実施形態と共通の構成については同じ符号を付し、説明を省略する。
本第2実施形態のTMR素子は、第1および第2の積層体20,30のフリー層間を電気的に接続したことを特徴とする。フリー層21は、第1の積層体20から第2の積層体30にかけて連続形成されており、フリー層21の表面には、電極層は形成されていない。フリー層21の横断面形状は、長円形状である。このように、第1および第2の積層体20,30は、フリー層21によって電気的に直列接続されている。ピニング層42、ピンド層43および絶縁層44は、第1および第2の積層体20,30に対して個別に形成されている。
各ピンド層43およびピニング層42は、フリー層21の端部から横方向へ突出した状態に形成されている。第1の積層体20を構成するピンド層43の表面には電極層22が形成されており、第2の積層体30を構成するピンド層43の表面には電極層32が形成されている。セグメントSG1の電極層22には接続線L1が接続されており、電極層32には接続線L2が接続されている。接続線L2は、セグメントSG2の電極層22に接続されており、セグメントSG1,SG2が電気的に直列接続されている。
ここで、接続線L1が電源Vccに接続され、接続線L3がグランドに接続され、セグメントSG1,SG2間に電圧が印加されたときの電流の経路について説明する。電源Vccから供給される電流は、接続線L1を介してセグメントSG1の電極層22から取込まれ、ピンド層43およびピニング層42から絶縁層44のエネルギー障壁を透過してフリー層21に流れ込む。このピンド層43およびピニング層42から絶縁層44を透過してフリー層21に流れ込む電流をトンネル電流I1とする。
トンネル電流I1は、フリー層21を通じて第2の積層体30の絶縁層44のエネルギー障壁を透過してピンド層43およびピニング層42に流れ込む。このフリー層21から絶縁層44を透過してピンド層43およびピニング層42に流れ込む電流をトンネル電流I2とする。トンネル電流I2は、第2の積層体30の電極層32から接続線L2を通じてセグメントSG2に流れ込む。以降、セグメントSG2に流れ込んだ電流は、セグメントSG1と同じ経路で流れ、接続線L3から出力される。
[第2実施形態の効果]
(1)上述した第2実施形態のTMR素子50を用いれば、セグメント1つに付き、電気的に直列接続された第1および第2の積層体20,30が配置されているため、積層体1つで1つのセグメントを構成している従来のTMR素子と比較して、セグメント1つ当りの抵抗値を高くすることができる。
したがって、積層体1つで1つのセグメントを構成している従来のTMR素子と比較して、積層体1つ当りのバイアス電圧を低くすることができるため、積層体1つ当りのTMR比を大きくすることができる。
(2)しかも、積層体1つ当りのバイアス電圧を低くすることができるため、積層体1つ当りの絶縁耐圧を高めることもできる。
(3)また、第1の積層体20から第2の積層体30にかけてフリー層21が連続形成されており、第1および第2の積層体20,30のフリー層間が電気的に接続されているため、第1の積層体20に入力した電流をフリー層21を通じて第2の積層体30へ流し、その第2の積層体30から出力させることができる。
(4)さらに、第1の積層体20のピンド層43に入力された電流をフリー層21を通じて第2の積層体30のピンド層43から出力し得る。
したがって、複数のセグメントを電気的に接続する場合は、各セグメントのピンド層同士を電気的に接続すれば、各セグメントを電気的に接続することができるため、各積層体毎に上部電極および下部電極を形成する必要がないので、TMR素子50の製造効率を高めることができる。
(5)さらに、各セグメントの積層体を形成した後の工程において各セグメントを電気的に接続することができるため、各セグメントの積層体を形成した後にセグメントの接続構成を変更することができる。
〈第3実施形態〉
次に、本発明の第3実施形態について図を参照して説明する。図9は、本第3実施形態のTMR素子の横断面説明図であり、図1(b)に対応するものである。なお、第1実施形態と共通の構成については同じ符号を付し、説明を省略する。
本第3実施形態のTMR素子50は、絶縁層の上にフリー層を積層した構造体を各積層体のフリー層の上にそれぞれ積層したことを特徴とする。各セグメントは、ピニング層の表面に、ピンド層43、絶縁層44、フリー層21b、絶縁層44、フリー層21aおよび電極層22を順に積層した積層体23と、ピンド層43、絶縁層44、フリー層31b、絶縁層44、フリー層31aおよび電極層32を順に積層した積層体33とを有する。
つまり、各積層体23,33は、強磁性体材料により形成された3つの層間に絶縁層を介在させた、二重トンネル障壁構造を有する。この構造を用いることにより、積層体1つ当りのTMR比をさらに高くすることができる。特に、上から2番目のフリー層21b,31bの層厚を原子が数個程度の非常に薄い層厚(たとえば、1.2nm)とすることにより、TMR比をより一層高くすることができる。
〈他の実施形態〉
図10に示すように、第1または第2の実施形態のTMR素子50を構成する各積層体として、横断面形状が正方形のフリー層を有する積層体を用いることもできる。また、フリー層の横断面形状は、長方形または楕円または長円などの形状でも良い。
また、前述した第1実施形態のTMR素子50において、第1および第2の積層体20,30を構成する各ピンド層43間をピンド層43を形成する材料とは異なる材料によって電気的に接続しても良い。また、各ピニング層42間をピニング層42を形成する材料とは異なる材料によって電気的に接続しても良い。また、前述した第1実施形態の変更例のTMR素子50において、第1および第2の積層体20,30を構成する各ピニング層42間をピニング層42を形成する材料とは異なる材料によって電気的に接続しても良い。さらに、前述した第2実施形態のTMR素子50において、第1および第2の積層体20,30を構成する各フリー層間をフリー層を形成する材料とは異なる材料によって電気的に接続しても良い。
尚、本発明のTMR素子は、前述したセンサの他、磁気メモリ装置、磁気ヘッドおよびこの磁気ヘッドを搭載したハードディスクドライブ、集積回路チップ、さらにはパソコン、携帯端末、携帯電話を始めとする各種電子機器、電子機器等に適用することができる。
20・・第1の積層体、21・・フリー層、22・・電極層、30・・第2の積層体、
31・・フリー層、32・・電極層、40・・基板、41・・絶縁膜、
42・・ピニング層、43・・ピンド層、44・・絶縁層、45・・中点、
50・・TMR素子、60・・センサ、61・・フルブリッジ回路、
62・・ハーフブリッジ回路、63,64・・中点、F・・フリー層の磁化方向、
G・・ピンド層の磁化方向、H・・外部磁界、I1〜I4・・トンネル電流、
SG1,SG2・・セグメント。

Claims (19)

  1. 反強磁性材料により形成されたピニング層と、強磁性材料により形成されたピンド層と、トンネル現象により電子が透過可能なエネルギー障壁を有する絶縁層と、強磁性材料により形成されたフリー層とを少なくとも有する各層を順次積層して成る磁気抵抗効果多層膜を有し、前記磁気抵抗効果多層膜の置かれた場の磁界が変化すると、前記絶縁層を介して前記フリー層およびピンド層間に流れるトンネル電流の大きさが変化し得る磁気抵抗効果素子において、
    少なくとも前記ピニング層、ピンド層、絶縁層およびフリー層を積層して成る第1および第2の積層体が配列されており、かつ、前記第1および第2の積層体の前記ピニング層間または前記ピンド層間または前記フリー層間が電気的に直列接続されたセグメントを備えることを特徴とする磁気抵抗効果素子。
  2. 前記第1および第2の積層体の前記ピンド層間が電気的に接続されていることを特徴とする請求項1に記載の磁気抵抗効果素子。
  3. 前記第1の積層体から前記第2の積層体にかけて前記ピンド層が連続形成されていることを特徴とする請求項2に記載の磁気抵抗効果素子。
  4. 前記第1の積層体から前記第2の積層体にかけて前記絶縁層が連続形成されていることを特徴とする請求項2または請求項3に記載の磁気抵抗効果素子。
  5. 前記第1の積層体のフリー層に入力された電流が、前記第1の積層体の絶縁層、前記第1の積層体のピンド層、前記第2の積層体のピンド層、前記第2の積層体の絶縁層の順に流れ、前記第2の積層体のフリー層から出力し得るように構成されていることを特徴とする請求項2ないし請求項4のいずれか1つに記載の磁気抵抗効果素子。
  6. 前記第1および第2の積層体の前記ピニング層間が電気的に接続されていることを特徴とする請求項1ないし請求項5のいずれか1つに記載の磁気抵抗効果素子。
  7. 前記第1の積層体から前記第2の積層体にかけて前記ピニング層が連続形成されていることを特徴とする請求項6に記載の磁気抵抗効果素子。
  8. 前記第1の積層体のフリー層に入力された電流が、前記第1の積層体の絶縁層、前記第1の積層体のピンド層、前記ピニング層、前記第2の積層体のピンド層、前記第2の積層体の絶縁層の順に流れ、前記第2の積層体のフリー層から出力し得るように構成されていることを特徴とする請求項6または請求項7に記載の磁気抵抗効果素子。
  9. 前記第1および第2の積層体の前記フリー層間が電気的に接続されていることを特徴とする請求項1に記載の磁気抵抗効果素子。
  10. 前記第1の積層体から前記第2の積層体にかけて前記フリー層が連続形成されていることを特徴とする請求項9に記載の磁気抵抗効果素子。
  11. 前記第1の積層体のピンド層に入力された電流が、前記第1の積層体の絶縁層、前記第1の積層体のフリー層、第2の積層体のフリー層、前記第2の積層体の絶縁層の順に流れ、前記第2の積層体のピンド層から出力し得るように構成されていることを特徴とする請求項9または請求項10に記載の磁気抵抗効果素子。
  12. 複数の前記セグメントが電気的に直列接続されていることを特徴とする請求項1ないし請求項11のいずれか1つに記載の磁気抵抗効果素子。
  13. 第1のセグメントを構成する前記第2の積層体と、第2のセグメントを構成する前記第1の積層体とを電気的に接続する接続方式により複数のセグメントが電気的に直列接続されていることを特徴とする請求項12に記載の磁気抵抗効果素子。
  14. 前記複数のセグメントが電気的に直列接続されて成る直列回路を2つ接続して成るハーフブリッジ回路を有し、そのハーフブリッジ回路の中点電圧を取出し可能に構成されていることを特徴とする請求項12または請求項13に記載の磁気抵抗効果素子。
  15. 2つの前記ハーフブリッジ回路からなるフルブリッジ回路を有し、そのフルブリッジ回路の2つの中点電圧を取出し可能に構成されていることを特徴とする請求項14に記載の磁気抵抗効果素子。
  16. 各セグメント間を選択的に電気的接続可能に構成されていることを特徴とする請求項12ないし請求項15のいずれか1つに記載の磁気抵抗効果素子。
  17. 絶縁層の上にフリー層を積層した構造体を各積層体のフリー層の上にそれぞれ少なくとも1つ以上積層していることを特徴とする請求項1ないし請求項16のいずれか1つに記載の磁気抵抗効果素子。
  18. 前記各フリー層の横断面形状が略円形であることを特徴とする請求項1ないし請求項17のいずれか1つに記載の磁気抵抗効果素子。
  19. 請求項1ないし請求項18のいずれか1つに記載の磁気抵抗効果素子を備えており、その磁気抵抗効果素子の置かれた場の磁界の変化に対応する信号を出力可能なことを特徴とするセンサ。
JP2009257125A 2009-11-10 2009-11-10 磁気抵抗効果素子およびそれを用いたセンサ Pending JP2011103336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009257125A JP2011103336A (ja) 2009-11-10 2009-11-10 磁気抵抗効果素子およびそれを用いたセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009257125A JP2011103336A (ja) 2009-11-10 2009-11-10 磁気抵抗効果素子およびそれを用いたセンサ

Publications (1)

Publication Number Publication Date
JP2011103336A true JP2011103336A (ja) 2011-05-26

Family

ID=44193564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257125A Pending JP2011103336A (ja) 2009-11-10 2009-11-10 磁気抵抗効果素子およびそれを用いたセンサ

Country Status (1)

Country Link
JP (1) JP2011103336A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012136132A1 (zh) * 2011-04-06 2012-10-11 江苏多维科技有限公司 单一芯片桥式磁场传感器及其制备方法
WO2012136134A1 (zh) * 2011-04-06 2012-10-11 江苏多维科技有限公司 单一芯片推挽桥式磁场传感器
CN103901365A (zh) * 2013-12-20 2014-07-02 叶友忠 改型惠斯通半桥电路及传感器
JP2016021518A (ja) * 2014-07-15 2016-02-04 株式会社リコー 磁気抵抗素子、磁気センサ及び電流センサ
WO2017115839A1 (ja) * 2015-12-28 2017-07-06 コニカミノルタ株式会社 磁気センサー、センサーユニット、磁気検出装置、及び磁気計測装置
JP2017133912A (ja) * 2016-01-27 2017-08-03 アルプス電気株式会社 磁気センサ
JP2017220671A (ja) * 2017-07-04 2017-12-14 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2018061043A (ja) * 2017-11-08 2018-04-12 株式会社東芝 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2019163989A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 磁気検出装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139858A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体記憶装置
JPH1197762A (ja) * 1997-09-17 1999-04-09 Sumitomo Metal Ind Ltd 磁気抵抗効果素子
JP2001102659A (ja) * 1999-01-04 2001-04-13 Yamaha Corp 磁気抵抗素子
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
JP2002357489A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
JP2004117367A (ja) * 2003-10-10 2004-04-15 Yamaha Corp 磁気センサ及び同磁気センサの製造方法
JP2004214346A (ja) * 2002-12-27 2004-07-29 Tdk Corp 磁気抵抗効果素子及びこれを用いたメモリ装置
WO2009031539A1 (ja) * 2007-09-03 2009-03-12 Alps Electric Co., Ltd. 磁気検出装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139858A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 半導体記憶装置
JPH1197762A (ja) * 1997-09-17 1999-04-09 Sumitomo Metal Ind Ltd 磁気抵抗効果素子
JP2001102659A (ja) * 1999-01-04 2001-04-13 Yamaha Corp 磁気抵抗素子
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
JP2002357489A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
JP2004214346A (ja) * 2002-12-27 2004-07-29 Tdk Corp 磁気抵抗効果素子及びこれを用いたメモリ装置
JP2004117367A (ja) * 2003-10-10 2004-04-15 Yamaha Corp 磁気センサ及び同磁気センサの製造方法
WO2009031539A1 (ja) * 2007-09-03 2009-03-12 Alps Electric Co., Ltd. 磁気検出装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012136134A1 (zh) * 2011-04-06 2012-10-11 江苏多维科技有限公司 单一芯片推挽桥式磁场传感器
US9664754B2 (en) 2011-04-06 2017-05-30 MultiDimension Technology Co., Ltd. Single chip push-pull bridge-type magnetic field sensor
US9722175B2 (en) 2011-04-06 2017-08-01 MultiDimension Technology Co., Ltd. Single-chip bridge-type magnetic field sensor and preparation method thereof
WO2012136132A1 (zh) * 2011-04-06 2012-10-11 江苏多维科技有限公司 单一芯片桥式磁场传感器及其制备方法
CN103901365A (zh) * 2013-12-20 2014-07-02 叶友忠 改型惠斯通半桥电路及传感器
CN103901365B (zh) * 2013-12-20 2017-04-12 叶友忠 改型惠斯通半桥电路及传感器
JP2016021518A (ja) * 2014-07-15 2016-02-04 株式会社リコー 磁気抵抗素子、磁気センサ及び電流センサ
JPWO2017115839A1 (ja) * 2015-12-28 2018-11-29 コニカミノルタ株式会社 磁気センサー、センサーユニット、磁気検出装置、及び磁気計測装置
WO2017115839A1 (ja) * 2015-12-28 2017-07-06 コニカミノルタ株式会社 磁気センサー、センサーユニット、磁気検出装置、及び磁気計測装置
US10830840B2 (en) 2015-12-28 2020-11-10 Konica Minolta, Inc. Magnetic sensor, sensor unit, magnetic detection device, and magnetic measurement device
JP2017133912A (ja) * 2016-01-27 2017-08-03 アルプス電気株式会社 磁気センサ
JP2017220671A (ja) * 2017-07-04 2017-12-14 株式会社東芝 歪検知素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2018061043A (ja) * 2017-11-08 2018-04-12 株式会社東芝 歪検出素子、圧力センサ、マイクロフォン、血圧センサ及びタッチパネル
JP2019163989A (ja) * 2018-03-19 2019-09-26 Tdk株式会社 磁気検出装置
CN110286339A (zh) * 2018-03-19 2019-09-27 Tdk株式会社 磁检测装置
CN110286339B (zh) * 2018-03-19 2021-09-21 Tdk株式会社 磁检测装置

Similar Documents

Publication Publication Date Title
JP2011103336A (ja) 磁気抵抗効果素子およびそれを用いたセンサ
JP5297075B2 (ja) 磁気センサおよびその製造方法、並びに電流検出方法および電流検出装置
JP4930627B2 (ja) 磁気センサ
JP2020115404A (ja) 磁気抵抗センサ
JP2011064653A (ja) 磁気センサおよびその製造方法
JP6702034B2 (ja) 磁気センサ
WO2018079404A1 (ja) 磁気センサおよびその製造方法
US20230251331A1 (en) Sensor unit
JP5434494B2 (ja) 磁気センサ
US20230251334A1 (en) Magnetism detection device
JP2008076092A (ja) 磁気エンコーダ装置
JP5447616B2 (ja) 磁気センサの製造方法
JP6484940B2 (ja) 磁気抵抗素子、磁気センサ及び電流センサ
JP2011027633A (ja) 磁気センサおよびその製造方法
JP5195845B2 (ja) 磁気センサ及び磁場強度測定方法
JP2018046061A (ja) 磁気抵抗素子、磁気検出装置、及び磁気抵抗素子の製造方法
WO2011111457A1 (ja) 磁気センサ及びそれを備えた磁気平衡式電流センサ
JP2018096895A (ja) 磁場検出装置
JP6116694B2 (ja) 磁気抵抗効果素子を備えた磁界検出器、および電流検出器
JP6007479B2 (ja) 電流センサ
JP6369527B2 (ja) センサユニット
JP5184380B2 (ja) 磁気検出装置
TWI449065B (zh) 堆疊式自旋閥磁阻感測器及其製造方法
WO2010032823A1 (ja) 磁気結合型アイソレータ
JP6563564B2 (ja) センサユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130827