CN112286274A - 一种数字低压差稳压器及电子设备 - Google Patents

Abstract

本申请涉及一种数字低压差稳压器及电子设备，属于电子技术领域。数字低压差稳压器包括：多个电压调节单元，针对每一个电压调节单元，该电压调节单元包括：晶体管阵列和压降检测电路，压降检测电路与所述晶体管阵列的输出端连接，所述压降检测电路，用于根据所述晶体管阵列的输出端的电压，输出选择信号，所述选择信号用于选择是以环路控制信号还是以注入补偿控制信号来控制所述晶体管阵列中的晶体管。通过在每个电压调节单元中设置一个压降检测电路，让压降检测电路置身于检测环境之中，使其能够及时地、精准地根据该电压调节单元中的晶体管阵列的输出端的电压，输出选择信号，以此来控制该晶体管阵列迅速的注入电流。

Description

一种数字低压差稳压器及电子设备

技术领域

本申请属于电子技术领域，具体涉及一种数字低压差稳压器及电子设备。

背景技术

数字低压差稳压器(digital low dropout regulator，DLDO)是一种数字型直流(DC)线性稳压器，可以为不同的负载(loading)提供可配置的电流和可配置的电压。当DLDO的负载由轻载向重载切换时，DLDO的环路无法及时响应，此时DLDO的输出电压会快速跌落，当DLDO的检测电路监测到输出电压低于设定门限值时，会开启电流注入(chargeinjection)补偿功能，额外补偿电流，把输出电压抬高，保证负载的正常工作。

电流注入补偿功能通常会复用DLDO的大功率晶体管(也即电流注入补偿功能与正常环路控制共用同一个大功率晶体管，由选择信号来选择具体的控制模式)，而DLDO的大功率晶体管一般是由多个相同的功率晶体管阵列(clone array)构成的。每个晶体管阵列受注入补偿控制信号(Chargeinj[N:1]，N为注入补偿控制信号中的二进制代码的位数，为正整数)控制，Chargeinj[N:1]对应了注入补偿电流的大小，用于控制晶体管阵列中晶体管的导通个数。检测电路输出的选择信号会逐级传递到各个功率管阵列，随着选择信号在各个晶体管阵列之间传递，Chargeinj[N:1]也会逐级传递到各个功率管阵列，以便逐个注入等量补偿电流给负载。

发明内容

鉴于此，本申请的目的在于提供一种数字低压差稳压器及电子设备，以改善现有数字低压差稳压器在其输出电压快速下降时，不能及时、精确地注入补偿电流的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种数字低压差稳压器，包括：多个电压调节单元，针对每一个电压调节单元，该电压调节单元包括：晶体管阵列、压降检测电路；压降检测电路与所述晶体管阵列的输出端连接，所述压降检测电路，用于根据所述晶体管阵列的输出端的电压，输出选择信号，所述选择信号用于选择是以环路控制信号还是以注入补偿控制信号来控制所述晶体管阵列中的晶体管。本申请实施例中，通过在每个电压调节单元中设置一个压降检测电路，让压降检测电路置身于检测环境之中，使其能够及时地、精准地根据该电压调节单元中的晶体管阵列的输出端的电压，输出选择信号，以此来控制该晶体管阵列迅速的注入电流。此外，由于各个电压调节单元中均设置有用于输出选择信号的压降检测电路，使得选择信号不再是逐级传递到各个功率管阵列，各个电压调节单元之间能单独响应，避免了逐级传递带来的延迟，从而使补偿电流均匀分布。

结合第一方面实施例的一种可能的实施方式，所述压降检测电路包括：比较器和电压源；所述比较器的第一输入端与所述晶体管阵列的输出端连接，所述比较器的第二输入端与所述电压源连接，所述比较器的输出端，用于输出所述选择信号。本申请实施例中，通过采用比较器这类硬件的方式，对晶体管阵列的输出端和电源端进行比较，进而输出用于选择环路控制信号还是注入补偿控制信号的选择信号，可以快速准确的实现所需功能。

结合第一方面实施例的一种可能的实施方式，所述电压源包括：数模转换器；所述数模转换器的输入端连接有数字电压信号，所述数模转换器的输出端与所述比较器的第二输入端连接；所述数模转换器用于将输入的所述数字电压信号转换成模拟电压信号。本申请实施例中，采用数模转换器来实现输出电压的可调，使其可以适用于不同的场景需要，同时采用数字电压信号来控制，简化了电路的控制逻辑及复杂度。

结合第一方面实施例的一种可能的实施方式，所述压降检测电路还包括：低通滤波器，所述数模转换器的输出端通过所述低通滤波器与所述比较器的第二输入端连接，所述低通滤波器，用于将所述模拟电压信号中频率高于阈值的部分过滤掉。本申请实施例中，用低通滤波器将模拟电压信号中频率高于阈值(低通滤波器的门限阈值)的部分过滤掉，以使数模转换器输出的模拟电压信号波动小，输出更稳定。

结合第一方面实施例的一种可能的实施方式，所述压降检测电路还包括：锁存器；所述比较器的输出端与所述锁存器连接，所述锁存器，用于对所述比较器输出的选择信号进行锁存，使得在一段时间内，该选择信号保持不变。本申请实施例中，通过锁存器对比较器输出的选择信号进行锁存，使得在一段时间内，该选择信号保持不变，避免当晶体管阵列的输出端的电压在比较器的参考电压附近来回波动时，比较器输出的选择信号来回波动，进而影响注入电流的效率。

结合第一方面实施例的一种可能的实施方式，所述数字低压差稳压器还包括：可调电压源，所述压降检测电路包括：比较器；所述比较器的第一输入端与所述晶体管阵列的输出端连接，所述比较器的第二输入端与所述可调电压源连接，所述比较器的输出端，用于输出所述选择信号；其中，不同电压调节单元中的压降检测电路共用所述可调电压源。本申请实施例中，通过采用多个电压调节单元共用可调电压源的方式，来节约成本及减少电路面积。

结合第一方面实施例的一种可能的实施方式，所述可调电压源包括：数模转换器；所述数模转换器的输入端连接有数字电压信号，所述数模转换器的输出端与每一个电压调节单元中的压降检测电路中的比较器的第二输入端连接；所述数模转换器用于将输入的所述数字电压信号转换成模拟电压信号。

结合第一方面实施例的一种可能的实施方式，所述压降检测电路还包括：低通滤波器，所述比较器的第二输入端与所述低通滤波器连接；所述低通滤波器，用于将所述模拟电压信号中频率高于阈值的部分过滤掉后输入给所述比较器的第二输入端。

结合第一方面实施例的一种可能的实施方式，所述压降检测电路还包括：锁存器；所述比较器的输出端与所述锁存器连接，所述锁存器，用于对所述比较器输出的选择信号进行锁存，使得在一段时间内，该选择信号保持不变。

结合第一方面实施例的一种可能的实施方式，所述压降检测电路位于所述晶体管阵列的输出端侧。本申请实施例中，通过将压降检测电路设置于靠近晶体管阵列的输出端的一侧，使其能实时的反应晶体管阵列的输出端的电源变化。

第二方面，本申请实施例还提供了一种电子设备，包括：负载和如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的数字低压差稳压器，所述数字低压差稳压器的电压输出端与所述负载连接。

本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。

图1示出了现有数字低压差稳压器的结构示意图。

图2示出了本申请实施例提供的一种数字低压差稳压器的结构示意图。

图3示出了本申请实施例提供的一种压降检测电路的结构示意图。

图4示出了本申请实施例提供的又一种数字低压差稳压器的结构示意图。

图5示出了本申请实施例提供的一种电子设备的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。

如图1所示，检测电路输出的选择信号会逐级传递到各个功率管阵列，随着选择信号在各个晶体管阵列之间传递，注入补偿控制信号Charge inj[N:1]也会逐级传递到各个功率管阵列，以便逐个注入等量补偿电流给负载。由于负载的面积相对较大，传统的做法是将检测电路放在远离负载的一侧，负载的电源通过走线连接到检测电路的输入检测端。本申请的发明人在研究本申请的过程中发现，传统的做法存在以下问题：

1、检测电路并没有十分靠近负载，不能及时地反应负载电源的变化；

2、每个晶体管阵列输出的电压并不完全相同，但是所有的晶体管阵列共用一个检测电路，这就导致检测电路的输出不能精准的反应每个晶体管阵列的电源状态；

3、选择信号是通过一连串的缓冲器(BUF)在各个晶体管阵列之间逐级传递，会带来补偿时间的延迟。

需要说明的是，针对以上方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述问题的发现过程以及下文中本发明实施例针对上述问题所提出的解决方案，都应该是发明人在本发明过程中对本发明做出的贡献。

为了改善上述缺陷，本申请实施例提供了一种数字低压差稳压器，下面将结合图2对本申请实施例提供的数字低压差稳压器进行说明。该数字低压差稳压器包括：多个电压调节单元(Clone)，针对每一个电压调节单元，该电压调节单元包括：晶体管阵列和压降检测电路，压降检测电路与晶体管阵列的输出端连接，压降检测电路，用于根据晶体管阵列的输出端的电压，输出选择信号，选择信号用于选择是以环路控制信号还是以注入补偿控制信号来控制晶体管阵列中的晶体管。其中，可选地，该压降检测电路位于晶体管阵列的输出端侧，使其能实时的反应晶体管阵列的输出端的电源变化。

本申请实施例中，通过在每个电压调节单元中设置一个压降检测电路，让压降检测电路置身于检测环境之中，使其能够及时地、精准地根据该电压调节单元中的晶体管阵列的输出端的电压，输出选择信号，以此来控制该晶体管阵列迅速的注入电流。此外，由于各个电压调节单元中均设置有用于输出选择信号的压降检测电路，使得选择信号不再是逐级传递到各个功率管阵列，各个电压调节单元之间能单独响应，避免了缓冲器带来的延迟，从而使补偿电流均匀分布。

其中，该电压调节单元还可以包括选择器(MUX)，选择器的输入端连接有环路控制信号(Loopdatain[N:1])和注入补偿控制信号(Chargeinj[N:1])，选择器的控制端连接有选择信号，选择器的输出端与晶体管阵列连接。选择器用于根据选择信号选择是以环路控制信号还是以注入补偿控制信号来控制晶体管阵列中的晶体管，例如，若选择信号为低电平(逻辑0)，则选择器选择以注入补偿控制信号来控制晶体管阵列中的晶体管，若选择信号为高电平(逻辑1)，则选择器选择以环路控制信号来控制晶体管阵列中的晶体管，当然也可以反过来控制，也即若选择信号为高电平(逻辑1)，则选择器选择以注入补偿控制信号来控制晶体管阵列中的晶体管，若选择信号为低电平(逻辑0)，则选择器选择以环路控制信号来控制晶体管阵列中的晶体管。

其中，需要说明的是，上述的注入补偿控制信号可以是由寄存器输出的，可以根据需要对寄存器进行配置，使其在控制晶体管阵列中的晶体管时，晶体管的导通数量大于使用环路控制信号来控制晶体管阵列中的晶体管时的导通数量，进而能快速注入电流，以保证电流突增的需求。上述的环路控制信号是由DLDO的控制器输出的。也即，该数字低压差稳压器还包括：用于输出注入补偿控制信号的寄存器以及输出环路控制信号的控制器，该部分内容已经为本领域技术人员所熟知，此处不再介绍。

一种实施方式下，如图3所示，该压降检测电路包括：比较器和电压源(相当于一参考电压)。比较器的第一输入端与晶体管阵列的输出端连接，比较器的第二输入端与电压源连接，比较器的输出端与选择器的控制端连接。其中，比较器的第一输入端可以是同相输入端或反相输入端，当第一输入端为同相输入端，则第二输入端为反相输入端，当第一输入端为反相输入端，则第二输入端为同相输入端。例如，比较器的同相输入端与晶体管阵列的输出端连接，比较器的反相输入端与电压源连接，若同相输入端的电压大于反相输入端的电压，则比较器输出高电平；若同相输入端的电压小于反相输入端的电压，则比较器输出低电平。其中，需要说明的是，除了采用硬件的方式(比较器)进行比较外，还可以采用软件的方式进行比较，如将比较器替换为处理器等，利用处理器中的软件程序来进行比较。

其中，该电压源可以是固定电压源，此时电压源的值是固定的，此外，该电压源的电压值还可以是可调节的。为了便于调节比较器的参考电压，一种实施方式下，该电压源为可调电压源，包括：数模转换器(DAC)，此外，该可调电压源可以是能输出多种电压(如0.7V、3.3V、5V等)的可调电压源，可以受DLDO的控制器的控制，其输出在不同的电压之间进行切换。数模转换器的输入端连接有数字电压信号，数模转换器的输出端与比较器的第二输入端连接；数模转换器用于将输入的数字电压信号转换成模拟电压信号。当需要调节比较器的参考电压时，通过调整数模转换器的输入端的数字电压信号中的逻辑0和逻辑1的即可。例如，假设初始数字电压信号为100101，则当需要调节比较器的参考电压时，将初始数字电压信号为100111。其中，该数字电压信号可以由DLDO的控制器输出。其中，需要说明的是，此处的数字电压信号的二进制代码示例仅仅是为了说明，通过调整数模转换器的输入端的数字电压信号中的逻辑0和逻辑1的位置，便可比较器的参考电压的调节，而不应理解成是对数字电压信号的限制。

为了使数模转换器输出的模拟电压信号波动小，也即更稳定，可选地，压降检测电路还包括：低通滤波器(如RC低通滤波器)，也即此时压降检测电路包括：比较器+低通滤波器。数模转换器的输出端通过低通滤波器与比较器的第二输入端连接，低通滤波器，用于将模拟电压信号中频率高于阈值(低通滤波器的门限阈值)的部分过滤掉。

此外，当晶体管阵列的输出端的电压在比较器的参考电压附近来回波动时，为了避免比较器输出的选择信号来回波动，一种实施方式下，该压降检测电路还包括：锁存器，也即，此时压降检测电路包括锁存器+比较器和电压源。在该种实施方式下，压降检测电路还可以包括低通滤波器，此时，压降检测电路包括锁存器+低通滤波器+比较器和电压源，其中，电压源可以是固定电压源，也可以是可调电压源。比较器的输出端通过锁存器与选择器的控制端连接，锁存器，用于对比较器输出的选择信号进行锁存，使得在一段时间内，该选择信号保持不变。

其中，需要说明的是，图3仅示出了一种同时包括锁存器+比较器+低通滤波器和电压源，且电压源包括数模转换器+低通滤波器的压降检测电路，仅为本申请实施例提供的众多压降检测电路实施例中的一种，因此不能将图3示例的压降检测电路理解成是对本申请的限制。

一种实施方式下，由于压降检测电路也是一种数模混合电路，其控制线(用于输出数字电压信号)以及数模转换器如果在每个电压调节单元中均设置，其代价也是相当大的，因此可以采用多个电压调节单元共用该部部分的方式，来节约成本及减少电路面积。通过将设置于每个电压调节单元中的压降检测电路中的数模转换器及其控制线(相当于可调电压源)分离出来，使得不同电压调节单元中的压降检测电路可以共用该可调电压源，在该种实施方式下，数字低压差稳压器还包括：可调电压源，相应地，压降检测电路包括：比较器，可以不再包括电压源；比较器的第一输入端与晶体管阵列的输出端连接，比较器的第二输入端与可调电压源连接，比较器的输出端与选择器的控制端连接，其中，不同电压调节单元中的压降检测电路共用可调电压源。

其中，一种实施方式下，可调电压源为数字可调电压源，包括：数模转换器，又一种实施方式下，该可调电压源可以是能输出多种电压(如0.7V、3.3V、5V等)的可调电压源，可以受DLDO的控制器的控制，其输出在不同的电压之间进行切换。使数模转换器输出的模拟电压信号波动小，也即更稳定，可选地，压降检测电路还包括：低通滤波器此时压降检测电路包括比较器+低通滤波器。其中，数模转换器以及低通滤波器的连接方式与上述图3所示的实施例中的，数模转换器以及低通滤波器相同，此处不再介绍。

此外，当晶体管阵列的输出端的电压在比较器的参考电压附近来回波动时，为了避免比较器输出的选择信号来回波动，一种实施方式下，该压降检测电路还包括：锁存器，也即，此时压降检测电路包括：比较器+锁存器。锁存器的连接方式与上述图3所示的实施例中的锁存器相同，此处不再介绍。

其中，为了便于理解，结合图3所示的压降检测电路进行说明，在多个电压调节单元共用一个可调电压源的实施例中，仅将图3中虚线框所示的部分设置到每个电压调节单元中，这样无论在复杂度还是在电路面积上均能得到优化。在该种实施方式下，其数字低压差稳压器的原理图如图4所示。其中，需要说明的是，图4所示的实施例中，仅示出了压降检测电路同时包括比较器、低通滤波器以及锁存器的情况，仅为众多压降检测电路中的一种，一种实施方式下，压降检测电路可以不包括低通滤波器和/或锁存器，因此，不能将图4所示的示例理解成是对本申请压降检测电路的限制。

本申请实施例还提供了一种电子设备，如图5所示，该电子设备包括负载和如上述的数字低压差稳压器。其中、负载可以是处理器、存储器等需要由数字低压差稳压器供电的器件。

其中，存储器可以是，但不限于，随机存取存储器(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。

其中，处理器可以是一种集成电路芯片，具有信号的处理能力。上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

其中，上述的电子设备，包括但不限于计算机、平板电脑、智能手机、服务器等。

本申请实施例所提供的电子设备，其实现原理及产生的技术效果和前述数字低压差稳压器实施例相同，为简要描述，电子设备实施例部分未提及之处，可参考前述数字低压差稳压器实施例中相应内容。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (11)

1.一种数字低压差稳压器，其特征在于，包括：

多个电压调节单元，针对每一个电压调节单元，该电压调节单元包括：

晶体管阵列；

压降检测电路，与所述晶体管阵列的输出端连接，所述压降检测电路，用于根据所述晶体管阵列的输出端的电压，输出选择信号，所述选择信号用于选择是以环路控制信号还是以注入补偿控制信号来控制所述晶体管阵列中的晶体管。

2.根据权利要求1所述的数字低压差稳压器，其特征在于，所述压降检测电路包括：比较器和电压源；

所述比较器的第一输入端与所述晶体管阵列的输出端连接，所述比较器的第二输入端与所述电压源连接，所述比较器的输出端，用于输出所述选择信号。

3.根据权利要求2所述的数字低压差稳压器，其特征在于，所述电压源包括：数模转换器；

所述数模转换器的输入端连接有数字电压信号，所述数模转换器的输出端与所述比较器的第二输入端连接；所述数模转换器用于将输入的所述数字电压信号转换成模拟电压信号。

4.根据权利要求3所述的数字低压差稳压器，其特征在于，所述压降检测电路还包括：低通滤波器，所述数模转换器的输出端通过所述低通滤波器与所述比较器的第二输入端连接，

所述低通滤波器，用于将所述模拟电压信号中频率高于阈值的部分过滤掉。

5.根据权利要求2-4中任一项所述的数字低压差稳压器，其特征在于，所述压降检测电路还包括：锁存器；

所述比较器的输出端与所述锁存器连接，所述锁存器，用于对所述比较器输出的选择信号进行锁存，使得在一段时间内，该选择信号保持不变。

6.根据权利要求1所述的数字低压差稳压器，其特征在于，所述数字低压差稳压器还包括：可调电压源，所述压降检测电路包括：比较器；

所述比较器的第一输入端与所述晶体管阵列的输出端连接，所述比较器的第二输入端与所述可调电压源连接，所述比较器的输出端，用于输出所述选择信号；其中，不同电压调节单元中的压降检测电路共用所述可调电压源。

7.根据权利要求6所述的数字低压差稳压器，其特征在于，所述可调电压源包括：数模转换器；

所述数模转换器的输入端连接有数字电压信号，所述数模转换器的输出端与每一个电压调节单元中的压降检测电路中的比较器的第二输入端连接；所述数模转换器用于将输入的所述数字电压信号转换成模拟电压信号。

8.根据权利要求7所述的数字低压差稳压器，其特征在于，所述压降检测电路还包括：低通滤波器，所述比较器的第二输入端与所述低通滤波器连接；

所述低通滤波器，用于将所述模拟电压信号中频率高于阈值的部分过滤掉后输入给所述比较器的第二输入端。

9.根据权利要求6-8中任一项所述的数字低压差稳压器，其特征在于，所述压降检测电路还包括：锁存器；

所述比较器的输出端与所述锁存器连接，所述锁存器，用于对所述比较器输出的选择信号进行锁存，使得在一段时间内，该选择信号保持不变。

10.根据权利要求1所述的数字低压差稳压器，其特征在于，所述压降检测电路位于所述晶体管阵列的输出端侧。

11.一种电子设备，其特征在于，包括：负载和如权利要求1-10任一项所述的数字低压差稳压器，所述数字低压差稳压器的电压输出端与所述负载连接。

Images