CN108351660B - 针对处理器瓦块的下垂检测和调节 - Google Patents

Abstract

一种处理器系统包括用于调节调整的电源电压的第一调节器和第二调节器。所述第一调节器和所述第二调节器生成多个控制信号以调节调整的电源电压并且在下垂电平下降至下垂阈值以下时通过实现第一控制回路和第二控制回路生成电荷。为每个处理器核心提供电源调整块与所述两个调节器和控制回路，允许不同的核心都基于一个公共电源具有不同调节的电源电平。一个调节器是全局调节器，而另一个是在所述处理瓦块中的每一个中发现的局部调节器。处理瓦块被分组成两个组，其中一组包括可以被断电以节省功率的瓦块。当两个组都被加电并且操作时，所述两个组的电压轨选择性地连接起来以均衡电压电平。

Description

针对处理器瓦块的下垂检测和调节

技术领域

本公开大体上涉及功率控制，并且更具体地说，涉及用于诸如微处理器的大型数字逻辑电路的线性电压调节器。

背景技术

集成电路和其他离散电路常常包括用于从电源接收电力的端子，所述端子常常标记为VDD以为相关联电路提供电源电压。电路例如反相器常常连接在电源与电路公共端或接地之间。在MOSFET晶体管的情况下，栅极端子处的指定电压激活晶体管以形成电路路径以驱动连接在输出端子与电源或接地之间的电路元件，并且驱动连接到输出端子的后续电路的操作。通常，电流和电路负载的量与操作速度和电源电压相关。由于许多电路的有源特性，负载有时会变化，并且有时可能导致电源电压电平下降或从期望电平降低。

电压下垂是用于指代当电源驱动负载时电压从期望电压电平的下降的术语。在调节系统中，当负载突然非常迅速地增加时，输出电压可能下跌。例如，可能发生瞬态负载状况，导致电压下垂。如果下垂过大，则导致电路故障。

在现有技术系统中，电源调整电路或“头部(header)”电路可操作地安置在电源与电路之间，并且被调节以调整或补偿电源中的此类变化。例如，一些解决方案包括头部电路，所述头部电路以1GHz以上的相对高的频率不断切换，以便最小化来自瞬态响应的负载并调节电源电压。这些头部电路常常被优化以非常快速地响应由于瞬态负载状况和其他负载状况导致的电压下垂。

这些现有技术系统通常具有大量定制的模拟设计模块，并且当它们接通和断开连接相对较大的场效应晶体管以响应瞬态负载状况时增加大量开销。在稳态模式下操作时甚至也会发生这种情况。因此，此类系统不仅消耗宝贵的集成电路空间，而且从功率角度看也是低效的。

附图说明

本公开可以更好地理解，并且其许多特征和优点通过参考附图变得对本领域技术人员更明显，其中：

图1以框图形式示出根据实施方案的连接以向处理器核心输送功率的处理器系统；

图2部分地以框图形式并且部分地以示意图形式示出根据实施方案的处理器系统和电源调整块的另外细节；

图3部分地以框图形式并且部分地以示意图形式示出根据实施方案的处理器系统和电源调整块的另外细节；

图4部分地以框图形式并且部分地以示意图形式示出根据实施方案的电源调整块和相关联的电荷控制逻辑的另外细节；

图5以框图形式示出根据实施方案的用于调节到多个处理器核心的电源电压的系统；

图6部分地以框图形式并且部分地以示意图形式示出根据一个实施方案的补偿下垂的调节器系统的另外细节；并且

图7、图8和图9是示出根据各个实施方案的方法的流程图。

图10是示出根据实施方案的连接以向多个处理器瓦块输送调整的电源电压的处理器系统的功能框图。

图11是根据实施方案的具有成组处理器瓦块的带低压降调节器控制系统的处理器系统的功能框图。

图12是示出MON和CGPG区域的电压轨之间的电源轨连接的处理器系统的功能框图。

图13是示出用于调节具有多个处理器瓦块的多核处理器中的电源电压的方法的流程图。

图14是示出用于调节具有多组处理器瓦块的多核处理器中的电源电压的方法的流程图。

相同参考符号在不同图中的使用指示相似或相同的项。除非另有说明，否则词语“耦接的”及其相关联的动词形式包括通过本领域已知方式进行的直接连接和间接电连接两者，并且除非另有说明，否则直接连接的任何描述也都暗示使用间接电连接的合适形式的替代实施方案。

具体实施方式

图1以框图形式示出根据实施方案的连接以向处理器核心输送调整的电源电压的处理器系统。参考图1，处理器系统10包括被示出为VDD 12的输入端口，其连接以从外部电压源接收电源电压。输入端口将接收的电源电压传导到电源调整块14。电源调整块14连接以便为处理器核心16产生调整的电源电压。电荷选择块18生成为电源调整块14产生的控制信号20。第一调节器示出为数字低压调节器(DLVR)DLVR 22并且包括低压降控制器，所述控制器为电荷选择块18生成控制信号24。包括标记为FDD 26的快速下垂检测器(FDD)的第二调节器也为电荷选择块18生成控制信号28。

FDD 26连接以接收由电源调整块14产生的调整的电源电压以及来自DLVR 22的下垂阈值电平34。电源监测器(PSM)30也连接以接收由电源调整块14产生的调整的电源电压。在其他通信和信号中，PSM 30为DLVR 22产生调整的电源电压的数字表示32。

DLVR 22不仅从PSM 30接收调整的电源电压的数字表示32，而且还从外部源接收目标电压和下垂阈值电平。例如，外部源可以包括用于集成电路的功率控制块或模块或者其值由操作系统设定的寄存器。目标电压和下垂阈值电压都作为数字值被接收。因此，DLVR22通过控制信号24基于将调整的电源电压与目标电压进行比较来调节由电源调整块14产生的调整的电源电压。

另外，如前所述，DLVR 22为FDD 26产生下垂阈值电平34。当调整的电源电压达到或低于下垂阈值电平时，FDD 26生成电荷注入信号28作为到电荷选择块18的控制信号。电荷选择块18进而为电源调整块14生成控制信号20，以便注入电荷或者更具体地说以便增加为处理器核心16产生的调整的电源电压幅值，作为通过接通或断开单独晶体管以调节电压来改变头部电路内的晶体管的导电性来调节调整的电源电压的一部分。结合以下附图来描述显示这种细节水平的实施方案。

通常，在一个实施方案中，上述系统包括数字线性电压调节器(DLVR)控制系统，其包括第一调节器和第二调节器，所述第一调节器和所述第二调节器生成多个控制信号以调节调整的电源电压并且在下垂电平降至阈值以下时生成电荷。诸如处理器核心16的处理器核心包括用于接收调整的电源电压并且响应于检测到的下垂状况接收电荷的电源端口。DLVR控制系统连接以监测在电源端口处接收的调整的电源电压以评估下垂电平。

在操作中，第一调节器即DLVR 22使用具有第一带宽的第一调节回路调节电源电压以等于目标电源电压。第一调节器不仅接收来自外部源的目标调整电源电压，而且还接收下垂电平阈值。第一调节器还从PSM 30接收调整的电源电压的数字表示32。第一调节器因此响应于目标电压与实际调整的电源电压之间的差生成控制信号24以便通过电荷选择块18调整电源调整块14的设置以便调节由电源调整块14产生的电压。

第二调节器，即所述实施方案中的FDD 26，使用具有不同于第一带宽的第二带宽的第二调节回路来调节调整的电源电压。更具体地说，第二调节器将调整的电源电压与接收的下垂阈值34进行比较，并且生成电荷注入信号28以快速调整调整的电源电压，以便将调整的电源电压升高到下垂阈值电平以上。

第二调节回路相对于第一调节回路是快速动作回路。虽然第一回路是数字控制回路(利用基于时钟的数字逻辑)，并因此基于时钟周期操作，但第二调节回路被配置成检测下垂发生时达到下垂阈值的下垂。在一个实施方案中，第二调节器实现模拟电路以执行下垂检测和电压调节。因此，通过实现具有此第二调节回路的系统，用于电源调整块14的逻辑不需要像关于现有技术系统所描述的那样复杂或在高频率下操作，从而减少功耗和IC空间。此外，由于第一调节回路出现的处理处于数字域，功耗和硅占用空间尺寸进一步减小，同时为设计和操作增加了灵活性。

图2部分地以框图形式并且部分地以示意图形式示出根据实施方案的处理器系统和电源调整块的另外细节。电源VDD 12将电源电压传导到如之前关于图1描述的电源调整块14。电源调整块14包括并联连接的多个可选择电阻元件。换句话说，每个电阻元件的输入节点连接到VDD 12，而每个电阻元件的输出节点共同连接到处理核心16的输入端口。处理核心16包括用于向DLVR 22传输信号32的输出端口和用于从DLVR 22接收信号34的输入端口。在所描述的实施方案中，处理核心16传输调整的电源电压幅值的数字表示32并且接收下垂阈值电平34。

处理器核心16还包括用于将电荷注入信号28传输到电荷选择块18的输出端口。DLVR 22进一步连接以从外部源接收目标电压信号和下垂阈值信号。在所描述的示例中，DLVR 22包括连接到电荷选择块18的输出总线24a和24b。总线24a-b携带用于选择可选择电阻元件(在此为MOSFET)以调节调整的电源电压的控制字。电荷选择块18连接以从处理核心16的FDD 26接收电荷注入信号28并且产生选择信号以选择电源调节块14的电阻元件38a-c中的一个或多个。

如可看到，电源电压由电源调整块14从VDD 12接收。电源调整块14包括多个电阻元件，所述电阻元件是可选择的并且被配置成通过改变总电阻来改变电源调整块14上的电压降，从而调整为处理核心16产生的可用电压。具体地说，在所描述的实施方案中，示出了多个并联连接的按比例缩放的电阻元件，其中每个电阻元件包括P沟道MOSFET。应理解，电阻元件可以串联或者替代地以串联和并联连接的组合配置。此外，电阻元件按比例缩放以实现期望的电阻范围。此外，使用的元件(例如，P沟道或N沟道MOSFET)的类型影响例如电荷选择块18的相关联的控制逻辑。

在所描述的实施方案中，由电源调整块14产生的调整的电源为处理器核心16产生。FDD 26和PSM 30在处理核心16内被配置并形成。因此，调整的电源直接为FDD 26和PSM30两者产生。PSM 30可操作以生成表示调整的电源电压电平的数字值并将数字值32传输到第一调节器22。在图2的示例中，第一调节器(DLVR 22)是数字线性电压调节器(DLVR)控制器。

DLVR 22被示出为安置在处理核心16的外部。如此，即使处理器核心16断电，DLVR22也可以操作以控制和调节调整的电源电压。在替代实施方案中，DLVR 22可以被安置并配置在处理核心16内。在两个实施方案中，DLVR 22包括数字处理电路。

图2中示出的实施方案的一个方面是，DLVR 22被配置为在至少一个控制总线上生成至少一个控制字以便指定电阻元件中的哪一个被接通来调整由电源调整块14产生的电源电压。在所述实施方案中，DLVR 22分别在第一控制总线24a和第二控制总线24b上生成第一控制字和第二控制字，以便选择将接通或断开哪些电阻元件以基于电源电压与目标电压之间的差调整电源电压，并且第二调节器即FDD 26何时因为调整的电源电压分别已经下降到下垂阈值电平或下降到低于下垂阈值电平而生成电荷注入信号28。电荷选择逻辑18随后根据第一逻辑总线和第二逻辑总线上的设置以及电荷注入信号的状态来选择和偏置电阻元件。

图3部分地以框图形式并且部分地以示意图形式示出根据实施方案的处理器系统和电源调整块的另外细节。电源VDD 12连接以便为电源调整块14产生电源电压。电源调整块14包括并联连接的多个可选择电阻元件。在所描述的实施方案中，每个电阻元件包括P沟道MOSFET 38a-c。应理解，可以包括多于三个的电阻元件，并且为了简化这里仅示出了三个电阻元件。MOSFET 38a-c的包括源极端子的输入节点连接以接收来自VDD 12的电源电压。MOSFET 38a-c的漏极端子共同连接到电源调整块14的输出节点，以便为处理器核心16的输入端口产生调整的电源。

MOSFET 38a的栅极端子连接以从电荷选择逻辑44接收偏置信号。类似地，MOSFET38b的栅极端子连接以从电荷选择逻辑46接收偏置信号，并且MOSFET 38b的栅极端子连接以从电荷选择逻辑48接收偏置信号。电荷选择逻辑44-48各自分别从控制字和电荷控制字(即“ctrl[(n-1):0]”和“chg_ctrl[(n-1):0]”)接收至少一个位，以及接收电荷注入信号“电荷注入”。第一调节器生成控制字和电荷控制字，并且第二调节器电荷生成电荷注入信号。

在图3的实施方案中，FDD 26(第二调节器)和PSM 30形成在处理器核心16内，而DLVR 22(第一调节器)形成在处理器核心16的外部，但包括数字处理电路。替代地，DLVR 22可以在处理器核心16内形成/配置。

在操作中，DLVR 22连接以从PSM 30接收调整的电源电压的数字表示32并且从诸如电源控制器的外部源接收目标下垂阈值和目标调整电源电压电平。基于从PSM 30接收的调整的电源电压值与目标调整电源电压电平之间的差，DLVR 22生成控制信号“ctrl[(n-1):0]”以激活选择的电阻元件，在所描述的实施方案中，所述电阻元件包括电源调整块14的MOSFET。DLVR 22还生成电荷控制信号“chg_ctrl[(n-1):0]”以每当第二控制器即FDD 26生成如图3所示的标记为“电荷注入”的电荷注入信号时，激活电源调整块14的选择电阻器配置的MOSFET。作为此操作的一部分，DLVR 22为第二控制器FDD 26产生目标下垂阈值以使FDD 26能够确定调整的电源电压何时已达到目标下垂阈值。本领域的普通技术人员可根据设计要求和所使用的装置的类型(例如，P沟道或N沟道MOSFET)从下面关于图4示出的逻辑中容易地修改电荷选择块44-48中的每一个的内部逻辑。

图4部分地以框图形式并且部分地以示意图形式示出根据实施方案的电源调整块和相关联的电荷控制逻辑的另外细节。电源电压VDD 12被传导到电源调整块14。如前所述，电源调整块14包括多个可选择电阻元件。在图4所示的具体实施方案中，示出了三个并联连接的P沟道MOSFET，但是可以使用不同数量和配置的电阻元件。电源传导到P沟道MOSFET的源极端子，并且从MOSFET的漏极端子产生得到的调整电源电压。电源调整块14的输出节点连接以向处理器核心16输送调整的电源电压。

图4示出电荷选择逻辑的一个示例，所述电荷选择逻辑选择性地偏置电源调整块14的P沟道MOSFET以连接选择的MOSFET或者将其从电路操作移除，从而改变电源调整块14上的电压降。如可看到，电源调整块14包括并联连接的多个P沟道MOSFET。如前所述，应理解，为简单起见仅示出三个MOSFET。电荷选择逻辑包括第一多个与门50、第二多个与门52以及分别连接在第一多个与门50与第二多个与门52之间的多个反相器54。

P沟道MOSFET的每个栅极端子连接以接收第一多个与门50的与门的输出。第一多个与门50的每个与门包括一个共同连接的输入端，所述输入端连接以接收由第一调节器(在此未在图4中示出)生成的控制字(“ctrl[(n-1):0]”)，所述控制字指定哪些可选择的MOSFET将被接通以调节调整的电源电压以将调整的电源电压驱动至目标调整电源电压。第一多个与门50中的每一个与门的第二输入端连接以接收多个反相器54的反相器的输出。多个反相器54的反相器的每个输入端连接以接收第二多个与门52的与门的输出。

第二多个与门52的每个与门均具有共同连接的输入端，所述输入端连接以接收由第一调节器生成的电荷控制字(“chg_ctrl[(n-1):0]”)，所述电荷控制字指定当“chg_inject”信号由第二调节器即FDD 22断言时将接通哪些与门(并且因此哪个可选择的电阻元件)。第二多个与门52中的每一个与门的第二输入端共同连接以接收由第二调节器FDD22断言的电荷注入信号(“chg_inject”)。从检查图4还可看到，对于电源调整块的每个MOSFET，存在第一多个与门中的一个与门、一个反相器以及第二多个与门中的一个与门。

在操作中，由于输出的反相，所以与门和反相器的组合操作为与非门。替代地，可以使用与非门来代替反相器和与门的组合。更具体地说，P沟道晶体管在它们的栅极上施加低电压时变为有效，导致负阈值电压以上的负栅极到源极电压，而与门52中的每一个的输出被多个反相器54的对应反相器反相。因此，对于电源调整块14的任何给定的P沟道MOSFET，当控制字选择MOSFET时或当电荷控制字选择MOSFET并且电荷注入信号被断言时，MOSFET作为电阻元件操作。

图5以框图形式示出根据实施方案的用于调节到多个处理器核心的电源电压的系统。电源VDD 12连接到多个电源调整块14A-C。电源调整块14A-C中的每一个连接以便为处理器核心16A-C产生调整的电源电压。处理器核心16A-C中的每一个包括PSM 30 A-C、FDD26 A-C和DLVR 22 A-C。处理器核心内显示的每个块都按前面所述的进行配置和操作。然而，一个例外是，在这个实施方案中，每个DLVR 22A-C分别形成在处理器核心16A-C内。

在本发明的替代实施方案中，除了或者代替电源调整块14，可以使用电源调整块60。如可看到，电源调整块60是尾部(footer)电路而不是头部电路，这意味着电源调整块连接在处理器核心与接地之间，而不是连接在处理器核心与电源之间。在包括电源调整块60的实施方案中，将修改特定的离散逻辑以支持期望的操作，并且本领域的普通技术人员可以容易地在设计中进行此类转换。之前描述的有关第一调节器和第二调节器的方面将保持不变。因此，例如，由FDD 26A-C生成的电荷注入信号将用于激活或选择电源调整块60内的电阻元件。虽然仅用虚线示出了一个电源调整块60，但应理解，在图5的实施方案中可以包括多个电源调整块60。

本领域的普通技术人员可以容易地认识到，电源调整块60的逻辑可以不同于本说明书中此处所描述的电源调整块14的逻辑。如同包括头部电路的电源调整块14一样，第二调节器即FDD 26 A-C生成电荷注入信号，所述电荷注入信号导致选择的电阻元件被激活以调整电源调整块14 A-C上的电压降并因此调整为处理器核心16 A-C产生的电压。

图6部分地以框图形式并且部分地以示意图形式示出根据本发明的一个实施方案的补偿下垂的调节器系统的另外细节。电源电压VDD 12连接到采样调整块14，所述采样调整块14进而为处理器核心16产生调整的电源电压。调整的电源电压的幅值基于控制字、电荷控制字和由FDD 26生成的电荷注入信号的值。所有这些与前面关于其他附图所描述的一样。如在所描述的实施方案中还可以看到的，在图6的实施方案中，PSM 30、DLVR 22(第一调节器)和FDD 26(第二调节器)都形成在处理器核心块16内。

如关于其他附图所描述的，调整的电源电压为PSM 30产生，所述PSM 30进而为DLVR 22产生调整的电源电压幅值的数字表示。调整的电源电压也为FDD 26产生。DLVR 22进一步连接以从外部源接收目标调整电源电压(示为目标ADJ VDD)以及下垂阈值电平。在一个实施方案中，外部源可以是功率管理块。DLVR 22为FDD 22产生下垂阈值电平。DLVR 22还为电源调整块14产生控制字“ctrl[(n-1):0]”和电荷控制字“chg_ctrl[(n-1):0]”。

FDD 22包括数模转换器(DAC)62，其连接以接收来自DLVR 22的下垂阈值电平并且被配置成为比较器64的加(+)输入端产生模拟信号，所述模拟信号的幅值对应于接收到的下垂阈值电平。在所描述的实施方案中，DAC 62是Σ-Δ转换器。比较器64的减(-)连接以接收由电源调整块14产生的调整的电源电压。每当调整的电源电压下降到模拟下垂阈值电平或电压以下时，比较器64生成电荷注入信号，所述电荷注入信号激活电源调整块。应注意，电荷选择块利用如前面关于其他图所描述的与非逻辑，电荷注入信号的逻辑1触发电荷注入，或者更具体地，选择的MOSFET的电源电压调整。仅当下垂阈值低于调整电源电压时才生成逻辑0。还应注意，图6的所描述的实施方案包括在处理器核心块16内形成的第一调节器(DLVR 22)。在替代实施方案中，第一调节器即DLVR 22可以形成在处理器核心16的外部。

关于图6所示的实施方案的一个方面是FDD 22通过执行调整的电源电压和下垂阈值的模拟比较来非常快速地执行其处理。因此，电荷注入信号可以几乎立即生成，并且可以比需要多个时钟周期以获得所有必要数据并处理数据的基于处理器的数字逻辑生成得快得多。这样，包括FDD 22的第二控制回路是快速动作控制回路，以便每当调整的电源电压下降到下垂阈值电平以下时立即校正或调节调整的电源电压。相反，包括第一调节器(DLVR22)的第一调节回路是较慢的动作回路，其将调整的电源电压与目标调整电源电压值进行比较。通过利用具有FDD 22的快速动作第二控制回路，可以利用更简单且更慢的第一调节回路来减少IC空间和相关联的功耗。此外，因为第二控制回路中的决策是以模拟(实时)方式进行的，所以第一控制回路可以较低的速率计时，从而节省功率。

图7、图8和图9是示出根据本发明的各个实施方案的方法的流程图。参考图7，方法包括生成第一控制字以选择电源调整块内的至少一个可选择电阻元件(72)。此控制字先前已被称为“ctrl[(n-1):0]”并且被显示为由第一调节器或DLVR 22生成。之后，方法包括基于第一设定点产生第一控制信号以调节调整的电源电压(74)。在本发明的一个实施方案中，第一设定点包括目标电源电压电平。

方法还包括基于接收到的电源电压和接收到的控制信号生成调整的电源电压(76)。此步骤由前面图中所示的任何配置中的电源调整块执行，包括电源调整块包括头部或尾部电路的那些配置。方法还包括在所描述的实施方案中，第一调节器生成第二控制字以选择至少一个可选择电阻元件用于电荷注入(78)。这个第二控制字先前被称为“chg_ctrl[(n-1):0]”。

方法包括第二调节器(例如，FDD 22)将包括下垂阈值电平的第二设定点转换为模拟电压(80)并且将模拟电压与调整的电源电压进行比较(82)。最后，方法包括基于模拟电压与调整的电源电压的比较产生第二控制信号以注入电荷(调节电压以将调整的电源电压增加至下垂阈值电平以上)(84)。在所描述的实施方案中，FDD 22执行此步骤，如本说明书其他地方所述。第二控制信号是前面描述中被称为“chg_inject”的信号。还应注意，对注入电荷的参考本质上包括选择电阻元件以调整或调节调整的电源电压。

现在参考图8，方法包括在第一调节器块处接收目标电源电压电平和下垂阈值电平(90)。在一个实施方案中，从功率管理块接收目标电源电压电平和下垂阈值电平。例如，功率管理块可以是用于整个系统或集成电路的功率管理块，并且可以在所述实施方案的电路的外部。方法还包括在第二调节器块处从第一调节器块和功率管理块中的一个接收下垂阈值电平，并且将下垂阈值电平转换成模拟信号(92)。

此后，方法包括：在第一调节器中，基于目标电源电压电平与实际电源电压电平的数字表示的数字比较，产生第一控制信号以调节所述电源电压(94)。方法进一步包括：在第二调节器中，基于下垂阈值电平与对应于实际电源电压电平的模拟电压的模拟比较，产生第二控制信号以注入电荷或调节调整的电源电压(96)。最后，方法包括：在电源调整块中，基于第一控制信号和第二控制信号中的至少一个激活或选择可选择电阻元件以生成调整的电源电压电平(98)。

现在参考图9，方法包括接收目标电源电压指示(100)并且使用具有第一带宽的第一调节回路调节调整的电源电压以等于目标电源电压(102)。方法还包括接收下垂阈值电平(104)并且使用具有不同于第一带宽的第二带宽的第二调节回路根据下垂阈值电平来调节调整的电源电压(106)。最后，方法包括使用调整的电源电压对至少一个处理器核心供电(108)。

图10是根据实施方案的具有低压降调节器控制系统的处理器系统的功能框图。现在参考图10，处理器系统150包括连接以与“N”个处理器瓦块154a-c通信的低压降控制器152。在一个实施方案中，处理器系统可以包括96个或更多个处理器瓦块(N＝96)。在154a处示出的处理器瓦块1包括电源调整块(SAB)156和处理器核心158、电荷选择块160、快速动作下垂检测器(FDD)166、电源监测器(PSM)170。这些装置和电路类似于先前在图1和随后的附图中描述的那些装置和电路。控制器152连接以从“N”个处理器瓦块154a-c中的每一个接收电压电平指示，以为处理器瓦块154a-c的每个FDD产生下垂阈值电平，并且产生电荷选择信号以调整由处理器瓦块154a-c中的每一个的电源调整块156产生的电源。在一个实施方案中，为处理器瓦块154a-c产生的电荷选择信号基于目标电压和来自“N”个处理器瓦块154a-c中的每一个的电压电平指示的平均值。可以对接收到的电压电平指示执行可替代的数学函数以生成电荷选择信号。

处理器系统150包括控制器152和多个处理器瓦块154a-c，每个具有连接以从外部电压源(例如，电压轨)接收电源电压VDD的输入端口。处理器瓦块154a-c中的每一个的输入端口将接收的电源电压传导到电源调整块(SAB)156。电源调整块156连接以便为处理器核心158产生调整的电源电压。电荷选择块160生成为电源调整块156产生的控制信号162。控制器152包括为电荷选择块160生成控制信号164的低压降控制器。包括标记为FDD 166的快速下垂检测器(FDD)的第二调节器也为电荷选择块18生成控制信号168。

FDD 166连接以接收由电源调整块156产生的调整的电源电压以及来自DLVR 22的下垂阈值电平174。电源监测器(PSM)170也连接以接收由电源调整块156产生的调整的电源电压。在其他通信和信号中，电源监测器(PSM)170为控制器152产生调整的电源电压的数字表示172。

控制器152不仅从PSM 170接收调整的电源电压的数字表示172，而且还从外部源接收目标电压和下垂阈值电平。例如，外部源可以包括用于集成电路的功率控制块或模块或者其值由操作系统设定的寄存器。目标电压和下垂阈值电压都作为数字值被接收。因此，控制器152基于调整的电源电压与目标电压的比较、通过控制信号164、通过电荷选择块160调节由电源调整块156产生的调整的电源电压。

另外，如前所述，控制器152为FDD 166产生下垂阈值电平174。当调整的电源电压达到或低于下垂阈值电平时，FDD 166生成电荷注入信号168作为到电荷选择块160的控制信号。电荷选择块160进而为电源调整块156生成控制信号162,以便注入电荷或者更具体地说以便增加为处理器核心158产生的调整的电源电压幅值，作为通过接通或断开单独晶体管以调节电压来改变头部电路内的晶体管的导电性来调节调整的电源电压的一部分。

通常，在一个实施方案中，上述系统包括数字线性电压调节器(DLVR)控制系统，其包括第一调节器和第二调节器，所述第一调节器和所述第二调节器生成多个控制信号以调节调整的电源电压并且在下垂电平降至阈值以下时生成电荷。诸如处理器核心158的处理器核心包括用于接收调整的电源电压并且响应于检测到的下垂状况接收电荷的电源端口。DLVR控制系统连接以监测在电源端口处接收的调整的电源电压以评估下垂电平。

在操作中，第一调节器即控制器152使用具有第一带宽的第一调节回路调节电源电压以等于目标电源电压。在描述的实施方案中，第一调节回路以1MHz的频率操作。第一调节器不仅接收来自外部源的目标调整电源电压，而且还接收下垂电平阈值。第一调节器还从PSM 170接收调整的电源电压的数字表示172。因此，调节器152响应于目标电压与从每个处理器瓦块的每个PSM接收的调整的电源电压的平均值之间的差生成控制信号164以调整电源调整块156的设置，以便调节由每个处理器瓦块的电源调整块156产生的电压。

第二调节器，即所述实施方案中的FDD 166，使用具有不同于第一带宽的第二带宽的第二调节回路来调节调整的电源电压。更具体地说，第二调节器将调整的电源电压与接收的下垂阈值电平174进行比较，并且生成电荷注入信号168以快速调节调整的电源电压，以便将调整的电源电压升高到下垂阈值电平以上。

第二调节回路相对于第一调节回路是快速动作回路。第二调节回路是数字控制回路(利用基于时钟的数字逻辑)，并因此基于时钟周期操作，并且第二调节回路被配置成检测下垂发生时达到下垂阈值的下垂。在一个实施方案中，第二调节器实现模拟电路以执行下垂检测和电压调节。因此，通过实现具有此第二调节回路的系统，用于电源调整块156的逻辑不需要像关于现有技术系统所描述的那样复杂或在高频率下操作，从而减少功耗和IC空间。

由于第一调节回路出现的处理处于数字域，功耗和硅占用空间尺寸进一步减小，同时为设计和操作增加了灵活性。关于处理器瓦块154a描述的操作类似于剩余的处理器瓦块154b-c中的每一个的操作。在一个实施方案中，有96个瓦块。因此，控制器152对从96个处理器瓦块中的每一个接收的调整的电源电平进行平均，并且将该平均值与目标电压进行比较以便为96个处理器瓦块中的每一个均设定电荷控制信号164。

图11是根据实施方案的具有成组处理器瓦块的带低压降调节器控制系统的处理器系统的功能框图。参考图11，调节器控制系统180包括控制器152，所述控制器152连接以与大量处理器瓦块通信。处理器瓦块被布置在第一组瓦块和第二组瓦块中。主要成组(mostly on group，MON)的瓦块182包括处理器瓦块，其示出为a-m个瓦块186a-c。粗粒度功率门控区域(CGPG)组的瓦块184包括处理器瓦块，其示出为n-z个瓦块188a-c。

第一组瓦块182和第二组瓦块184中的每一个可以具有大量的瓦块。如可看到，在每个处理器瓦块与控制器152之间示出了三条线或通信总线。在图10中这三条线示出并描述为164、172和174。第一组182和第二组184中的每一个内的每个瓦块的操作大体上类似于关于图10所描述的操作，除了第二组瓦块184是可以断电以节省能量的处理器瓦块，而第一组瓦块182是通常总是或几乎总是保持开启除非整个系统已经断电的瓦块。因此，这里关于图11将不再重复此类瓦块的操作。然而，图11的实施方案的一个方面是，如果第二组瓦块184断电或处于过渡状态(加电或断电)，则在计算平均调整的功率电平时控制器152不包括第二组瓦块184的调整的功率电平。

图12是示出MON和CGPG区域的电压轨之间的电源轨连接的处理器系统的功能框图。如可看到，示出了MON区域182和两个CGPG区域184a-b。CGPG区域184a-b可以包括单个CGPG区域或多个CGPG区域。MON区域182由两个电压轨供电，即VDD MON 190a-b，CGPG区域184a由电压轨VDD CGPG 192a供电，并且CGPG区域184b由电压轨VDD CGPG 192b供电。示出了第三CGPG电压轨VDD CGPG 192c以表示一个或多个另外的轨。VDD CGPG 192a与VDD MON190a一样连接在194a处大体示出的多个功率门。VDD CGPG 192b与VDD MON 190b一样连接在194ab处大体示出的多个功率门。VDD CGPG 192c与VDD MON 190a和VDD MON 190b一样连接在194c处大体示出的多个功率门，如所示。

在操作中，每当CGPG区域184a-b被供电并且操作时，如图12所示，在194a-c所示的功率门闭合，以便在电压轨VDD MON 190a-b与电压轨VDD CGPG 192a-c之间创建连接。相反，每当CGPG区域184a-b未被加电并且操作时，194a-c所示的功率门开路，以便断开电压轨VDD MON 190a-b与电压轨VDD CGPG 194a-c。以每当CGPG区域184a-b正在操作时均衡电压轨电压电平的这种方式连接电压轨。

图13是示出用于调节具有多个处理器瓦块的多核处理器中的电源电压的方法的流程图。方法包括基于目标电源电压和控制信号生成调整的电源电压(200)。如关于图1和图10所描述的，例如，电源电压VDD被提供给电源调整块。电源调整模块随后基于由控制器或调节器生成的接收到的控制信号来调整电源电压以产生调整的电源。方法还包括在第一调节器处接收目标电源电压指示和多个电源电压电平指示(202)。从对应的多个处理器瓦块接收多个电源电压电平指示。每个处理器瓦块包括电路(例如电源监测器)，所述电路生成接收到的调整的电压源(作为电压)并且产生接收到的调整的电压的数字表示以传输到第一调节器。

方法还包括：第一调节器计算多个电源电压电平指示的平均值(204)，并且基于所述目标电源电压指示与所述电源电压电平指示的平均值中的差为电源调整块产生控制信号(206)。

第一调节器是可配置的数字比例-积分-微分(PID)型调节器或控制器，其以例如1MHz的速率操作慢反馈回路，并且全局调节调整的电源电平(适用于所有处理器瓦块)。相比之下，处理器瓦块各自包括被配置成快速响应下垂的快速动作的本地调节器。方法因此包括在第二调节器中将调整的电源电压相对于下垂阈值进行比较(208)。响应于比较步骤208，方法还包括：当所述调整的电源电压下降到下垂阈值以下时生成电荷注入信号(210)，并且基于所述电荷注入信号将电荷注入到所述多核处理器的至少一个处理器核心(212)。

图14是示出用于调节具有多组处理器瓦块的多核处理器中的电源电压的方法的流程图。方法开始于在第一调节器中基于目标电源电压和多个电源电压电平指示的平均值生成控制信号(220)。方法还包括基于控制信号调整电源电压(222)。如关于图13描述的，该调节对于所有处理器瓦块而言处于全局水平。

方法还包括在局部水平的第二调节器处接收数字形式的下垂阈值电平并转换为模拟下垂阈值电压(224)。方法还包括：在第二调节器中利用模拟比较器将调整的电源电压相对于下垂阈值进行比较(226)，并且如果必要的话，在所述调整的电源电压下降到下垂阈值以下时生成电荷注入信号并且注入电荷(228)。

图14的实施方案的一个方面是，方法包括当粗粒度功率门控区域被加电以均衡电源电压轨时，将处理器瓦块的主要在区域上(MON)的电源电压轨连接到粗粒度功率门控(CGPG)区域的电压轨(230)。另外，方法包括将粗粒度功率门控区域的处理器瓦块断电同时维持对主要调节的区域中的第二多个处理器瓦块的供电，并断开CGPG区域和MON区域经连接的电源电压轨(232)。

因此，已经描述了一种具有电源调节器系统的处理器系统，其使用可缩放电阻元件选择逻辑来操作以调节接收到的电源电压，所述电源电压允许多个处理器核心基于公共电源具有不同的调节电压。调节器系统利用数字逻辑进行调节，从而节省IC空间和功耗。此外，部分地由于实施方案的双重调节器方面，可以实现相关联的头部/尾部电源调整块，其基本上较小且较不复杂并且可以比复杂的现有技术设计低得多的频率操作。另外，当使用低压CMOS制造工艺制造时，调节器系统可靠地操作，以支持头部或尾部电路中的电阻元件断言，同时消耗最少量的电流和功率。除了电源以外的所有部件都可以在使用可用的低压CMOS制造工艺的单个集成电路上廉价地实现。

以上公开的主题将被认为是说明性的而非限制性的，并且所附权利要求书旨在覆盖落入权利要求书的真实范围内的所有此类修改、增强和其他实施方案。例如，可以根据上述原理构建调节器系统用于任意数量N的不同增益/衰减电平以补偿电源调整，其中N是大于或等于2的整数。调节器系统的替代形式可以具有阻抗来定义根据所支持的功率电平变化的调节电平，并且可以使用利用相关方法制造但是在单个集成电路管芯上具有不同的逻辑的电阻元件来实现。

因此，在法律允许的最大范围内，本发明的范围由所附权利要求书及其等效物的最宽广可允许解释来确定，并且不应受前述详细描述的约束或限制。

Claims (15)

1.一种处理器系统(150)，其包括：

多个处理器瓦块(154a/154b/154c)，其各自包括：

电源调整块(156)，其适于从外部电压源接收电源电压，所述电源调整块(156)包括用于基于所述电源电压和第一控制信号调节相应的调整的电源电压的多个可选择电阻元件；

第一调节器(166)，其耦接以在所述相应的调整的电源电压的下垂电平下降至下垂阈值以下时基于检测到的下垂生成电荷注入信号(168)；

电荷选择逻辑(160)，其被配置成在所述电荷注入信号被断言时将电荷注入到相应的处理器核心(158)，其中所述电荷选择逻辑(160)耦接到所述电源调整块(156)；以及

其中所述电源调整块(156)连接在所述相应的处理器核心(158)与所述外部电压源和接地中的至少一个之间；以及

第二调节器(152)，其耦接以接收目标电源电压指示和来自所述多个处理器瓦块(154a/154b/154c)的多个调整的电压电平指示，所述第二调节器(152)被配置成基于所述目标电源电压指示和所述多个调整的电压电平指示的平均值产生第二控制信号，其中所述电荷选择逻辑(160)基于所述第二控制信号生成所述第一控制信号。

2.根据权利要求1所述的处理器系统(150)，其还包括主要调节的(MON)区域(182)中的第一组处理器瓦块以及粗粒度功率门控(CGPG)区域(184)中的第二组处理器瓦块。

3.根据权利要求2所述的处理器系统(150)，其还包括被配置成选择性地连接所述MON区域和所述CGPG区域的电源电压轨的多个功率门(194a/194b/194c)。

4.根据权利要求3所述的处理器系统(150)，其中当所述MON区域(182)和所述CGPG区域(184)被加电以均衡所述电源电压轨时，所述MON区域(182)和所述CGPG区域(184)的所述电源电压轨连接起来，并且其中当所述MON区域(182)被加电并且所述CGPG区域(184)被断电时，所述MON区域(182)和所述CGPG区域(184)的所述电源电压轨断开连接。

5.根据权利要求2所述的处理器系统(150)，其中所述第二调节器(152)通过如下方式计算所述多个调整的电压电平指示的平均值，即：当所述CGPG区域(184)被断电时计算所述多个调整的电压电平指示的所述平均值时，消除来自所述CGPG区域(184)处理器瓦块的调整的电压电平指示。

6.根据权利要求1所述的处理器系统(150)，其中所述第二调节器(152)包括可配置的数字比例-积分-微分控制器，并且所述第一调节器(166)包括快速下垂检测器。

7.一种数字线性电压调节器(DLVR)控制系统，其包括：

具有第一调节器(152)的第一调节回路，所述第一调节器(152)基于目标电压与来自多个处理器瓦块(154a/154b/154c)的多个接收的调整的电压电平指示的平均值的比较生成多个控制信号以调节所述多个处理器瓦块(154a/154b/154c)中的每个处理器瓦块的处理器核心(158)的调整的电源电压；以及

在所述多个处理器瓦块(154a/154b/154c)中的每个处理器瓦块(154a/154b/154c)中的具有第二调节器(166)的第二调节回路，所述第二调节器(166)在相应的调整的电源电压下降至下垂阈值以下时注入电荷。

8.根据权利要求7所述的DLVR控制系统，其还包括被配置成基于所述多个控制信号为所述处理器核心(158)选择性地生成调整的电源电压的电源调整块(156)。

9.根据权利要求7所述的DLVR控制系统，其还包括主要(MON)调节的区域(182)中的第一组处理器瓦块以及粗粒度功率门控(CGPG)区域(184)中的第二组处理器瓦块。

10.根据权利要求9所述的DLVR控制系统，其还包括被配置成选择性地连接所述MON区域(182)和所述CGPG区域(184)的电源电压轨的多个功率门(194a/194b/194c)。

11.根据权利要求10所述的DLVR控制系统，其中当所述MON区域(182)处理器瓦块和所述CGPG区域(184)处理器瓦块被加电以均衡所述电源电压轨时，所述MON区域(182)和所述CGPG区域(184)的所述电源电压轨连接起来，并且其中当所述MON区域(182)处理器瓦块被加电并且所述CGPG区域(184)处理器瓦块被断电时，所述MON区域(182)和所述CGPG区域(184)的所述电源电压轨断开连接。

12.一种用于向包括多个处理器瓦块(154a/154b/154c)的多核处理器(150)提供电源电压的方法，每一个处理器瓦块(154a/154b/154c)包括处理器核心(158)，所述方法包括：

在每个处理器瓦块中接收各自的电源电压和下垂阈，并且基于所述各自的电源电压和基于相应的调整的电源电压与所述下垂阈的比较在每个处理器瓦块中生成所述相应的调整的电源电压；

在第一调节器(152)处从所述多个处理器瓦块(154a/154b/154c)中的每个处理器瓦块(154a/154b/154c)中接收(202)目标电源电压指示和多个调整的电源电压电平指示；

计算(204)所述多个调整的电源电压电平指示的平均值；

基于所述目标电源电压指示与所述多个调整的电源电压电平指示的所述平均值之间的差为每个处理器瓦块中的电源调整块(156)产生(206)控制信号；以及

响应于所述控制信号的产生，生成所述相应的调整的电源电压。

13.根据权利要求12所述的方法，其还包括：

在第二调节器(166)中将所述相应的调整的电源电压相对于下垂阈值进行比较(208)；

基于所述比较，在所述调整的电源电压下降至所述下垂阈值以下时生成(210)电荷注入信号；以及

基于所述电荷注入信号，将电荷注入(212)到所述多核处理器的至少一个处理器瓦块(154a/154b/154c)的所述处理器核心(158)。

14.根据权利要求12所述的方法，其还包括：在维持对主要调节的(MON)区域(182)中的第二多个处理器瓦块(188a/188b/188c)的供电的同时，将粗粒度功率门控(CGPG)区域(184)中的第一多个处理器瓦块(186a/186b/186c)断电。

15.根据权利要求14所述的方法，其还包括：当所述MON区域(182)和所述CGPG区域(184)被加电以均衡电源电压轨时，将所述MON区域(182)和所述CGPG区域(184)的所述电源电压轨连接起来，并且当所述MON区域(182)被加电并且所述CGPG区域(184)被断电时，将所述MON区域(182)和所述CGPG区域(184)的所述电源电压轨断开连接。

Images