KR101428941B1 - 고속 출력전압 크기 조정 기법을 이용한 디지털 ldo 레귤레이터 - Google Patents

고속 출력전압 크기 조정 기법을 이용한 디지털 ldo 레귤레이터 Download PDF

Info

Publication number
KR101428941B1
KR101428941B1 KR1020130100492A KR20130100492A KR101428941B1 KR 101428941 B1 KR101428941 B1 KR 101428941B1 KR 1020130100492 A KR1020130100492 A KR 1020130100492A KR 20130100492 A KR20130100492 A KR 20130100492A KR 101428941 B1 KR101428941 B1 KR 101428941B1
Authority
KR
South Korea
Prior art keywords
switch
signal
output
comparator
reference voltage
Prior art date
Application number
KR1020130100492A
Other languages
English (en)
Inventor
양병도
심재현
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020130100492A priority Critical patent/KR101428941B1/ko
Application granted granted Critical
Publication of KR101428941B1 publication Critical patent/KR101428941B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터에 관한 것으로서, 기준전압과 출력전압을 인가받는 비교기와, 기준전압의 변화에 따라 스위치 온 신호가 발생하면 스위치 어레이의 수를 모두 동작시키는 제어를 수행하고, 비교기의 출력에 따라 스위치 어레이의 수를 감소시키는 제어를 수행하고, 출력전압이 설정범위내로 기준전압에 도달하면 디지털 LDO 레귤레이터의 동작을 중지시키는 디지털 제어기와, 디지털 제어기의 제어에 따라 스위치 온/오프가 이루어지는 스위치 어레이로 구성하여, 고속 출력전압 크기 조정 기법을 이용하여 기존의 스위치를 한 개씩 제어하는 기법을 이용하는 경우 발생하는 불필요한 시간 소모 및 링잉 문제점을 개선하여 고속이면서 안정적인 출력전압을 생성할 수 있을 뿐 아니라, 전원전압 관리 시스템의 전력 효율을 높게 유지할 수 있다.

Description

고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터{Digital Low-Dropout Regulator using Fast dynamic voltage scaling Scheme}
본 발명은 LDO 레귤레이터에 관한 것으로, 더욱 상세하게는 코어 프로세서 시스템에 필요한 여러 전원전압을 고속으로 생성하고, 출력단의 링잉 및 불필요한 전력 소모를 방지하는 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터에 관한 것이다.
최근 여러 가지 기능을 수행하는 회로들이 하나의 칩에 집적화 되면서 효율적이고 안정적인 전원전압 관리 시스템이 필요하게 되었다.
특히, 코어 프로세서(core processor) 시스템에 공급되는 전원전압은 구동 동작의 종류에 따라서 필요한 전원전압이 달라질 수 있다. 즉, 코어 프로세서 시스템은 구동 동작이 여러 명령으로 나누어질 수 있고, 이에 명령에 따라서 필요한 전원전압이 다르게 될 수 있으므로, 명령이 변화하는 순간에 필요한 전원전압을 고속으로 공급하는 것이 필요하다. 이에 코어 프로세서 시스템에 필요한 여러 전원전압을 빠르게 생성하는 전원전압 관리 시스템에 대한 연구가 활발히 이루어지고 있다.
스위칭 레귤레이터는 인덕터(inductor)를 사용하여 전력 효율이 뛰어난 장점이 있지만, 여러 가지 전원전압을 빠르게 생성하지 못하는 단점을 지닌다. LDO 레귤레이터는 여러 가지 전원전압을 빠르게 생성하는 장점이 있지만, 전력효율이 낮은 단점을 지닌다. 그러므로 고속으로 전원전압을 생성할 때는 LDO 레귤레이터를 이용하고, 전원전압이 생성된 후에는 스위칭 레귤레이터를 이용하여 전원전압을 관리하면, 코어 프로세서 시스템에 필요한 전원전압을 빠르고 안정적으로 공급할 수 있다.
코어 프로세서 전원전압 관리 시스템은 LDO 레귤레이터의 동작 유형에 따라서 전원전압을 생성하는 속도에 차이가 발생한다. 아날로그 LDO 레귤레이터는 증폭기의 사용으로 인해서 전원전압을 낮출 수가 없고, 고속 동작을 위해서 대역폭을 크게 설정해야 하는 어려움이 있다. 이에 비해 디지털 LDO 레귤레이터는 증폭기를 사용하지 않아서 전원전압 전압을 크게 낮출 수 있고, 무한대에 가까운 대역폭을 갖기 때문에 고속 동작을 수행하는 데에 용이하다.
그런데, 기존의 디지털 LDO 레귤레이터는 스위치 어레이의 동작이 하나씩 변화하여 필요한 기준전압을 생성하는데 오랜 시간이 소모되고, 기준전압 부근에서 링잉(ringing)하는 문제점이 발생한다. 또한, 기준전압 부근에서 디지털 LDO 레귤레이터의 동작을 빠르게 멈추고, 스위칭 레귤레이터를 동작시켜야 하지만 회로 자체적으로 디지털 LDO 레귤레이터의 동작을 멈추게 하는 시점을 알아내는데 어려움이 있다.
그러면 여기서 기존 디지털 LDO 레귤레이터에 대해 간략하게 설명한다.
도 1은 디지털 LDO 레귤레이터의 회로이다.
도 1을 참조하면, 디지털 LDO 레귤레이터는 비교기(1), 디지털 제어기(2), 스위치 어레이(3), 클럭 생성기(4)로 구성된다. 비교기(1)는 기준전압(VREF)과 디지털 LDO 레귤레이터의 출력전압(VOUT)을 비교한다. 디지털 제어기(2)는 비교기의 출력값('0', '1')에 따라 PMOS, NMOS로 구성된 스위치 어레이(3)의 수를 제어한다. 클럭 생성기(4)는 비교기(1) 및 디지털 제어기(2)에 사용되는 클럭을 생성하고, EN 신호가 '0'이 되면 클럭을 생성하지 않아 전체적인 시스템 동작을 멈추게 한다.
도 2는 기존의 스위치를 한 개씩 제어하는 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
도 2를 참조하면, 기준전압이 급격하게 변화하게 되면 EN 신호가 '1'이 되고, 클럭이 생성되면서 디지털 LDO 레귤레이터의 시스템이 동작하게 된다. 기준전압이 급격하게 증가하는 동안 비교기(1)의 출력이 '0'으로 유지되게 되고, 동작하는 스위치 어레이(3)의 수가 하나씩 증가된다. 스위치 어레이(3)의 수가 증가하면서 출력전압을 증가시키게 되고, 변화한 기준전압에 도달한다.
그런데, 스위치 어레이(3)의 수가 하나씩 증가하므로 기준전압에 도달하기까지 오랜시간이 필요하다. 또한, 기준전압에 도달한 후에는 비교기(1)의 출력에 따라 스위치 어레이(3)의 수를 조금씩 제어하므로 출력전압이 △V만큼 링잉(ringing)하는 문제점이 발생한다.
대한민국 공개특허공보 제10-2008-0041119호(공개일 2008.05.09.)
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 고속 출력전압 크기 조정 기법 및 스위치 온/오프 제어 기법을 통해, 기준전압의 변화에 따라 스위치 온 신호가 발생하면 스위치 어레이의 수를 모두 동작시켜 출력전압이 기준전압에 도달하는 시간을 줄이고, 비교기 교차 출력에 따라 스위치 어레이의 수를 감소시키는 제어를 수행하여 링잉 문제를 해결하고, 출력전압이 설정범위내로 기준전압에 도달하면 디지털 LDO 레귤레이터의 동작을 중지시켜 불필요한 전력소모를 방지할 수 있도록 하는 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터는, 기준전압과 출력전압을 인가받는 비교기; 상기 기준전압의 변화에 따라 스위치 온 신호가 발생하면 스위치 어레이의 수를 모두 동작시키는 제어를 수행하고, 상기 비교기의 교차 출력에 따라 상기 스위치 어레이의 수를 감소시키는 제어를 수행하고, 상기 출력전압이 설정범위내로 상기 기준전압에 도달하면 디지털 LDO 레귤레이터의 동작을 중지시키는 디지털 제어기; 및 상기 디지털 제어기의 제어에 따라 온/오프 스위칭이 이루어지는 스위치 어레이를 포함하는 것을 특징으로 한다.
상기 디지털 제어기는, 상기 비교기의 출력에 따라 하이레벨 펄스 또는 로우레벨 펄스를 생성하는 제 1 레벨 펄스 생성기; 상기 펄스를 클럭으로 사용하고, 상기 스위치 온 신호에 따라 스위치 어레이의 수를 제어하는 쉬프트 레지스터; 상기 스위치 온 신호를 생성하는 스위치 온 신호 생성부; 및 상기 쉬프트 레지스터의 마지막 출력이 '0'일 때 생성된 FRZ 신호에 의해 클럭 생성을 중지하는 클럭 생성기를 포함한다.
상기 스위치 온 신호 생성부는, 상기 기준전압의 변화에 따라 생성된 EN 신호와 클럭을 인가받는 D 플립플롭; 상기 D 플립플롭의 출력에 따라 하이레벨 펄스 또는 로우레벨 펄스를 생성하는 제 2 레벨 펄스 생성기; 및 상기 제 2 레벨 펄스 생성기의 출력과 상기 FRZ 신호에 의해 상기 스위치 온 신호를 생성하여 상기 쉬프트 레지스터로 출력하는 SR 플립플롭을 포함한다.
상기 스위치 어레이는, 상기 디지털 제어기에 연결된 NOT 게이트와, 상기 NOT 게이트 및 상기 비교기의 출력단에 연결된 OR 게이트와, 상기 디지털 제어기 및 상기 비교기의 출력단에 연결된 AND 게이트를 포함하는 로직 게이트; 및 상기 OR 게이트에 연결된 PMOS와, 상기 AND 게이트에 연결된 NMOS를 포함하는 스위치를 포함한다.
상술한 바와 같이, 본 발명에 의한 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터에 따르면, 고속 출력전압 크기 조정 기법을 이용하여 기존의 스위치를 한 개씩 제어하는 기법을 이용하는 경우 발생하는 불필요한 시간 소모 및 링잉 문제점을 개선하여 고속이면서 안정적인 출력전압을 생성할 수 있을 뿐 아니라, 전원전압 관리 시스템의 전력 효율을 높게 유지할 수 있다.
도 1은 기존의 디지털 LDO 레귤레이터 회로도이다.
도 2는 기존의 스위치를 한 개씩 제어하는 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
도 3은 본 발명의 일 실시예에 의한 고속 출력전압 크기 조정 기법 및 스위치 온/오프 제어 기법을 이용한 디지털 LDO레귤레이터의 동작 타이밍 다이어그램이다.
도 4는 본 발명의 일 실시예에 의한 고속 출력전압 크기 조정 기법 및 스위치 온/오프 제어 기법을 이용한 디지털 제어기 회로이다.
도 5는 본 발명의 일 실시예에 의한 고속 출력전압 크기 조정 기법을 이용한 스위치 어레이 회로이다.
이하, 본 발명의 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 의한 고속 출력전압 크기 조정 기법 및 스위치 온/오프 제어 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
도 3을 참조하면, 기준전압이 급격하게 변화하게 되면 EN 신호가 '1'이 되고, 클럭이 생성되면서 디지털 LDO 레귤레이터의 시스템이 동작하게 된다. EN 신호는 FRZ 신호를 '1'에서 '0'으로 변화하게 만들고, 스위치 온(Switches ON) 신호를 생성한다. '1'이 된 스위치 온 신호는 출력전압을 변화한 기준전압에 도달시키도록 스위치 어레이를 켜는 역할을 한다. 기존의 스위치 어레이의 수를 하나씩 조절하는 것과는 달리 고속 출력전압 생성기법은 스위치 온 신호가 발생 한 후에 비교기의 출력에 따라 PMOS나 NMOS에 연결되는 모든 스위치 어레이의 수를 모두 켜거나 끔(K개)으로써 기준전압을 빠르게 추적하게 된다.
그리고 기존의 디지털 LDO 레귤레이터에서 발생하는 링잉하는 문제점을 해결하기 위해서 출력전압이 기준전압 부근에 도달하게 되면 동작하는 스위치 어레이의 수를 K → K/2 → K/4 → … 로 제어하여 변화하는 출력전압의 기울기를 줄인다.
또한, 스위치 온/오프 제어 기법을 이용하여 비교기의 출력이 '0'과 '1'을 기준이상 반복하게 되면 출력전압이 기준전압에서 오차 범위 내에서 정착하고 있다고 판단하여 FRZ 신호를 생성하게 된다. FRZ 신호는 스위치 온 신호 및 클럭 생성을 멈추게 만들고, 이는 전체적인 디지털 LDO 레귤레이터의 동작을 멈추게 하여 불필요한 전력 소모를 줄인다.
도 4는 본 발명의 일 실시예에 의한 고속 출력전압 크기 조정 기법 및 스위치 온/오프 제어 기법을 이용한 디지털 제어기 회로이다.
도 4를 참조하면, 고속 출력전압 크기 조정 기법 및 스위치 온/오프 제어 기법을 이용한 디지털 제어기 회로는 비교기(11), 2개의 레벨-펄스 생성기(12, 15), N비트 쉬프트-레지스터(13), 2종류의 플립플롭(14, 16), FRZ 신호로 제어되는 클럭 생성기(17)로 구성된다. 비교기(11)의 출력을 입력으로 받는 레벨-펄스 생성기(12)는 비교기(11)의 출력이 '0'과 '1'이 발생하면 펄스를 생성하고, 이 때 생성된 펄스(comparator cross output ; 이하, "비교기 교차 출력"이라 함)는 N비트 쉬프트-레지스터(13)의 클럭으로 사용된다. N비트 쉬프트-레지스터(13)는 스위치 온 신호가 발생하기 전에 셋(set) 명령을 내려 모든 출력은 '1'이 된다. 스위치 온 신호가 생성되면 셋 명령이 제거되고, 스위치 어레이의 수를 제어하는 출력을 생성한다.
또한, 클럭으로 사용되는 비교기 교차 출력(comparator cross output) 신호가 발생할 때마다 '0'을 쉬프트 시키게 되고, 기준(N비트 쉬프트-레지스터의 경우 기준은 N을 의미) 이상의 비교기 교차 출력 신호가 발생하는 경우 쉬프트-레지스터(13)의 마지막 출력이 '0'이 되면서 FRZ 신호를 생성한다. 생성된 FRZ 신호는 클럭 생성기(17)에 인가되어 클럭 생성을 멈추게 한다.
쉬프트-레지스터(13)에 셋 명령을 인가하여 출력값을 초기화 하는 스위치 온 신호는 D-플립플롭(14), 레벨-펄스 생성기(15), SR-플립플롭(16)으로 구성된다. EN이 발생하면 D-플립플롭(14)과 레벨-펄스 생성기(15)를 이용하여 EN 신호가 발생하였는지 인지한다. EN 신호가 인지되면 SR-플립플롭(16)의 셋 명령으로 인가되어 스위치 온 신호가 발생한다. 반대로 쉬프트-레지스터(13)에 의해서 발생된 FRZ 신호는 리셋(reset) 명령으로 인가되어 스위치 온 신호를 오프시킨다.
도 5는 본 발명의 일 실시예에 의한 고속 출력전압 크기 조정 기법을 이용한 스위치 어레이 회로이다.
도 5를 참조하면, 고속 출력전압 생성기법을 이용한 스위치 어레이 회로(18)는 NOT 게이트(181), OR 게이트(182), AND 게이트(183), PMOS(184), NMOS(185)로 구성된다. 디지털 제어기 회로의 쉬프트-레지스터에 의해서 발생한 스위치 신호(SW1 ~ SW n)와 비교기의 출력단을 로직 게이트(181, 182, 183)에 연결하여 PMOS(184), NMOS(185)를 제어한다. 스위치 어레이의 PMOS(184), NMOS(185) 너비/길이 비는 첫 단이 K/2이고, 두 번째 단이 K/4이며, 단이 늘어날수록 1/2배로 줄어든다. 쉬프트-레지스터가 셋 명령에 의해서 출력값(SW1 ~ SW n)이 모두'1'이 된 상태에서 출력전압을 조절하기 시작한다. 셋 명령이 제거되고, 디지털 제어기에서 스위치 어레이의 스위치를 제어하게 되면, 비교기의 출력값에 따라서 모든 단의 PMOS(184) 및 NMOS(185)를 켜거나 끔(모든 단에 의해서 동작하는 스위치 개수 = K/2 + K/4 + K/8 + … = K)으로써 출력전압은 기준전압을 고속으로 추적하게 된다. 출력전압이 기준전압을 추적하여 기준전압 부근에 도달하게 되면 비교기의 출력 상태('0' → '1' 또는 '0' → '1'인 상태)가 변화하게 되고, 비교기 교차 출력 신호가 발생하게 된다. 비교기 교차 출력 신호는 디지털 제어기의 쉬프트-레지스터의 클럭으로 사용되고, '0'의 데이터를 쉬프트 함으로써 SW 1은 '0'의 상태가 되어 첫 번째 단의 스위치 어레이는 동작을 하지 않게 된다. K/2의 트랜지스터 너비/길이 비를 가진 스위치 어레이를 제외한 나머진 단의 스위치 어레이는 비교기의 출력에 따라서 동작이 되어 지고, 출력전압에 영향을 미치는 스위치 개수는 1/2배로 줄어들게 된다. 다시 출력전압이 기준전압을 추적하여 비교기의 출력 상태가 변화하면 비교기 교차 출력 신호가 발생하게 되고, 쉬프트-레지스터를 동작시켜 두 번째 단의 SW 2는 '0'인 상태가 된다. SW 1과 SW 2가 '0'인 상태이므로 첫 번째, 두 번째 단의 스위치 어레이는 동작하지 않게 되어 스위치 개수는 초기의 1/4배로 줄어들게 된다. 앞에서의 동작이 n번 반복한 후, FRZ 신호가 발생하면 전체적인 동작을 멈춰 불필요한 전력 소모를 줄인다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
11 : 비교기
12, 15 : 레벨-펄스 생성기
13 : 쉬프트-레지스터
14, 16 : 플립플롭
17 : 클럭 생성기
18 : 스위치 어레이 회로

Claims (4)

  1. 기준전압과 출력전압을 인가받는 비교기;
    상기 기준전압의 변화에 따라 스위치 온 신호가 발생하면 스위치 어레이의 수를 모두 동작시키는 제어를 수행하고, 상기 비교기의 교차 출력에 따라 상기 스위치 어레이의 수를 감소시키는 제어를 수행하고, 상기 출력전압이 설정범위내로 상기 기준전압에 도달하면 디지털 LDO 레귤레이터의 동작을 중지시키는 디지털 제어기; 및
    상기 디지털 제어기의 제어에 따라 온/오프 스위칭이 이루어지는 스위치 어레이를 포함하는 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터.
  2. 제1항에 있어서,
    상기 디지털 제어기는,
    상기 비교기의 출력에 따라 하이레벨 펄스 또는 로우레벨 펄스를 생성하는 제 1 레벨 펄스 생성기;
    상기 펄스를 클럭으로 사용하고, 상기 스위치 온 신호에 따라 스위치 어레이의 수를 제어하는 쉬프트 레지스터;
    상기 스위치 온 신호를 생성하는 스위치 온 신호 생성부; 및
    상기 쉬프트 레지스터의 마지막 출력이 '0'일 때 생성된 FRZ 신호에 의해 클럭 생성을 중지하는 클럭 생성기를 포함하는 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터.
  3. 제2항에 있어서,
    상기 스위치 온 신호 생성부는,
    상기 기준전압의 변화에 따라 생성된 EN 신호와 클럭을 인가받는 D 플립플롭;
    상기 D 플립플롭의 출력에 따라 하이레벨 펄스 또는 로우레벨 펄스를 생성하는 제 2 레벨 펄스 생성기; 및
    상기 제 2 레벨 펄스 생성기의 출력과 상기 FRZ 신호에 의해 상기 스위치 온 신호를 생성하여 상기 쉬프트 레지스터로 출력하는 SR 플립플롭을 포함하는 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터.
  4. 제1항에 있어서,
    상기 스위치 어레이는,
    상기 디지털 제어기에 연결된 NOT 게이트와,
    상기 NOT 게이트 및 상기 비교기의 출력단에 연결된 OR 게이트와,
    상기 디지털 제어기 및 상기 비교기의 출력단에 연결된 AND 게이트를 포함하는 로직 게이트; 및
    상기 OR 게이트에 연결된 PMOS와, 상기 AND 게이트에 연결된 NMOS를 포함하는 스위치를 포함하는 고속 출력전압 크기 조정 기법을 이용한 디지털 LDO 레귤레이터.
KR1020130100492A 2013-08-23 2013-08-23 고속 출력전압 크기 조정 기법을 이용한 디지털 ldo 레귤레이터 KR101428941B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130100492A KR101428941B1 (ko) 2013-08-23 2013-08-23 고속 출력전압 크기 조정 기법을 이용한 디지털 ldo 레귤레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130100492A KR101428941B1 (ko) 2013-08-23 2013-08-23 고속 출력전압 크기 조정 기법을 이용한 디지털 ldo 레귤레이터

Publications (1)

Publication Number Publication Date
KR101428941B1 true KR101428941B1 (ko) 2014-08-08

Family

ID=51750117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130100492A KR101428941B1 (ko) 2013-08-23 2013-08-23 고속 출력전압 크기 조정 기법을 이용한 디지털 ldo 레귤레이터

Country Status (1)

Country Link
KR (1) KR101428941B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160052920A (ko) * 2014-10-29 2016-05-13 고려대학교 산학협력단 디지털 제어방식의 이중모드 ldo 레귤레이터 및 그 제어 방법
CN105676933A (zh) * 2016-03-08 2016-06-15 中山大学 一种快速启动型数字低压差稳压器
US10108211B2 (en) 2017-02-03 2018-10-23 SK Hynix Inc. Digital low drop-out regulator
US10126766B2 (en) 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
CN109933119A (zh) * 2019-04-26 2019-06-25 西安中颖电子有限公司 一种线性稳压器
KR20190091689A (ko) * 2018-01-29 2019-08-07 충북대학교 산학협력단 완료 신호를 포함하는 비교기를 이용하여 출력 전압 리필을 줄인 디지털 ldo 장치 및 디지털 ldo 장치의 운용 방법
KR20190091674A (ko) * 2018-01-29 2019-08-07 충북대학교 산학협력단 디지털 ldo 레귤레이터 제어 방법 및 디지털 ldo 레귤레이터 제어 장치
KR102028655B1 (ko) * 2018-04-02 2019-10-04 고려대학교 산학협력단 대기전류를 절감하는 디지털 ldo 레귤레이터
CN111414033A (zh) * 2019-01-06 2020-07-14 联咏科技股份有限公司 一种低压降稳压器和相关方法
CN112286274A (zh) * 2020-10-23 2021-01-29 海光信息技术股份有限公司 一种数字低压差稳压器及电子设备
DE102018124351B4 (de) 2017-10-11 2024-06-06 Hyundai Mobis Co., Ltd. Echtzeit-steigungssteuerungsvorrichtung für einen spannungsregler und verfahren zum betreiben dieser vorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005168277A (ja) 2003-08-21 2005-06-23 Marvell World Trade Ltd デジタル低ドロップアウトレギュレータ
US20110095803A1 (en) 2004-06-15 2011-04-28 Koninklijke Philips Electronics N.V. Adaptive control of power supply for integrated circuits
KR101198852B1 (ko) 2012-03-19 2012-11-07 강원대학교산학협력단 디지털 제어 방식을 이용한 ｌｄｏ 레귤레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005168277A (ja) 2003-08-21 2005-06-23 Marvell World Trade Ltd デジタル低ドロップアウトレギュレータ
US20100277141A1 (en) 2003-08-21 2010-11-04 Sehat Sutardja Digital low dropout regulator
US20110095803A1 (en) 2004-06-15 2011-04-28 Koninklijke Philips Electronics N.V. Adaptive control of power supply for integrated circuits
KR101198852B1 (ko) 2012-03-19 2012-11-07 강원대학교산학협력단 디지털 제어 방식을 이용한 ｌｄｏ 레귤레이터

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101621367B1 (ko) 2014-10-29 2016-06-01 고려대학교 산학협력단 디지털 제어방식의 이중모드 ldo 레귤레이터 및 그 제어 방법
KR20160052920A (ko) * 2014-10-29 2016-05-13 고려대학교 산학협력단 디지털 제어방식의 이중모드 ldo 레귤레이터 및 그 제어 방법
US10678280B2 (en) 2016-01-26 2020-06-09 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
US10126766B2 (en) 2016-01-26 2018-11-13 Samsung Electronics Co., Ltd. Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
CN105676933A (zh) * 2016-03-08 2016-06-15 中山大学 一种快速启动型数字低压差稳压器
US10108211B2 (en) 2017-02-03 2018-10-23 SK Hynix Inc. Digital low drop-out regulator
DE102018124351B4 (de) 2017-10-11 2024-06-06 Hyundai Mobis Co., Ltd. Echtzeit-steigungssteuerungsvorrichtung für einen spannungsregler und verfahren zum betreiben dieser vorrichtung
KR20190091689A (ko) * 2018-01-29 2019-08-07 충북대학교 산학협력단 완료 신호를 포함하는 비교기를 이용하여 출력 전압 리필을 줄인 디지털 ldo 장치 및 디지털 ldo 장치의 운용 방법
KR20190091674A (ko) * 2018-01-29 2019-08-07 충북대학교 산학협력단 디지털 ldo 레귤레이터 제어 방법 및 디지털 ldo 레귤레이터 제어 장치
KR102030264B1 (ko) 2018-01-29 2019-10-08 충북대학교 산학협력단 완료 신호를 포함하는 비교기를 이용하여 출력 전압 리필을 줄인 디지털 ldo 장치 및 디지털 ldo 장치의 운용 방법
KR102083073B1 (ko) 2018-01-29 2020-02-28 충북대학교 산학협력단 디지털 ldo 레귤레이터 제어 방법 및 디지털 ldo 레귤레이터 제어 장치
KR102028655B1 (ko) * 2018-04-02 2019-10-04 고려대학교 산학협력단 대기전류를 절감하는 디지털 ldo 레귤레이터
CN111414033A (zh) * 2019-01-06 2020-07-14 联咏科技股份有限公司 一种低压降稳压器和相关方法
CN111414033B (zh) * 2019-01-06 2022-04-19 联咏科技股份有限公司 一种低压降稳压器和相关方法
CN109933119A (zh) * 2019-04-26 2019-06-25 西安中颖电子有限公司 一种线性稳压器
CN112286274A (zh) * 2020-10-23 2021-01-29 海光信息技术股份有限公司 一种数字低压差稳压器及电子设备

Similar Documents

Publication Publication Date Title
KR101428941B1 (ko) 고속 출력전압 크기 조정 기법을 이용한 디지털 ldo 레귤레이터
US20120126879A1 (en) Apparatus and method for controlling power gating in an integrated circuit
US20140125300A1 (en) Method and apparatus reduced switch-on rate low dropout regulator (ldo) bias and compensation
KR101559908B1 (ko) 반도체 메모리 장치의 내부전압 발생회로
US8040177B2 (en) Internal voltage generating circuit of semiconductor device
CN113568467B (zh) 并联低压差调节器
US20080284407A1 (en) Electronic circuit power supply device and electronic circuit
KR20180026957A (ko) 듀티 보정장치 및 이를 포함하는 반도체 장치
CN104601163A (zh) 体偏置控制电路
US8498173B2 (en) Semiconductor device and memory system comprising the same
US11264060B2 (en) Voltage regulation system for memory bit cells
US11374568B2 (en) Semiconductor apparatus including power gating circuits
KR20070074991A (ko) 동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부전압 발생 장치 및 발생 방법
JP2011198845A (ja) 半導体回路装置
US6998903B2 (en) Internal supply voltage generator for delay locked loop circuit
CN117595853A (zh) 一种高低功耗切换防止下冲的ldo电路
US20140062583A1 (en) Integrated circuit and method of operating the same
KR100790444B1 (ko) 메모리 장치
JP2008507117A (ja) 性能パラメータの２値制御のための制御方式
WO2009104436A1 (ja) 電源回路装置および電圧制御方法
US9231580B2 (en) Semicondutor apparatus for controlling back bias
Ji et al. A Fully-Digital LDO with Adaptive Clock and Double-Edge-Triggered Shift Register for Quick Response
Seçkiner et al. An NBTI-aware digital low-dropout regulator with adaptive gain scaling control
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
TW202017290A (zh) 數位線性調節器與功率金屬氧化物半導體陣列

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130823

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140729

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140804

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140804

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170801

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170801

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190515