KR101198852B1

KR101198852B1 - 디지털 제어 방식을 이용한 ｌｄｏ 레귤레이터

Info

Publication number: KR101198852B1
Application number: KR1020120027665A
Authority: KR
Inventors: 황인철; 오택준
Original assignee: 강원대학교산학협력단
Priority date: 2012-03-19
Filing date: 2012-03-19
Publication date: 2012-11-07

Abstract

본 발명의 디지털 제어 방식의 LDO 레귤레이터에 있어서, 미리 정해진 기준전압 및 상기 LDO 레귤레이터의 출력전압을 입력받고, 상기 기준전압의 크기에 비례하여 지연(delay)값을 갖는 기준전압 펄스를 출력하고, 상기 출력전압의 크기에 비례하여 지연 값을 갖는 출력전압 펄스를 출력하기 위한 전압 시간 변환기, 상기 전압 시간 변환기에서 출력된 상기 기준전압 펄스와 상기 출력전압 펄스와의 지연 값 차이를 위상 오차로 변경하고, 상기 기준전압 펄스와 상기 출력전압 펄스를 비교하여 기준 전압보다 출력 전압이 더 높으면 다운(Down) 신호를 출력하고, 기준 전압보다 출력 전압이 더 낮으면 업(Up) 신호를 출력하는 위상 및 업/다운(up/down) 감지기, 상기 위상 및 업/다운 감지기에서 나온 상기 위상 오차에 따라 결정된 시비율을 갖는 펄스에 대하여 미리 정해진 일정한 양만큼 펄스 폭을 줄여서 출력하는 순환 시간 디지털 변환기, 상기 순환 시간 디지털 변환기에서 출력된 펄스 개수만큼 카운트를 발생시키는 업/다운(up/down) 계수기 및 입력전압과 부하(load) 사이에 둘 이상의 스위치가 연결되어 있어서, 온/오프(on/off)되는 스위치의 수에 따라 상기 부하에 전달되는 입력전압의 정도가 결정되도록 하며, 상기 업/다운 계수기에서 발생된 카운트 수에 비례하여 온(on)되는 스위치 수가 결정되는 방식으로 스위치의 온/오프(on/off)가 동작되며, 상기 출력전압이 출력되는 스위치 열을 포함한다.

Description

디지털 제어 방식을 이용한 ＬＤＯ 레귤레이터 {LDO regulator using digital control}

본 발명은 LDO 레귤레이터에 관한 것으로서, 더욱 상세하게는 원활한 전원 공급을 요하는 모든 어플리케이션에 사용될 수 있는 LDO 레귤레이터에 관한 것이다.

전압 레귤레이터는 다양한 전기 및 전자-기계 애플리케이션에서 이용된다. 예를 들어, DC 전압 레귤레이터는 일반적으로 가변 DC 전압 입력을 받아서 정류된 DC 전압 출력을 생성하는 정적 회로와 연계하여 구현된다. 출력 전압은 입력 전압과 출력 부하 전류에서의 변화에 대하여 유지된다. 산업적이고 상용의 애플리케이션에서 널리 이용되는 전압 레귤레이터의 한 종류는 LDO 레귤레이터(low dropout regulator)이다. 또한, LDO 레귤레이터는 정류를 정지하기 전에 인가되는 낮은 전압을 이용하여 기능하는 것으로 알려져 있다.

LDO 레귤레이터는 전류 효율을 높이기 위해서 정상 상태 정전류(Quiescent current)를 줄여야 한다. 기존의 아날로그 회로는 LDO 레귤레이터의 안정도 및 부하전류에 따른 응답시간을 개선하도록 구성되며, 이에 따라 정상 상태 정전류가 증가하는 단점이 있고, 공급 전압이 감소함에 따라 설계상의 어려움이 있다.

종래 디지털 제어 방식의 LDO 레귤레이터는 순차검색(Sequential Search) 방식을 사용하기 때문에, 시동 시간(start-up time)이 느릴 뿐만 아니라, 부하 전류에 있어서 갑작스러운 변화에 따른 정착시간(Settling time)이 느리다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 높은 전류 효율을 가지며, 기존의 디지털 제어방식의 LDO 레귤레이터보다 부하전류 및 응답시간을 개선시킬 뿐 아니라, 전류에 따른 출력전압의 가변이 가능한 디지털 제어방식의 LDO 레귤레이터를 제공하는데 그 목적이 있다.

또한, 본 발명은 빠른 시동시간 및 정착시간을 구현하며, 출력전압 가변이 가능한 디지털 제어 방식의 LDO 레귤레이터를 제공하는데 그 다른 목적이 있다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

이와 같은 목적을 달성하기 위한 본 발명의 디지털 제어 방식의 LDO 레귤레이터에 있어서, 미리 정해진 기준전압 및 상기 LDO 레귤레이터의 출력전압을 입력받고, 상기 기준전압의 크기에 비례하여 지연(delay)값을 갖는 기준전압 펄스를 출력하고, 상기 출력전압의 크기에 비례하여 지연 값을 갖는 출력전압 펄스를 출력하기 위한 전압 시간 변환기, 상기 전압 시간 변환기에서 출력된 상기 기준전압 펄스와 상기 출력전압 펄스와의 지연 값 차이를 위상 오차로 변경하고, 상기 기준전압 펄스와 상기 출력전압 펄스를 비교하여 기준 전압보다 출력 전압이 더 높으면 다운(Down) 신호를 출력하고, 기준 전압보다 출력 전압이 더 낮으면 업(Up) 신호를 출력하는 위상 및 업/다운(up/down) 감지기, 상기 위상 및 업/다운 감지기에서 나온 상기 위상 오차에 따라 결정된 시비율을 갖는 펄스에 대하여 미리 정해진 일정한 양만큼 펄스 폭을 줄여서 출력하는 순환 시간 디지털 변환기, 상기 순환 시간 디지털 변환기에서 출력된 펄스 개수만큼 카운트를 발생시키는 업/다운(up/down) 계수기 및 입력전압과 부하(load) 사이에 둘 이상의 스위치가 연결되어 있어서, 온/오프(on/off)되는 스위치의 수에 따라 상기 부하에 전달되는 입력전압의 정도가 결정되도록 하며, 상기 업/다운 계수기에서 발생된 카운트 수에 비례하여 온(on)되는 스위치 수가 결정되는 방식으로 스위치의 온/오프(on/off)가 동작되며, 상기 출력전압이 출력되는 스위치 열을 포함한다.

상기 기준 전압 펄스와 상기 출력 전압 펄스의 차이가 미리 정해진 기준치 이상이면, 상기 업/다운 계수기에서 출력되는 카운트 수를 증가시키는 고속모드로 전환하도록 하는 고속모드 감지기를 더 포함할 수 있다.

상기 고속모드 감지기는, 상기 출력 전압 펄스를 지연시키기 위한 제1 지연소자, 상기 기준 전압 펄스를 지연시키기 위한 제2 지연소자, 상기 제2 지연소자의 출력신호를 지연시키기 위한 제3 지연소자, 상기 제1 지연소자의 출력신호가 입력단자에 입력되고, 상기 기준전압 펄스가 클럭 단자로 입력되어 Q1 신호를 출력하는 제1 D 플립플롭(D flip-flop), 상기 제1 지연소자의 출력신호가 입력단자에 입력되고, 상기 제3 지연소자의 출력 신호가 클럭 단자로 입력되어 Q2 신호를 출력하는 제2 D 플립플롭 및 상기 Q1 신호와 Q2 신호에 따라 고속모드 여부를 제어하는 고속모드 컨트롤러를 포함하여 이루어질 수 있다.

상기 고속모드 컨트롤러는 상기 Q1 신호가 로우(low)이고 상기 Q2 신호가 로우이면 고속모드로 동작하도록 신호를 출력하거나, 상기 Q1 신호가 하이(high)이고 상기 Q2 신호가 하이 이면 고속모드로 동작하도록 신호를 출력하거나, 상기 Q1 신호가 로우(low)이고 상기 Q2 신호가 하이(high)이면 정상 동작하도록 신호를 출력할 수 있다.

상기 스위치 열의 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 상기 업/다운 계수기에서 발생된 카운트 수에 비례하여 턴 온(turn on)되는 MOSFET 수가 결정되는 방식으로 MOSFET가 동작될 수 있다.

본 발명에 의하면 LDO 레귤레이터는 높은 전류 효율을 가지며, 기존의 디지털 제어 방식의 LDO 레귤레이터보다 부하전류 및 응답시간을 개선시켰을 뿐만 아니라 전류에 따른 출력전압의 가변이 가능하다는 효과가 있다.

또한, 본 발명에 의하면 제안하는 디지털 제어방식의 LDO 레귤렐이터는 전압시간 변환기에서 출력전압과 기준전압의 차이를 바로 비교가능하기 때문에, 빠른 시동시간 및 정착시간을 보이며, 전류를 이용한 출력전압의 가변이 가능하다는 효과가 있다.

본 발명은 기존 방식과 다르게 기준전압과 출력전압의 차이를 바로 스위치 열에 전달하기 때문에, 시간응답이 빠를 뿐만 아니라, 업/다운 계수기를 사용하고, 스위치 열의 MOSFET 크기를 2의 배수로 설계함으로써, 컨트롤러의 면적 또한 현저히 줄일 수 있다.

도 1은 본 발명의 일 실시예에 따른 LDO 레귤레이터의 블록도이다.
도 2는 도 1의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 전압시간 변환기의 회로도이다.
도 4는 도 3의 타이밍도이다.
도 5는 도 3의 출력 신호 그래프이다.
도 6은 본 발명의 일 실시예에 따른 고속모드 감지기의 블록도이다.
도 7은 도 6의 타이밍도이다.
도 8은 도 6의 고속모드 컨트롤러에서의 입출력 관계를 나타낸 표이다.

이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 명세서 전반에 걸쳐서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

도 1은 본 발명의 일 실시예에 따른 LDO 레귤레이터의 블록도이고, 도 2는 도 1의 타이밍도이다.

도 1 및 도 2를 참조하면, 본 발명의 LDO 레귤레이터(low dropout regulator)는 전압시간 변환기(110), 위상 및 업/다운(up/down) 감지기(120), 순환 시간 디지털 변환기(130), 업/다운(up/down) 계수기(140), 고속모드 감지기(160)를 포함한다.

LDO 레귤레이터는 미리 정해진 기준전압 및 LDO 레귤레이터의 출력전압을 입력받고, 기준전압의 크기에 비례하여 지연(delay)값을 갖는 기준전압 펄스를 출력하고, 출력전압의 크기에 비례하여 지연 값을 갖는 출력전압 펄스를 출력하기 위한 전압 시간 변환기(110), 전압 시간 변환기(110)에서 출력된 기준전압 펄스와 출력전압 펄스와의 지연 값 차이를 위상 오차로 변경하고, 기준전압 펄스와 출력전압 펄스를 비교하여 기준 전압보다 출력 전압이 더 높으면 다운(Down) 신호를 출력하고, 기준 전압보다 출력 전압이 더 낮으면 업(Up) 신호를 출력하는 위상 및 업/다운(up/down) 감지기(120), 위상 및 업/다운 감지기(120)에서 나온 위상 오차에 따라 결정된 시비율을 갖는 펄스에 대하여 미리 정해진 일정한 양만큼 펄스 폭을 줄여서 출력하는 순환 시간 디지털 변환기(130), 순환 시간 디지털 변환기(130)에서 출력된 펄스 개수만큼 카운트를 발생시키는 업/다운(up/down) 계수기(140), 입력전압과 부하(load) 사이에 둘 이상의 스위치가 연결되어 있어서, 온/오프(on/off)되는 스위치의 수에 따라 부하에 전달되는 입력전압의 정도가 결정되도록 하며, 업/다운 계수기(140)에서 발생된 카운트 수에 비례하여 온(on)되는 스위치 수가 결정되는 방식으로 스위치의 온/오프(on/off)가 동작되며, 출력전압이 출력되는 스위치 열(150) 및 기준 전압 펄스와 출력 전압 펄스의 차이가 미리 정해진 기준치 이상이면, 업/다운 계수기(140)에서 출력되는 카운트 수를 증가시키는 고속모드로 전환하도록 하는 고속모드 감지기(160)를 포함한다.

본 발명의 일 실시예에서 스위치 열(150)의 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 업/다운 계수기(140)에서 발생된 카운트 수에 비례하여 턴 온(turn on)되는 MOSFET 수가 결정되는 방식으로 MOSFET가 동작될 수 있다.

전압 시간 변환기(110)는 기준 전압과 출력 전압의 크기에 따라 지연된 정도가 다른 펄스(pulse)를 각각 출력한다. 즉, 전압 시간 변환기(110)는 기준 전압과 출력 전압의 크기를 이용하여 지연 정도를 결정하고, 결정된 지연 정도의 펄스를 각각 출력하는 것이다.

위상 및 업/다운 감지기(120)는 전압 시간 변환기(110)에서 출력된 두 펄스의 지연된 정도의 차이를 위상 오차로 변경하고, 기준 전압보다 출력 전압이 더 높으면 다운(Down) 신호를 출력하고, 기준 전압보다 출력 전압이 더 낮으면 업(Up) 신호를 출력한다.

본 발명에서 업/다운 계수기(140)는 위상 및 업/다운 감지기(120)에서 출력된 업/다운 신호를 이용하여 뒷단의 카운트를 증가시킬 것인지 감소시킬 것인지를 결정한다.

순환 및 시간 디지털 변환기(130)는 위상 및 업/다운 감지기(120)에서 감지된 위상 오차만큼, 펄스의 양을 조절하여 출력한다. 예를 들어, 순환 및 시간 디지털 변환기(130)는 위상 오차에 관한 펄스 시비율이 0.5이면, 0.01만큼 펄스의 양을 줄이면서 50개의 출력을 내보내는 식이다.

업/다운 계수기(140)는 순환 및 시간 디지털 변환기(130)에서 출력된 펄스의 개수만큼 카운트를 한다. 업/다운 계수기(140)에서 카운트의 증감여부는 업/다운 신호에 따라 결정된다. 본 발명에서 업/다운 계수기(140)에서 출력된 카운트의 양만큼 스위치열(150)의 MOSFET를 턴 온(turn on)시켜서 커패시터의 전하를 증가시킨다.

이러한 구성 블록으로 이루어진 LDO 레귤레이터의 전체 동작을 설명하면 다음과 같다.

전압시간 변환기(110)는 기준전압과 출력전압의 크기에 따라 지연된 정도가 다른 펄스를 출력한다. 즉, 전압 시간 변환기(110)는 기준전압이 크기에 비례하여 지연된 신호를 출력한다. 마찬가지로 전압 시간 변환기(110)는 출력전압의 크기에 비례하여 지연된 신호를 출력한다.

위상 및 업/다운 감지기(120)에서는 전압시간 변환기(110)의 출력(Vref_out신호, Vs_out신호)의 지연정도가 다르므로, 두 출력신호의 위상 오차만큼의 폭을 갖는 펄스(V_ER신호)를 만든다. 이때, 위상 오차는 기준전압과 출력전압의 차이에 대한 정보를 가지고 있다. 기준전압과 출력전압의 차이가 크면 펄스 폭이 커지고, 차이가 작으면 펄스 폭이 작아진다.

순환 시간 디지털 변환기(130)는 위상 및 업/다운 감지기(120)에서 나온 위상 오차를 일정한 펄스의 폭만큼 줄이는 역할을 한다. 즉, 위상오차가 크면 순환 시간 디지털 변환기(130)에서 펄스 폭을 줄이는 양이 일정하기 때문에, 업/다운 계수기(140)에 보내는 신호는 더 많은 펄스폭을 갖게 된다(TDC_OUT).

업/다운 계수기(140)는 순환 시간 디지털 변환기(130)에서 나오는 펄스의 양만큼 카운트를 한다. 이때, 카운트의 개수에 따라 스위치 열(150)의 MOSFET이 턴온되는 숫자가 달라진다.

업/다운 계수기(140)는 위상 및 업/다운 감지기(120)에서 나온 신호(UP_CNT, DN_CNT)에 따라 카운트를 증가시키거나 감소시킨다. 예를 들어, 업/다운 계수기(140)는 UP_CNT =High이면, 1->2->3->4->5로 카운트를 증가사키고, DN_CNT = High이면, 5->4->3->2->1로 카운트를 감소시키게 된다.

본 발명에서는 업/다운 계수기(140)에서 출력되는 카운트의 신호에 따라 스위치열(150)의 스위치인 MOSFET를 턴온 시키거나 턴오프(turn off)시키게 되는데, MOSFET가 많이 턴온될수록 커패시터에 충전되는 전하량이 많아진다.

고속모드 감지기(160)는 기준전압과 출력전압의 차이가 기준치 이상이면, 이를 감지하여 정상모드일 때의 카운트 양보다 더 많은 카운트가 출력되도록 업/다운 계수기(140)의 카운트의 양을 증가시키는 고속모드로 변환한다. 이를 통해, 보다 빠른 시간응답을 얻을 수 있고, 시동응답을 개선할 수 있다.

본 발명의 LDO 레귤레이터에서는 전술한 것과 같은 동작을 반복하면서 위상오차를 최소화시켜서 기준전압과 출력전압이 동일하도록 만든다.

본 발명은 기존 방식과 다르게 기준전압과 출력전압의 차이를 바로 스위치 열(150)에 전달하기 때문에, 시간응답이 빠를 뿐만 아니라, 업/다운 계수기(140)를 사용하고, 스위치 열(150)의 MOSFET 크기를 2의 배수로 설계함으로써, 컨트롤러의 면적 또한 현저히 줄일 수 있다.

도 3은 본 발명의 일 실시예에 따른 전압시간 변환기의 회로도이고, 도 4는 도 3의 타이밍도이고, 도 5는 도 3의 출력 신호 그래프이다.

도 3, 도 4 및 도 5를 참조하면, 전압시간 변환기(110)는 일정한 전류(Iref)를 흘려주는 전류원이 있고, M1,M2,M3는 Iref의 전류를 복사하기 위한 트랜지스터이다.

클럭(CLK) 신호가 하이(High)일 때, M4, M5가 턴 온되고, 이에 따라 커패시터(C)에 충전된 전하가 방전된다.

클럭(CLK)신호가 로우(low)일 때는 M4, M5가 턴 오프(Turn off) 되므로 M2, M3에서 흐르는 전류가 커패시터(C)에 충전된다. M2, M3의 전류가 같다면 충전되는 속도(기울기)가 같게 된다.

비교기의 (-) 단의 전압보다 커패시터 전압이 상승하면 비교기 출력이 1이 된다. 즉 Vout과 Vref의 전압이 다르면 그 차이만큼 위상차가 나게 된다.

전체적으로 보면, Vref와 Vout의 전압이 같을 때, 위상 차가 0이 되는데, Vs_CAP과 Vref_CAP의 충전되는 속도가 다르면 Vref와 Vout의 전압이 다른 값일 때 위상 차이가 0이 된다. 이러한 원리를 이용하여 LDO 레귤레이터의 출력전압을 변경할 수 있다.

기준전압(Vref)이 커패시터(C)의 전압을 넘게 되면 비교기에서 이를 감지하여 펄스(Vref_out, Vs_out)를 출력한다. 출력전압(Vs)은 전술한 바와 같다. 즉. 출력전압에 따라 지연된 정도가 달라진다.

그리고 본 발명의 LDO 레귤레이터에서 위상의 차이를 0으로 만들기 위하여 부궤환 루프가 형성되는데, 락(LOCK) 된 상태에서 기준전압과 출력전압이 동일하면, 비교기 출력의 지연상태도 동일하게 된다.

M2, M3의 전류의 양을 다르게 하면 마찬가지로 본 발명의 LDO 레귤레이터는 위상 차이를 0으로 만들기 위하여 부궤환 루프가 형성되게 되는데, 도 5에서 보는 바와 같이, Vref_CAP과 Vs_cap 신호의 기울기가 달라지고, 기준전압과 출력전압이 다른 상태에서 락(LOCK)이 된다. 이는 본 발명의 LDO 레귤레이터는 출력전압을 전류의 비로 바꿀 수 있다는 것을 의미한다.

도 6은 본 발명의 일 실시예에 따른 고속모드 감지기의 블록도이고, 도 7은 도 6의 타이밍도이고, 도 8은 도 6의 고속모드 컨트롤러에서의 입출력 관계를 나타낸 표이다.

도 6, 도 7 및 도 8을 참조하면, 고속모드 감지기(160)는 D플립플롭(610, 620), 지연소자(640, 650, 660), 고속모드 컨트롤러(630)를 포함하여 이루어진다.

고속모드 감지기(160)는 출력 전압 펄스(Vs out)를 지연시키기 위한 제1 지연소자(640), 기준 전압 펄스(Vref out)를 지연시키기 위한 제2 지연소자(650), 제2 지연소자(650)의 출력신호를 지연시키기 위한 제3 지연소자(660), 제1 지연소자(640)의 출력신호가 입력단자에 입력되고, 기준전압 펄스(Vref out)가 클럭 단자로 입력되어 Q1 신호를 출력하는 제1 D 플립플롭(D flip-flop)(610), 제1 지연소자(640)의 출력신호가 입력단자에 입력되고, 제3 지연소자(660)의 출력 신호가 클럭 단자로 입력되어 Q2 신호를 출력하는 제2 D 플립플롭(620) 및 Q1 신호와 Q2 신호에 따라 고속모드 여부를 제어하는 고속모드 컨트롤러(630)를 포함하여 이루어진다.

본 발명에서 LDO 레귤레이터의 동작방식은 정상동작과, 정상동작의 카운트보다 더 많은 카운트가 발생되도록 하는 고속모드 동작이 있다. 예를 들어, 고속모드 동작은 정상동작의 카운트보다 2~4배의 카운트가 발생되도록 할 수 있다.

전술한 바와 같이, 전압 시간 변환기(110)는 기준전압과 출력전압을 지연된 정도가 다른 펄스로 각각 만들어준다. 본 발명에서 기준전압(Vref)은 지연된 정도가 항상 같은 값을 유지하고, 출력전압(Vs)의 지연된 정도가 달라지게 된다.

그러므로 고속모드 감지기(160)는 출력전압(Vs)과 기준전압(Vref)의 차이가 미리 정해진 기준치 이상으로 커지거나, 기준치 이하로 작아지면 동작하게 된다.

고속모드 감지기(160)는 지연 소자(640, 650, 660)에 의해 일정한 지연된 양을 갖는다. 도 7의 타이밍도는 락(lock) 되었을 때 파형인데, Vref_out과 D1의 간격은 항상 일정하다.

도 7의 타이밍도에서 보는 바와 같이, D1의 상승 신호가 기준치 이상인 경우는 정상동작 범위를 벗어나서 기준전압과 출력전압의 차이가 크다는 것을 의미하므로, 고속모드로 변환한다.

부하 전류에 급격한 급겹한 변화가 있으면 전압시간 변환기(110)에서 출력전압 패스의 지연 정도가 급격히 달라지므로, D2의 상승 파형이 정상동작 범위에서 벗어나게 된다. 그러면 두 개의 D플립플롭(610, 620)의 Q값(Q1, Q2)이 달라지는데, 고속모드 컨트롤러(630)에서 Q값(Q1, Q2)에 따라 고속모드인지 정상모드인지를 결정하는 파형을 출력한다.

고속모드 컨트롤러(160)는 Q1 신호가 로우(low)이고 Q2 신호가 로우이면 고속모드로 동작하도록 신호를 출력하거나, Q1 신호가 하이(high)이고 Q2 신호가 하이 이면 고속모드로 동작하도록 신호를 출력하거나, Q1 신호가 로우(low)이고 상기 Q2 신호가 하이(high)이면 정상 동작하도록 신호를 출력한다.

도 8의 표를 참조하면, Q1이 0이고, Q2가 0일 때, 고속모드 컨트롤러(630)는 고속모드로 결정하며, 이때 BMD OUT은 0을 출력한다.

Q1이 0이고, Q2가 1일 때, 고속모드 컨트롤러(630)는 정상동작으로 결정하며, 이때 BMD OUT은 1을 출력한다.

Q1이 1이고, Q2가 1일 때, 고속모드 컨트롤러(630)는 고속모드로 결정하며, 이때 BMD OUT은 0을 출력한다.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.

110 전압 시간 변환기 120 위상 및 업/다운 감지기
130 순환 시간 디지털 변환기 140 업/다운 계수기
150 스위치 열 160 고속모드 감지기
610, 620 D 플립플롭 630 고속모드 컨트롤러
640, 650, 660 지연소자

Claims

디지털 제어 방식의 LDO 레귤레이터에 있어서,
미리 정해진 기준전압 및 상기 LDO 레귤레이터의 출력전압을 입력받고, 상기 기준전압의 크기에 비례하여 지연(delay)값을 갖는 기준전압 펄스를 출력하고, 상기 출력전압의 크기에 비례하여 지연 값을 갖는 출력전압 펄스를 출력하기 위한 전압 시간 변환기;
상기 전압 시간 변환기에서 출력된 상기 기준전압 펄스와 상기 출력전압 펄스와의 지연 값 차이를 위상 오차로 변경하고, 상기 기준전압 펄스와 상기 출력전압 펄스를 비교하여 기준 전압보다 출력 전압이 더 높으면 다운(Down) 신호를 출력하고, 기준 전압보다 출력 전압이 더 낮으면 업(Up) 신호를 출력하는 위상 및 업/다운(up/down) 감지기;
상기 위상 및 업/다운 감지기에서 나온 상기 위상 오차에 따라 결정된 시비율을 갖는 펄스에 대하여 미리 정해진 일정한 양만큼 펄스 폭을 줄여서 출력하는 순환 시간 디지털 변환기;
상기 순환 시간 디지털 변환기에서 출력된 펄스 개수만큼 카운트를 발생시키는 업/다운(up/down) 계수기; 및
입력전압과 부하(load) 사이에 둘 이상의 스위치가 연결되어 있어서, 온/오프(on/off)되는 스위치의 수에 따라 상기 부하에 전달되는 입력전압의 정도가 결정되도록 하며, 상기 업/다운 계수기에서 발생된 카운트 수에 비례하여 온(on)되는 스위치 수가 결정되는 방식으로 스위치의 온/오프(on/off)가 동작되며, 상기 출력전압이 출력되는 스위치 열을 포함하는 LDO 레귤레이터.
제1항에 있어서,
상기 기준 전압 펄스와 상기 출력 전압 펄스의 차이가 미리 정해진 기준치 이상이면, 상기 업/다운 계수기에서 출력되는 카운트 수를 증가시키는 고속모드로 전환하도록 하는 고속모드 감지기를 더 포함하는 것을 특징으로 하는 LDO 레귤레이터.
제2항에 있어서,
상기 고속모드 감지기는,
상기 출력 전압 펄스를 지연시키기 위한 제1 지연소자;
상기 기준 전압 펄스를 지연시키기 위한 제2 지연소자;
상기 제2 지연소자의 출력신호를 지연시키기 위한 제3 지연소자;
상기 제1 지연소자의 출력신호가 입력단자에 입력되고, 상기 기준전압 펄스가 클럭 단자로 입력되어 Q1 신호를 출력하는 제1 D 플립플롭(D flip-flop);
상기 제1 지연소자의 출력신호가 입력단자에 입력되고, 상기 제3 지연소자의 출력 신호가 클럭 단자로 입력되어 Q2 신호를 출력하는 제2 D 플립플롭; 및
상기 Q1 신호와 Q2 신호에 따라 고속모드 여부를 제어하는 고속모드 컨트롤러를 포함하여 이루어지는 것을 특징으로 하는 LDO 레귤레이터.
제3항에 있어서,
상기 고속모드 컨트롤러는 상기 Q1 신호가 로우(low)이고 상기 Q2 신호가 로우이면 고속모드로 동작하도록 신호를 출력하는 것을 특징으로 하는 LDO 레귤레이터.
제3항에 있어서,
상기 고속모드 컨트롤러는 상기 Q1 신호가 하이(high)이고 상기 Q2 신호가 하이 이면 고속모드로 동작하도록 신호를 출력하는 것을 특징으로 하는 LDO 레귤레이터.
제3항에 있어서,
상기 고속모드 컨트롤러는 상기 Q1 신호가 로우(low)이고 상기 Q2 신호가 하이(high)이면 정상 동작하도록 신호를 출력하는 것을 특징으로 하는 LDO 레귤레이터.
제1항에 있어서,
상기 스위치 열의 스위치는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)이며, 상기 업/다운 계수기에서 발생된 카운트 수에 비례하여 턴 온(turn on)되는 MOSFET 수가 결정되는 방식으로 MOSFET가 동작되는 것을 특징으로 하는 LDO 레귤레이터.