JP5556399B2

JP5556399B2 - 電流モード制御ｄｃ−ｄｃコンバータおよびその制御回路

Info

Publication number: JP5556399B2
Application number: JP2010131670A
Authority: JP
Inventors: 耕平山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2010-06-09
Filing date: 2010-06-09
Publication date: 2014-07-23
Anticipated expiration: 2030-06-09
Also published as: JP2011259607A

Description

本発明は、メインスイッチをオンオフすることにより入力直流電圧からインダクタンスに蓄積されるエネルギを制御して負荷に直流の出力電圧を供給する電流モード制御ＤＣ−ＤＣコンバータおよびその制御回路に関するものである。

図３は、従来の電流モード制御ＤＣ−ＤＣコンバータを示す回路図である。
電流モード制御ＤＣ−ＤＣコンバータは、インダクタＬ、メインスイッチＱ、ダイオードＤおよび出力コンデンサＣｏｕｔからなる主回路１に入力直流電圧Ｖｉｎを供給して、負荷２に直流の出力電圧Ｖｏｕｔを所定の大きさで出力するように構成されている。ここでは、電流モードＰＷＭ制御回路３によって主回路１のメインスイッチＱを制御している。この電流モードＰＷＭ制御回路３に対して、直列接続された検出抵抗Ｒｄ１，Ｒｄ２からなる電圧検出回路４から帰還電圧Ｖｆｂが、また電流検出抵抗Ｒｃｓからはインダクタ電流に比例する電圧信号が供給されている。

上述した電流モードＰＷＭ制御回路３からは、図示しない発振回路で生成されるオントリガ信号ＯＮtrigが主回路１に供給され、ＤＣ−ＤＣコンバータでは以下の動作が所定の周期毎に繰り返される。

いま、ＲＳラッチ回路５がオントリガ信号ＯＮtrigによりセットされると、ドライバ回路６を介してＲＳラッチ回路５からＨ（High）レベルのゲート信号が主回路１に供給され、これによってメインスイッチＱを導通させる。このとき、メインスイッチＱを介して電流検出抵抗Ｒｃｓに流れているインダクタ電流が増加する。電流検出抵抗Ｒｃｓの両端の電圧Ｖｃｓ＋，Ｖｃｓ−はその差電圧が増幅器７で増幅され、電圧信号Ｖ１として比較器８の非反転入力端子へ出力される。したがって、電流検出抵抗Ｒｃｓの両端電圧、すなわちＶｃｓ＋とＶｃｓ−との差分が増加すると電圧信号Ｖ１が増加し、電圧信号Ｖ１が誤差増幅器９の誤差電圧Ｖｅａに達すると比較器８から出力信号ＯＦＦtrigが出力される。

この比較器８からの出力信号ＯＦＦtrigにより、ＲＳラッチ回路５がリセットされると、ドライバ回路６からメインスイッチＱに供給されるゲート信号がＬ（Low）レベルになる。これにより、メインスイッチＱが遮断されると、インダクタ電流はダイオードＤを介して出力コンデンサＣｏｕｔへと供給される。

このとき、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂが誤差増幅器９の反転入力端子に帰還される。したがって、誤差増幅器９では帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆ１とが比較され、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔが低い場合には誤差増幅器９の誤差電圧Ｖｅａを上昇させ、反対に出力電圧Ｖｏｕｔが高い場合には誤差増幅器９の誤差電圧Ｖｅａを低下させるように動作する。これにより、メインスイッチＱが遮断される時点でのインダクタ電流のピーク値を増減させて、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを目標値に制御している。

なお、クランプ回路を使用して誤差増幅器の誤差電圧Ｖｅａに上限を設けるなどすれば、インダクタ電流の上限値が制限され、メインスイッチＱの過電流を防止することもできる。ここでは、昇圧型ＤＣ−ＤＣコンバータの例を説明したが、降圧型や絶縁型のコンバータにおいても上述の説明は当てはまる。

また、従来の電流モード制御型のスイッチング電源回路には、その制御用ＩＣ内にメタル配線を利用した電流検出抵抗を含み、パワートランジスタの出力電流を精度良く検出するものがあった（特許文献１参照）。

さらに、従来のＤＣ−ＤＣコンバータ制御回路において、負荷の急変に対して、ＤＣ−ＤＣコンバータの応答遅延が発生した場合でも、タイミング調整回路によって、タイミング信号の位相がクロック信号の位相よりも進んでいる場合には、メインスイッチングトランジスタが第１導通状態から第２導通状態へ移行した時点からタイミング調整回路がタイミング信号を出力するまでの遅延時間を位相の進み量に応じて長くし、タイミング信号の位相がクロック信号の位相よりも遅れている場合には、遅延時間を位相の遅れ量に応じて短くするようにして、オンデューティが５０％を超える領域において、出力電流の低下を防止すること、および、コイル電流の低調波発振を防止するようにしたものがあった（特許文献２参照）。

特開平９−９３９１２号公報（段落番号［００１８］〜［００４１］、図１）特開２００７−１５９３１９号公報（段落番号［００１７］〜［００５１］、図１〜図７）

しかしながら、特許文献１のスイッチング電源回路および特許文献２のＤＣ−ＤＣコンバータは、いずれも上述した図３に示すものと同様の回路構成を基本とする電流モード制御ＤＣ−ＤＣコンバータであって、図３の電流モード制御ＤＣ−ＤＣコンバータがもつ問題を共有している。すなわち、上述した図３に示す回路構成の場合、電流検出抵抗Ｒｃｓの両端電圧を増幅器７で増幅してから比較器８で比較しているため、インダクタ電流の検出に増幅器７での信号遅延が影響するという問題があった。比較器８は増幅器７での信号遅延時間だけ前の時間のインダクタ電流を監視していることになるので、比較器８の出力が反転する瞬間のインダクタ電流は、本来メインスイッチＱを遮断すべき電流値より大きくなってしまうのである。

特に、比較器８への電圧信号Ｖ１の上限値を制限して過電流防止を行う場合、インダクタ電流の検出精度は増幅器７の精度に依存するが、増幅器７を高精度かつ高速なものとして設計することが困難、もしくは回路規模が大きくなりすぎて製造コスト上問題であった。

本発明はこのような点に鑑みてなされたものであり、簡単な回路構成で高精度な電流制限機能を備えた電流モード制御ＤＣ−ＤＣコンバータおよびその制御回路を提供することを目的とする。

本発明では、上記問題を解決するために、メインスイッチをオンオフすることにより入力直流電圧からインダクタンスに蓄積されるエネルギを制御して負荷に直流の出力電圧を供給する電流モード制御ＤＣ−ＤＣコンバータおよびその制御回路が提供される。この電流モード制御ＤＣ−ＤＣコンバータは、前記メインスイッチに流れる電流値に応じた大きさで第１、第２の電圧信号を生成する抵抗回路、および、前記メインスイッチのオンオフタイミングを決定するラッチ回路と、前記出力電圧に応じた帰還電圧信号と第１の基準電圧信号を比較して誤差電圧を出力する誤差増幅器と、前記誤差電圧と第２の基準電圧信号との比較結果に応じて前記第１の電圧信号の電圧値を所定のシフト電圧値だけレベルシフトさせて第３の基準電圧信号を出力するレベルシフト回路と、前記第３の基準電圧信号と前記抵抗回路からの前記第２の電圧信号とを比較して、前記ラッチ回路のオフトリガ信号を発生させる比較器とを有する制御回路、を備え、前記レベルシフト回路は、定電流源と、前記定電流源からの電流の少なくとも一部を流して前記第１の電圧信号の電圧値に加算される前記シフト電圧値を生成するシフト電圧値生成用抵抗回路と、前記定電流源からの電流を分流して前記定電流源から前記シフト電圧値生成用抵抗回路に流れる電流の大きさを調整する調整用抵抗回路と、前記調整用抵抗回路と直列に接続されて前記誤差電圧をゲート信号とした第１のＭＯＳトランジスタと、前記シフト電圧値生成用抵抗回路と前記定電流源との間に接続されて前記第２の基準電圧信号をゲート信号とした第２のＭＯＳトランジスタと、を有し、前記シフト電圧値を前記誤差電圧の大きさに対応して変化させるようにしたことを特徴とする。

本発明によれば、簡単な回路構成で高精度な電流制限機能を備え、かつ、高速で動作する電流モード制御ＤＣ−ＤＣコンバータおよびその制御回路を実現できる。

実施の形態に係る電流モード制御ＤＣ−ＤＣコンバータを示す回路図である。図１のレベルシフト回路の一例を示す回路図である。従来の電流モード制御ＤＣ−ＤＣコンバータを示す回路図である。

以下、図面を参照してこの発明の実施の形態について説明する。図１は、実施の形態に係る電流モード制御ＤＣ−ＤＣコンバータを示す回路図である。
図１の電流モード制御ＤＣ−ＤＣコンバータは、図３に示した従来のものと同様、インダクタＬ、メインスイッチＱ、ダイオードＤおよび出力コンデンサＣｏｕｔからなる主回路１に入力直流電圧Ｖｉｎが供給されていて、負荷２に直流の出力電圧Ｖｏｕｔを所定の大きさで出力するように構成されている。ここでは、電流モードＰＷＭ制御回路１０において、電流検出抵抗Ｒｃｓから入力される両端の電圧Ｖｃｓ＋，Ｖｃｓ−で電流検出を行うための回路構成と、ＲＳラッチ回路５へのリセット信号を生成する回路構成が図３のものとは異なっている。

すなわち、ＲＳラッチ回路５へのリセット信号を生成する比較器８には、その非反転入力端子（＋）に電流検出抵抗Ｒｃｓの一方端子と接続され、そこに高電位側電圧信号Ｖｃｓ＋が供給され、反転入力端子（−）にはレベルシフト回路１１が接続されている。レベルシフト回路１１は、誤差増幅器９の出力端子と接続されるとともに、電流検出抵抗Ｒｃｓの他方端子と接続されている。レベルシフト回路１１には、任意に設定可能な第２の基準電圧Ｖｒｅｆ２が供給され、誤差増幅器９からの誤差電圧Ｖｅａを基準電圧Ｖｒｅｆ２と比較している。

レベルシフト回路１１は、電流検出抵抗Ｒｃｓの低電位側電圧信号Ｖｃｓ−を誤差電圧Ｖｅａと基準電圧Ｖｒｅｆ２との比較結果に応じてレベル変換した基準電圧信号Ｖａを生成し、この基準電圧信号Ｖａが比較器８の反転入力端子（−）へ出力される。比較器８では、電流検出抵抗Ｒｃｓの低電位側電圧信号Ｖｃｓ−をレベル変換した基準電圧信号Ｖａが電流検出抵抗Ｒｃｓの高電位側電圧信号Ｖｃｓ＋と比較される。こうして、基準電圧信号Ｖａを超える大きな電流が電流検出抵抗Ｒｃｓで検出されると、ＲＳラッチ回路５へのリセット信号ＯＦＦtrigを生成する（Ｈレベルにする）ように構成されている。

ここで、基準電圧信号Ｖａは誤差増幅器９の誤差電圧Ｖｅａが上昇すると増加し、誤差電圧Ｖｅａが低下すると減少するように変化する。これにより、インダクタ電流のピーク値を増減させることができ、図３の従来回路と同様に、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔを目標値に制御することができる。また、レベルシフト回路１１での基準電圧信号Ｖａに上限値を設けることによって、インダクタ電流の上限値が制限され、メインスイッチＱでの過電流を防止することもできる。

図２は、図１のレベルシフト回路の一例を示す回路図である。
レベルシフト回路１１は、出力電流最大値がＩｌｉｍに規定された定電流源２０、２つのＰチャネル型のＭＯＳトランジスタＱ１，Ｑ２、および２つの抵抗Ｒ１，Ｒ２から構成され、３つの入力信号用の端子１２〜１４と１つの出力信号用の端子１５を備えている。

定電流源２０は、バイアス電源Ｖｂによって駆動される。この定電流源２０には、調整用の抵抗Ｒ１を介してＭＯＳトランジスタＱ１のソース端子が接続されるとともに、ＭＯＳトランジスタＱ２のソース端子が直接に接続されている。ＭＯＳトランジスタＱ１は、そのドレイン端子が接地され、ゲート端子には端子１２から誤差増幅器９の誤差電圧Ｖｅａが供給されている。また、ＭＯＳトランジスタＱ２のドレイン端子は、抵抗Ｒ２を介して端子１３と接続され、そこに電流検出抵抗Ｒｃｓの低電位側電圧信号Ｖｃｓ−が供給されている。また、ＭＯＳトランジスタＱ２のゲート端子は端子１４と接続され、この端子１４には第２の基準電圧Ｖｒｅｆ２が供給されている。ＭＯＳトランジスタＱ２のドレイン端子と抵抗Ｒ２との接続点は、端子１５と接続され、ここから基準電圧信号Ｖａが比較器８に出力される。

上述した構成のレベルシフト回路１１では、端子１３に入力する低電位側電圧信号Ｖｃｓ−は、抵抗Ｒ２を介して端子１５から基準電圧信号Ｖａとして出力される。また、定電流源２０からＭＯＳトランジスタＱ１，Ｑ２に流れる電流は、それぞれ端子１２，１４からのゲート信号、すなわち誤差増幅器９の誤差電圧Ｖｅａと第２の基準電圧Ｖｒｅｆ２に応じて決定される。すなわち、Ｐチャネル型のＭＯＳトランジスタＱ１，Ｑ２がそれぞれ誤差電圧Ｖｅａ，第２の基準電圧Ｖｒｅｆ２に対するソースフォロワ回路を構成していることから、ＭＯＳトランジスタＱ１，Ｑ２のソース端子の電圧（すなわち抵抗Ｒ１の両端の電圧）がそれぞれのゲート端子の電圧で規定され、これにより定電流源２０から供給される電流のうち抵抗Ｒ１に分流される電流の電流値が決定される。したがって、ＭＯＳトランジスタＱ２を介して抵抗Ｒ２に流れる電流Ｉｓは、端子１２での誤差電圧Ｖｅａと端子１４での第２の基準電圧Ｖｒｅｆ２の大きさに応じて変化する。この抵抗Ｒ２に流れる電流Ｉｓの電流値をＩｓとした場合に、端子１３と端子１５との間の電位差（レベルシフト電圧）Ｖ２は、次式で決まる。

Ｖ２＝Ｒ２・Ｉｓ
いま、誤差増幅器９での誤差電圧Ｖｅａがバイアス電源Ｖｂの電圧に比較して十分に高いとすれば、定電流源２０から抵抗Ｒ１に分流される電流はゼロとなり、抵抗Ｒ２に流れる電流Ｉｓは定電流源２０の出力電流最大値Ｉｌｉｍに規定されるため、レベルシフト電圧Ｖ２は上限値Ｖｍａｘ（＝Ｉｌｉｍ・Ｒ２、ここで、抵抗Ｒ２の抵抗値をＲ２で表す。）に制限される。したがって、この電流モードＰＷＭ制御回路１０を集積回路で構成する場合は、電流値Ｉｌｉｍと抵抗値Ｒ２との積については比較的高精度に設計可能であるため、高精度な電流制限機能を実現することができる。

また、誤差増幅器９の誤差電圧Ｖｅａが低下すると、出力電流最大値Ｉｌｉｍのうち、ＭＯＳトランジスタＱ１を経由して分流する電流は増加し、ＭＯＳトランジスタＱ２を経由して抵抗Ｒ２に流れる電流Ｉｓが減少し、レベルシフト電圧Ｖ２が減少して基準電圧信号Ｖａが低下する。逆に、誤差増幅器９の誤差電圧Ｖｅａが上昇すると、出力電流最大値Ｉｌｉｍのうち、ＭＯＳトランジスタＱ１を経由して分流する電流は減少し、ＭＯＳトランジスタＱ２を経由して抵抗Ｒ２に流れる電流Ｉｓが増加し、レベルシフト電圧Ｖ２が増加して基準電圧信号Ｖａが増加する。これにより、基準電圧信号Ｖａは誤差増幅器９の誤差電圧Ｖｅａが上昇すると増加し、誤差電圧Ｖｅａが低下すると減少するように変化するという、上述したところの制御動作を実現することができる。また、抵抗Ｒ１の抵抗値を調整することにより、誤差電圧Ｖｅａの変化に対応して抵抗Ｒ２に流れる電流Ｉｓの変化率を任意に設定することができる。

ここで、レベルシフト回路１１へのバイアス電源Ｖｂの大きさ、および抵抗Ｒ１の抵抗値については、誤差増幅器９から出力される誤差電圧Ｖｅａの変動範囲や、電流モードＰＷＭ制御回路１０内で生成される第２の基準電圧Ｖｒｅｆ２の大きさを考慮して選択すればよい。また、バイアス電源Ｖｂには電流モードＰＷＭ制御回路１０の電源電圧を用いることができる。

以上、実施の形態に係る電流モード制御ＤＣ−ＤＣコンバータは、電流モードＰＷＭ制御回路１０内で電流検出抵抗Ｒｃｓの両端の電圧Ｖｃｓ＋，Ｖｃｓ−をレベルシフト回路１１と比較器８を用いて検出するようにした点に特徴がある。しかも、電流モードＰＷＭ制御回路１０のレベルシフト回路１１では、レベルシフト電圧Ｖ２を誤差増幅器９での誤差電圧Ｖｅａによって確実に制御できるという利点がある。また、図３に示す従来回路とは異なり、電流検出抵抗Ｒｃｓの両端の電圧Ｖｃｓ＋，Ｖｃｓ−の差電圧を増幅する増幅器８を用いていないので、高速動作が可能となる利点もある。

なお、図２に示すレベルシフト回路１１は一例であって、誤差増幅器９の誤差電圧Ｖｅａを受けて、レベルシフト電圧Ｖ２を調整できるものであればよく、上述した構成に限定されない。

また、実施の形態において、転流素子としてダイオードＤを例示したが、同期整流用のスイッチング素子に置き換えてもよい。

１主回路
２負荷
３，１０電流モードＰＷＭ制御回路
４電圧検出回路
５ＲＳラッチ回路
６ドライバ回路
７増幅器
８比較器
９誤差増幅器
１１レベルシフト回路
１２〜１４入力信号用の端子
１５出力信号用の端子
２０定電流源
Ｃｏｕｔ出力コンデンサ
Ｄダイオード
Ｌインダクタ
Ｑメインスイッチ
Ｑ１，Ｑ２Ｐチャネル型のＭＯＳトランジスタ
Ｒ１，Ｒ２抵抗
Ｒｃｓ電流検出抵抗
Ｒｄ１，Ｒｄ２検出抵抗
Ｖａ基準電圧信号
Ｖｂバイアス電源
Ｖｃｓ＋，Ｖｃｓ− 電流検出抵抗Ｒｃｓの両端の電圧
Ｖｅａ誤差電圧
Ｖｆｂ帰還電圧
Ｖｉｎ入力直流電圧
Ｖｏｕｔ出力電圧
Ｖｒｅｆ１，Ｖｒｅｆ２基準電圧

Claims

メインスイッチをオンオフすることにより入力直流電圧からインダクタンスに蓄積されるエネルギを制御して負荷に直流の出力電圧を供給する電流モード制御ＤＣ−ＤＣコンバータにおいて、
前記メインスイッチに流れる電流値に応じた大きさで第１、第２の電圧信号を生成する抵抗回路、
および、前記メインスイッチのオンオフタイミングを決定するラッチ回路と、前記出力電圧に応じた帰還電圧信号と第１の基準電圧信号を比較して誤差電圧を出力する誤差増幅器と、前記誤差電圧と第２の基準電圧信号との比較結果に応じて前記第１の電圧信号の電圧値を所定のシフト電圧値だけレベルシフトさせて第３の基準電圧信号を出力するレベルシフト回路と、前記第３の基準電圧信号と前記抵抗回路からの前記第２の電圧信号とを比較して、前記ラッチ回路のオフトリガ信号を発生させる比較器とを有する制御回路、
を備え、
前記レベルシフト回路は、
定電流源と、
前記定電流源からの電流の少なくとも一部を流して前記第１の電圧信号の電圧値に加算される前記シフト電圧値を生成するシフト電圧値生成用抵抗回路と、
前記定電流源からの電流を分流して前記定電流源から前記シフト電圧値生成用抵抗回路に流れる電流の大きさを調整する調整用抵抗回路と、
前記調整用抵抗回路と直列に接続されて前記誤差電圧をゲート信号とした第１のＭＯＳトランジスタと、
前記シフト電圧値生成用抵抗回路と前記定電流源との間に接続されて前記第２の基準電圧信号をゲート信号とした第２のＭＯＳトランジスタと、
を有し、前記シフト電圧値を前記誤差電圧の大きさに対応して変化させるようにしたことを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
前記レベルシフト回路は、前記シフト電圧値生成用抵抗回路に流れる電流の最大電流値に応じて前記シフト電圧値の上限を規制するようにしたことを特徴とする請求項１記載の電流モード制御ＤＣ−ＤＣコンバータ。
メインスイッチ、入力直流電圧からのエネルギが蓄積されるインダクタンス、および前記メインスイッチに流れる電流値に応じた大きさで第１、第２の電圧信号を生成する抵抗回路を有し、負荷に直流の出力電圧を供給する電流モード制御ＤＣ−ＤＣコンバータの制御回路において、
前記メインスイッチのオンオフタイミングを決定するラッチ回路と、
前記出力電圧に応じた帰還電圧信号と第１の基準電圧信号を比較して誤差電圧を出力する誤差増幅器と、
前記誤差電圧と第２の基準電圧信号との比較結果に応じて前記第１の電圧信号の電圧値を所定のシフト電圧値だけレベルシフトさせて第３の基準電圧信号を出力するレベルシフト回路と、
前記第３の基準電圧信号と前記抵抗回路からの前記第２の電圧信号とを比較して、前記ラッチ回路のオフトリガ信号を発生させる比較器と、
を備え、
前記レベルシフト回路は、
定電流源と、
前記定電流源からの電流の少なくとも一部を流して前記第１の電圧信号の電圧値に加算される前記シフト電圧値を生成するシフト電圧値生成用抵抗回路と、
前記定電流源からの電流を分流して前記定電流源から前記シフト電圧値生成用抵抗回路に流れる電流の大きさを調整する調整用抵抗回路と、
前記調整用抵抗回路と直列に接続されて前記誤差電圧をゲート信号とした第１のＭＯＳトランジスタと、
前記シフト電圧値生成用抵抗回路と前記定電流源との間に接続されて前記第２の基準電圧信号をゲート信号とした第２のＭＯＳトランジスタと、
を有し、前記シフト電圧値を前記誤差電圧の大きさに対応して変化させるようにしたことを特徴とする電流モード制御ＤＣ−ＤＣコンバータの制御回路。