KR101408201B1 - 고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터 - Google Patents

고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터 Download PDF

Info

Publication number
KR101408201B1
KR101408201B1 KR1020120144201A KR20120144201A KR101408201B1 KR 101408201 B1 KR101408201 B1 KR 101408201B1 KR 1020120144201 A KR1020120144201 A KR 1020120144201A KR 20120144201 A KR20120144201 A KR 20120144201A KR 101408201 B1 KR101408201 B1 KR 101408201B1
Authority
KR
South Korea
Prior art keywords
voltage
switches
storage
output voltage
reference voltage
Prior art date
Application number
KR1020120144201A
Other languages
English (en)
Inventor
양병도
심재현
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020120144201A priority Critical patent/KR101408201B1/ko
Application granted granted Critical
Publication of KR101408201B1 publication Critical patent/KR101408201B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명은 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터에 관한 것으로서, 기준전압과 디지털 LDO 레귤레이터의 출력전압을 비교하는 비교기와, 부하전류가 변화할 때 동작된 스위치의 개수와 출력전압과 기준전압이 다시 동일해지는 시점에서 동작하는 스위치의 개수의 평균값을 계산하여 제어되어야 할 스위치의 개수를 결정하는 디지털 제어기와, 제어되어야 할 스위치의 개수에 대응하여 스위칭이 이루어지는 스위치 어레이로 구성함으로써, 고속 전류 추적 기법 및 언더슈트/오버슈트 전압 감지 기법을 통해 링잉 및 리플을 줄여 정착시간을 줄임으로써 낮은 전원전압에서 동작하면서 안정적인 전원공급이 가능하다.

Description

고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터{DIGITAL LOW-DROPOUT REGULATOR USING FAST CURRENT TRACKING SCHEME}
본 발명은 반도체 회로에 관한 것으로, 더욱 상세하게는 출력단의 링잉(ringing) 및 리플(ripple)을 억제하여 정착시간을 향상시키는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터에 관한 것이다.
최근, 배터리로 동작하는 휴대용 전자기기들이 늘어나면서 전력소모가 VLSI 설계의 중요한 고려사항으로 대두되고 있다. 전력소모는 전원전압의 제곱에 비례하므로 전원전압을 낮추어서 전력소모를 줄이는 방식이 효율적이다. 이런 상황들을 반영하여 최근, 문턱전압 영역의 전원전압에서 동작하는 로직 회로들의 연구가 활발히 이루어지고 있다. 그러나, 로직 회로들의 게이트 지연시간은 전원전압의 변화에 크게 영향을 받으므로, 로직 회로는 낮은 전원전압에서 동작하면서 안정적인 전원공급원을 필요로 한다.
안정적인 전원공급원으로서 아날로그 LDO 레귤레이터(Analog Low-DropOut Regulator)가 많이 사용되지만, 아날로그 LDO 레귤레이터는 증폭기로 구성되어 있으므로 낮은 전원전압에서 동작하기 어려운 문제점을 발생시킨다.
한편, 기존의 전압 피드백 제어기 기법을 이용하는 디지털 LDO 레귤레이터(Digital low-dropout regulator)는 낮은 전원전압에서 동작하지만, 부하 전류의 변화에 따라 링잉(ringing)하는 문제점이 발생한다.
그러면, 여기서 기존의 LDO 레귤레이터의 회로에 대해 간략하게 살펴보기로 한다.
도 1은 기존 디지털 LDO 레귤레이터의 회로도이다.
도 1을 참조하면, 디지털 LDO 레귤레이터는, 기준전압(VREF)과 디지털 LDO 레귤레이터의 출력전압(VOUT)을 비교하는 비교기(1)와, 비교기(1)의 출력값('0', '1')에 대응하여 동작될 스위치의 개수를 제어하는 디지털 제어기(2)와, 외부 커패시터(CL)와 부하전류(ILOAD)로 구성된 출력단으로 전류(ISUPPLY)를 공급할 수 있도록 스위칭이 이루어지는 다수의 스위치로 구성된 스위치 어레이(3)를 포함한다.
이와 같이 구성된 디지털 LDO 레귤레이터의 동작에 있어, 비교기(1)에서 기준전압(VREF)과 디지털 LDO 레귤레이터의 출력전압(VOUT)을 비교하여 출력값('0', '1')을 디지털 제어기(2)로 전달하면, 디지털 제어기(2)는 출력값('0', '1')에 대응하여 제어되어야 할 스위치의 개수를 결정한다. 이어서, 스위치 어레이(3)에서 제어되어야 할 스위치에서 스위칭이 이루어지게 되며, 이에 외부 커패시터(CL)와 부하전류(ILOAD)로 전류(ISUPPLY)를 공급하게 된다.
도 2는 기존 전압 피드백 제어 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
도 2를 참조하면, 부하전류가 I1에서 I2로 변화될 때, 부하전류(I2)와 공급전류(I1)의 차이(ΔI)로 인해 출력전압이 감소하게 된다. 출력전압이 감소하면서 동작하는 스위치의 개수를 증가시켜 공급전류를 증가시키지만, 출력전압과 기준전압이 같을 때 공급전류는 I3(=I1+2xΔI)가 되므로 부하전류와 공급전류의 차이는 여전히 존재한다. 부하전류와 공급전류의 차이는 출력전압이 링잉(ringing)하는 원인이 된다.
대한민국 공개특허공보 제10-2010-0111446호(공개일 2010.10.15.)
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 고속 전류 추적 기법을 이용하여 기존의 전압 제어기 기법을 이용하는 경우 발생하는 링잉 문제점을 개선함으로써 출력단의 정착시간(settling time)을 줄일 수 있고, 또한 언더슈트(undershoot) 및 오버슈트(overshoot) 전압 감지 기법을 추가하여 리플을 줄일 수 있는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터는, 기준전압과 디지털 LDO 레귤레이터의 출력전압을 비교하는 비교기; 부하전류가 변화할 때 동작된 스위치의 개수와 상기 출력전압과 기준전압이 다시 동일해지는 시점에서 동작하는 스위치의 개수의 평균값을 계산하여 제어되어야 할 스위치의 개수를 결정하는 디지털 제어기; 및 상기 제어되어야 할 스위치의 개수에 대응하여 스위칭이 이루어지는 스위치 어레이를 포함하는 것을 특징으로 한다.
상기 디지털 제어기는, 상기 디지털 제어기의 출력값에 대응하여 동작될 스위치의 개수를 감소시키거나 증가시키는 감가산기; 현재 동작하는 스위치의 개수를 저장하는 제1저장소; 상기 부하전류가 변화될 때에 동작된 스위치의 개수를 저장하는 제2저장소; 상기 부하전류가 변화된 후 출력전압과 기준전압이 다시 동일해지는 시점에서의 업데이트 신호에 의해 상기 제1저장소 및 상기 제2저장소에 저장된 스위치 개수의 평균값을 계산하여 상기 감가산기로 출력하는 제1연산기; 및 상기 부하전류가 변화된 후 출력전압과 기준전압이 다시 동일해지는 시점에서의 업데이트 신호에 의해 감가산기로부터 출력되는 스위치 개수의 평균값을 계산하여 제1저장소로 출력하는 제2연산기를 포함한다. 이때, 상기 제1저장소 및 상기 제2저장소는 플립플롭(flip-flop)으로 구성되며, 상기 제1연산기 및 상기 제2연산기는 멀티플렉서(multiplexer)로 구성된다.
상기 비교기는, 언더슈트 전압을 줄이기 위해 직렬연결된 제1저항 및 제2저항을 통해 생성된 상기 출력전압이 (+)단에 입력되며, 오버슈트 전압을 줄이기 위해 직렬연결된 제3저항 및 제4저항을 통해 생성된 상기 기준전압이 (-)단에 입력되는 제1비교부; 상기 제2저항을 통해 생성된 상한설정전압이 (+)단에 입력되며, 상기 기준전압이 (-)단에 입력되는 제2비교부; 상기 제4저항을 통해 생성된 하한설정전압이 (+)단에 입력되며, 상기 출력전압이 (-)단에 입력되는 제3비교부; 상기 상한설정전압의 공급라인에 연결된 제1커패시터; 및 상기 하한설정전압의 공급라인에 연결된 제2커패시터를 포함한다.
이때, 상기 하한설정전압보다 낮은 상기 언더슈트 전압을 감지하여 상기 언더슈트 전압이 상기 출력전압보다 작으면, 상기 스위치의 개수의 변화량을 조절한다. 한편, 상기 상한설정전압보다 높은 상기 오버슈트 전압을 감지하여 상기 오버슈트 전압이 상기 기준전압보다 크면, 상기 스위치의 개수를 '0'으로 조절한다.
상술한 바와 같이, 본 발명에 의한 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터에 따르면, 고속 전류 추적 기법 및 언더슈트/오버슈트 전압 감지 기법을 통해 링잉 및 리플을 줄여 정착시간을 줄임으로써 낮은 전원전압에서 동작하면서 안정적인 전원공급이 가능하다.
도 1은 기존 디지털 LDO 레귤레이터의 회로도이다.
도 2는 기존 전압 피드백 제어 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
도 3은 본 발명의 일실시예에 의한 고속 전류 추적 기법을 이용한 디지털 제어기 회로도이다.
도 4는 본 발명의 일실시예에 의한 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
도 5는 본 발명의 일실시예에 의한 오버슈트/언더슈트 전압 감지 기법을 이용한 비교기 회로도이다.
도 6은 본 발명의 일실시예에 의한 오버슈트/언더슈트 전압 감지 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
이하, 본 발명의 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일실시예에 의한 고속 전류 추적 기법을 이용한 디지털 제어기 회로도이다. 본 실시예에서는 일례로서, 8비트 해상도로 스위치의 개수를 제어하는 경우의 디지털 제어기를 예시한다.
도 3을 참조하면, 본 발명의 디지털 LDO 레귤레이터는, 비교기(10), 디지털 제어기(20), 스위치 어레이(30)를 포함하며, 본 발명의 디지털 제어기(20)는, 비교기(10)의 출력값 및 디지털 제어기(20)의 출력값에 대응하여 동작될 스위치의 개수를 감소시키거나 증가시키는 감가산기(201)와, 현재 동작하는 스위치의 개수를 저장하는 제1저장소(202)와, 부하전류가 변화될 때에 동작된 스위치의 개수를 저장하는 제2저장소(203)와, 부하전류가 변화된 후 출력전압과 기준전압이 다시 동일해지는 시점에서의 업데이트 신호에 의해 제1저장소(202) 및 제2저장소(203)에 저장된 스위치 개수의 평균값을 계산하여 감가산기(201)로 출력하는 제1연산기(204)와, 부하전류가 변화된 후 출력전압과 기준전압이 다시 동일해지는 시점에서의 업데이트 신호에 의해 감가산기(201)로부터 출력되는 스위치 개수의 평균값을 계산하여 제1저장소(202)로 출력하는 제2연산기(205)를 포함한다.
제1저장소(202) 및 제2저장소(203)는 플립플롭(flip-flop)으로 구성되며, 제1연산기(204) 및 제2연산기(205)는 멀티플렉서(multiplexer)로 구성되어 있다.
이와 같이, 감가산기(201)는 비교기(10)의 출력값에 따라서 스위치의 개수를 감소시키거나 증가시킨다. 2개의 저장소(플립플롭)는 스위치의 개수를 저장하는 역할을 한다. 하나의 플립플롭(DFF1)은 현재 스위치의 개수를 저장하고, 다른 하나의 플립플롭(DFF2)은 이전에 출력전압과 기준전압이 교차되는 시점(부하전류가 변화하기 이전의 시점)에서의 스위치의 개수를 저장한다. 이후에 다시 출력전압과 기준전압이 교차되면, 업데이트 신호 '1'이 발생하게 되고, 2개의 플립플롭에는 각각의 저장된 정보의 평균값을 저장하게 된다. 평균값은 업데이트 신호를 받는 2개의 멀티플렉서(MUX1, MUX2)에서 연산된다. 멀티플렉서는 업데이트 신호 '1'이 발생하면, 2개의 플립플롭에 저장되어 있는 스위치의 개수를 더한 후에 1비트씩 이동시켜 평균값을 생성한다.
도 4는 본 발명의 일실시예에 의한 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다. 도 4는 시간지연이 있는 다중 클럭 펄스를 이용한 쉬프트 레지스터의 동작 타이밍 다이어그램을 나타낸 것이다.
도 4를 참조하면, 고속 전류 추적 기법은 업데이트 신호를 추가적으로 생성하여 부하전류가 변화할 때, 동작하는 스위치의 개수를 제어한다. 부하전류가 I1에서 I2로 변화된 이후, 출력전압과 기준전압이 다시 동일해질 때 업데이트 신호 '1'이 생성되고, 부하전류가 변화할 때 출력전압과 기준전압이 교차되는 두 지점에서 동작하는 스위치의 개수를 평균값으로 계산한다. 즉, 스위치 어레이(30)에 의해서 공급되는 전류(ISUPPLY)가 I1과 I3의 평균인 I2로 빠르게 변화하여 부하전류의 변화에 의해서 발생하는 출력전압의 링잉 문제점을 제거하여 정착시간 성능을 향상시킨다.
도 5는 본 발명의 일실시예에 의한 오버슈트/언더슈트 전압 감지 기법을 이용한 비교기 회로도이다.
도 5를 참조하면, 본 발명의 비교기(10)는, 언더슈트 전압을 줄이기 위해 직렬연결된 제1저항(RH1) 및 제2저항(RH2)을 통해 생성된 출력전압(VOUT)이 (+)단에 입력되며, 오버슈트 전압을 줄이기 위해 직렬연결된 제3저항(RL1) 및 제4저항(RL2)을 통해 생성된 기준전압(VREF)이 (-)단에 입력되는 제1비교부(101)와, 제2저항(RH2)을 통해 생성된 상한설정전압(VOUT_L)이 (+)단에 입력되며, 기준전압(VREF)이 (-)단에 입력되는 제2비교부(102)와, 제4저항(RL2)을 통해 생성된 하한설정전압(VREF_L)이 (+)단에 입력되며, 출력전압(VOUT)이 (-)단에 입력되는 제3비교부(103)와, 상한설정전압(VOUT_L)의 공급라인에 연결된 제1커패시터와, 하한설정전압(VREF_L)의 공급라인에 연결된 제2커패시터를 포함한다.
이와 같이, 언더슈트 전압을 줄이기 위해 2개의 저항(RL1, RL2)을 이용하여 VREF_L을 생성한다. VREF_L은 2개의 저항으로 분배되어 RL2/(RL1+RL2)xVREF가 된다. VREF_L은 출력전압(VOUT)과 비교되어 출력전압보다 작으면 언더슈트 전압 비교부는 '0'이 된다. 이런 경우에는 스위치의 개수를 'K'로 제어한다.
그리고, 오버슈트 전압을 줄이기 위해 2개의 저항(RH1, RH2)을 이용하여 VOUT_L을 생성한다. VOUT_L은 2개의 저항으로 분배되어 RH2/(RH1+RH2)xVREF가 된다. 기준전압이 VOUT_L과 같을 때 출력전압이 VREF_H와 같다고 가정하면 VREF_H은 (RH1+RH2)/RH2xVOUT이 된다. 그러므로 비교부에서 출력전압이 VREF_H보다 높은지 감지할 수 있다. VOUT_L은 기준전압(VREF)과 비교되어 기준전압보다 크면 오버슈트 전압 비교부는 '1'이 된다. 이런 경우에는 스위치의 개수를 '0'으로 제어한다.
한편, 출력전압이 VREF_H과 VREF_L 사이이면 기존의 비교기(10) 동작과 같이 기준전압과 비교되어 스위치의 개수를 하나씩 제어한다.
도 6은 본 발명의 일실시예에 의한 오버슈트/언더슈트 전압 감지 기법을 이용한 디지털 LDO 레귤레이터의 동작 타이밍 다이어그램이다.
기존의 디지털 LDO 레귤레이터는 동작하는 스위치의 개수가 하나씩 변화하여 전류를 공급한다. 그러므로 공급전류가 부하전류를 따라가는데 많은 클럭 사이클이 소모되고, 출력단의 리플이 크게 발생한다.
그러나 본 발명은, 도 6에 도시된 바와 같이, 오버슈트, 언더슈트 전압을 감지하여 여러 개의 스위치의 개수를 한번에 제어하면 공급전류가 부하전류를 고속으로 따라가고, 적은 리플의 성능을 구현할 수 있다. 오버슈트, 언더슈트 전압 감지 기법은 하나의 기준전압을 3개로 분리하여 빠르게 동작하는 스위치의 개수를 제어한다. 출력전압이 VREF_H보다 크게 되면 동작하는 스위치의 개수를 '0'으로 제어한다. 공급전류가 급격히 차단되어 오버슈트 전압을 줄인다. 출력전압이 VREF_L보다 작게 되면 동작하는 스위치의 개수를 'K'로 제어한다. 공급전류가 급격히 증가하므로 언더슈트 전압을 줄인다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
1, 10 : 비교기
2, 20 : 디지털 제어기
3, 30 : 스위치 어레이

Claims (6)

  1. 기준전압과 디지털 LDO 레귤레이터의 출력전압을 비교하는 비교기;
    부하전류가 변화할 때 동작된 스위치의 개수와 상기 출력전압과 기준전압이 다시 동일해지는 시점에서 동작하는 스위치의 개수의 평균값을 계산하여 제어되어야 할 스위치의 개수를 결정하는 디지털 제어기; 및
    상기 제어되어야 할 스위치의 개수에 대응하여 스위칭이 이루어지는 스위치 어레이를 포함하는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터.
  2. 제1항에 있어서,
    상기 디지털 제어기는,
    상기 디지털 제어기의 출력값에 대응하여 동작될 스위치의 개수를 감소시키거나 증가시키는 감가산기;
    현재 동작하는 스위치의 개수를 저장하는 제1저장소;
    상기 부하전류가 변화될 때에 동작된 스위치의 개수를 저장하는 제2저장소;
    상기 부하전류가 변화된 후 출력전압과 기준전압이 다시 동일해지는 시점에서의 업데이트 신호에 의해 상기 제1저장소 및 상기 제2저장소에 저장된 스위치 개수의 평균값을 계산하여 상기 감가산기로 출력하는 제1연산기; 및
    상기 부하전류가 변화된 후 출력전압과 기준전압이 다시 동일해지는 시점에서의 업데이트 신호에 의해 감가산기로부터 출력되는 스위치 개수의 평균값을 계산하여 제1저장소로 출력하는 제2연산기를 포함하는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터.
  3. 제2항에 있어서,
    상기 제1저장소 및 상기 제2저장소는 플립플롭(flip-flop)으로 구성되며, 상기 제1연산기 및 상기 제2연산기는 멀티플렉서(multiplexer)로 구성되는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터.
  4. 제1항에 있어서,
    상기 비교기는,
    언더슈트 전압을 줄이기 위해 직렬연결된 제1저항 및 제2저항을 통해 생성된 상기 출력전압이 (+)단에 입력되며, 오버슈트 전압을 줄이기 위해 직렬연결된 제3저항 및 제4저항을 통해 생성된 상기 기준전압이 (-)단에 입력되는 제1비교부;
    상기 제2저항을 통해 생성된 상한설정전압이 (+)단에 입력되며, 상기 기준전압이 (-)단에 입력되는 제2비교부;
    상기 제4저항을 통해 생성된 하한설정전압이 (+)단에 입력되며, 상기 출력전압이 (-)단에 입력되는 제3비교부;
    상기 상한설정전압의 공급라인에 연결된 제1커패시터; 및
    상기 하한설정전압의 공급라인에 연결된 제2커패시터를 포함하는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터.
  5. 제4항에 있어서,
    상기 하한설정전압보다 낮은 상기 언더슈트 전압을 감지하여 상기 언더슈트 전압이 상기 출력전압보다 작으면, 상기 스위치의 개수의 변화량을 조절하는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터.
  6. 제4항에 있어서,
    상기 상한설정전압보다 높은 상기 오버슈트 전압을 감지하여 상기 오버슈트 전압이 상기 기준전압보다 크면, 상기 스위치의 개수를 '0'으로 조절하는 고속 전류 추적 기법을 이용한 디지털 LDO 레귤레이터.
KR1020120144201A 2012-12-12 2012-12-12 고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터 KR101408201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120144201A KR101408201B1 (ko) 2012-12-12 2012-12-12 고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120144201A KR101408201B1 (ko) 2012-12-12 2012-12-12 고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터

Publications (1)

Publication Number Publication Date
KR101408201B1 true KR101408201B1 (ko) 2014-06-16

Family

ID=51133097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120144201A KR101408201B1 (ko) 2012-12-12 2012-12-12 고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터

Country Status (1)

Country Link
KR (1) KR101408201B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183059A (zh) * 2015-08-13 2015-12-23 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种数字低压差稳压器及其振铃消除方法
KR101617101B1 (ko) * 2014-11-17 2016-04-29 강원대학교산학협력단 연속 근사 레지스터 방식의 빠른 과도응답을 갖는 디지털 LDO(Low Drop Out) 레귤레이터
CN105676933A (zh) * 2016-03-08 2016-06-15 中山大学 一种快速启动型数字低压差稳压器
KR101790943B1 (ko) 2016-01-13 2017-10-27 강원대학교산학협력단 멀티 모드 검출 기술을 이용한 디지털 ｌｄｏ 레귤레이터
US10216209B1 (en) 2018-06-11 2019-02-26 SK Hynix Inc. Digital low drop-out regulator and operation method thereof
KR20190133949A (ko) 2018-05-24 2019-12-04 울산과학기술원 디지털-아날로그 혼성 전압 안정기
US10763838B2 (en) 2018-12-05 2020-09-01 SK Hynix Inc. Semiconductor device and semiconductor system for detecting voltage-drop level
CN112286274A (zh) * 2020-10-23 2021-01-29 海光信息技术股份有限公司 一种数字低压差稳压器及电子设备
CN116088632A (zh) * 2022-09-05 2023-05-09 夏芯微电子(上海)有限公司 Ldo电路、芯片以及终端设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040800A1 (en) 2003-08-21 2005-02-24 Sehat Sutardja Digital low dropout regulator
KR20100074421A (ko) * 2008-12-24 2010-07-02 주식회사 동부하이텍 저 드롭 아웃(ｌｄｏ) 전압 레귤레이터 및 그의 동작 방법
US20110095803A1 (en) 2004-06-15 2011-04-28 Koninklijke Philips Electronics N.V. Adaptive control of power supply for integrated circuits
KR101198852B1 (ko) 2012-03-19 2012-11-07 강원대학교산학협력단 디지털 제어 방식을 이용한 ｌｄｏ 레귤레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040800A1 (en) 2003-08-21 2005-02-24 Sehat Sutardja Digital low dropout regulator
US20110095803A1 (en) 2004-06-15 2011-04-28 Koninklijke Philips Electronics N.V. Adaptive control of power supply for integrated circuits
KR20100074421A (ko) * 2008-12-24 2010-07-02 주식회사 동부하이텍 저 드롭 아웃(ｌｄｏ) 전압 레귤레이터 및 그의 동작 방법
KR101198852B1 (ko) 2012-03-19 2012-11-07 강원대학교산학협력단 디지털 제어 방식을 이용한 ｌｄｏ 레귤레이터

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101617101B1 (ko) * 2014-11-17 2016-04-29 강원대학교산학협력단 연속 근사 레지스터 방식의 빠른 과도응답을 갖는 디지털 LDO(Low Drop Out) 레귤레이터
CN105183059A (zh) * 2015-08-13 2015-12-23 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种数字低压差稳压器及其振铃消除方法
KR101790943B1 (ko) 2016-01-13 2017-10-27 강원대학교산학협력단 멀티 모드 검출 기술을 이용한 디지털 ｌｄｏ 레귤레이터
CN105676933A (zh) * 2016-03-08 2016-06-15 中山大学 一种快速启动型数字低压差稳压器
KR20190133949A (ko) 2018-05-24 2019-12-04 울산과학기술원 디지털-아날로그 혼성 전압 안정기
KR102055501B1 (ko) 2018-05-24 2019-12-12 울산과학기술원 디지털-아날로그 혼성 전압 안정기
US10216209B1 (en) 2018-06-11 2019-02-26 SK Hynix Inc. Digital low drop-out regulator and operation method thereof
US10763838B2 (en) 2018-12-05 2020-09-01 SK Hynix Inc. Semiconductor device and semiconductor system for detecting voltage-drop level
CN112286274A (zh) * 2020-10-23 2021-01-29 海光信息技术股份有限公司 一种数字低压差稳压器及电子设备
CN116088632A (zh) * 2022-09-05 2023-05-09 夏芯微电子(上海)有限公司 Ldo电路、芯片以及终端设备

Similar Documents

Publication Publication Date Title
KR101408201B1 (ko) 고속 전류 추적 기법을 이용한 디지털 ldo 레귤레이터
CN107707118B (zh) 包括电源管理集成电路的电子装置
US8338988B2 (en) Adaptation of an active power supply set using an event trigger
US7957116B2 (en) System and method for detection of multiple current limits
KR102239598B1 (ko) 듀얼 서플라이 메모리
CN108415502B (zh) 一种无有限周期震荡的数字线性稳压电源及稳压方法
EP3652611B1 (en) Digital power multiplexor
KR20090092272A (ko) 전류 제한 검출기
KR20080011088A (ko) 정전압 전원 회로
KR20090012479A (ko) 배터리 모듈, 이를 포함하는 컴퓨터 시스템 및 그전원제어방법
KR20160052920A (ko) 디지털 제어방식의 이중모드 ldo 레귤레이터 및 그 제어 방법
US9582066B2 (en) Stand-by power control device, liquid crystal display device including the same, and method of controlling stand-by power
US8096706B2 (en) Temperature detector and the method using the same
KR100334363B1 (ko) 전원 장치
TWI552482B (zh) 充電方法及應用其之可攜式電子裝置
KR20170089742A (ko) 듀얼 루프 회로를 포함하는 ldo 레귤레이터 및 그것을 포함하는 응용 프로세서와 사용자 장치
JP2010087837A (ja) Ａ／ｄ変換器
US20150309560A1 (en) Portable electronic device and core swapping method thereof
JP6673640B2 (ja) 半導体装置、電源ユニットおよび電子装置
US20220376686A1 (en) Pin state configuration circuit and configuration method, and electronic device
US10296070B2 (en) Power-gating control and method
US20240103049A1 (en) Backpower-resistant current sensing systems and methods
KR20150016809A (ko) 서미스터를 이용하여 출력 리플 전압을 조절하는 히스테리틱 벅 컨버터
EP4369585A1 (en) Current equalization and reconfigurable double control loop for voltage regulators
CN113765512B (zh) 数字电路装置与电压降检测电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee