KR100334363B1 - 전원 장치 - Google Patents

전원 장치 Download PDF

Info

Publication number
KR100334363B1
KR100334363B1 KR1019990012653A KR19990012653A KR100334363B1 KR 100334363 B1 KR100334363 B1 KR 100334363B1 KR 1019990012653 A KR1019990012653 A KR 1019990012653A KR 19990012653 A KR19990012653 A KR 19990012653A KR 100334363 B1 KR100334363 B1 KR 100334363B1
Authority
KR
South Korea
Prior art keywords
circuit
power supply
voltage
mode
output
Prior art date
Application number
KR1019990012653A
Other languages
English (en)
Other versions
KR19990083115A (ko
Inventor
나카히라히로유키
야마모토아키라
사키야마시로
기노시타마사요시
사토미가츠지
가지와라준
야마모토시니치
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR19990083115A publication Critical patent/KR19990083115A/ko
Application granted granted Critical
Publication of KR100334363B1 publication Critical patent/KR100334363B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode

Abstract

본 발명의 전원 장치는 입력 전압을 출력 전압으로 변환시키고, 출력 전압을 부하에 공급하는 전원 회로를 포함한다. 전원 회로는 상이한 변환 효율을 갖는 복수개의 전압 변환 회로, 및 전원 회로의 변환 효율을 개선시키기 위해 복수개의 전압 변환 회로 중 하나를 선택하는 선택 회로를 포함한다.

Description

전원 장치{Power supply apparatus}
(발명의 분야)본 발명은 입력 전압을 원하는 전압으로 변환시키고, 그 원하는 전압을 부하에 공급하는 전원 장치에 관한 것이다.
(관련 기술의 설명)종래의 전원 장치는 한가지 유형의 전압 변환 회로만을 포함한다. 전원 장치가 어떠한 형태의 전압 변환 회로를 채용하는가는 전원 장치를 포함하는 시스템의 용도에 따라 결정된다.
공지된 전압 변환 회로들은 리니어 레귤레이터(예를 들면, 시리즈 레귤레이터) 및 스위칭 레귤레이터를 포함한다.
시리즈 레귤레이터는 전기적 잡음의 발생이 매우 적고 고도로 안정한 출력 전압을 제공하는 특징을 갖는다. 시리즈 레귤레이터에서, 입력 전압(Vin)과 출력 전압(Vout) 간의 차이는 제어 트랜지스터의 두 단부 모두에 인가된다. 제어 트랜지스터를 통해 흐르는 전류(즉, 입력 전류(Iin))는 출력 전류(Iout)로서 외부 부하에 공급된다. 따라서, 시리즈 레귤레이터의 변환 효율(ηserie)은 하기 수학식 1로 나타낸 바와 같이, 출력 전류(Iout)와 무관하게 입력 전압(Vin)과 출력 전압(Vout) 사이의 비율에 의해 결정된다.
스위칭 레귤레이터는 전압 변환에 수반되는 에너지 손실이 적고 따라서 적은 수의 외부 소자에 의해 큰 변환 효율이 얻어지는 특징을 갖는다. 그러한 이유는 스위칭 레귤레이터의 변환 효율이 출력 전류(Iout)에 의존하지만, 입력 전압(Vin)의 쵸핑(chopping)은 입력 전압(Vin)과 출력 전압(Vout) 간의 차이가 비교적 클 때조차 입력 전압(Vin)의 큰 변환 효율을 실현시킨다. 스위칭 레귤레이터의 변환 효율(ηswitch)은 하기 수학식 2로 나타낸다.
시리즈 레귤레이터들은 잡음이 심각한 문제를 일으키는 장치, 예를 들면 무선 장치 및 측정 장치에 사용된다. 스위칭 레귤레이터들은 예를 들면 전력 소비가 적은 것이 가장 바람직하고 전원 회로 자체의 발열이 문제로 되는 시스템 및 개인용 컴퓨터, 특히 노트북 컴퓨터에 사용된다. 이러한 방식으로, 시리즈 레귤레이터들 및 스위칭 레귤레이터들은 상이한 분야에 적절히 사용된다.
입력 전압(Vin)이 시리즈 레귤레이터를 사용하여 출력 전압(Vout)으로 변환되는 경우, 출력 전압(Vout)이 입력 전압(Vin)보다 적을 때, 제어 트랜지스터에 의해 유발된 에너지 손실은 대단히 크다. 결과적으로, 변환 효율(ηseries)이 저하된다. 그러나, 자기 전류(self current)가 충분히 작기 때문에 변환 효율(ηseries)은 출력 전류에 대하여 실질적으로 일정하다.
시리즈 레귤레이터와는 달리, 스위칭 레귤레이터는 복잡한 회로 구성 및 동작을 요하고, 변환 회로 자체를 동작시키기 위해 많은 양의 에너지를 요한다. 출력 전류(Iout)가 클 때, 변환 회로의 동작 에너지는 비교적 작다. 따라서, 변환 효율(ηswitch)의 감소는 무시할 수 있다. 그러나, 출력 전류(Iout)가 작을 때, 동작 에너지는 비교적 크다. 따라서, 변환 효율(ηswitch)은 무시할 수 없는 정도로 감소된다.
(발명의 요약)본 발명에 따른 전원 장치는 입력 전압을 출력 전압으로 변환시키고, 출력 전압을 부하에 공급하는 전원 회로를 포함한다. 전원 회로는 상이한 변환 효율들을 갖는 복수개의 전압 변환 회로들 및 전원 회로의 변환 효율을 개선시키기 위해 복수개의 전압 변환 회로들중 하나를 선택하는 선택 회로를 포함한다.
본 발명의 일 실시예에서, 복수개의 전압 변환 회로는 3개 이상의 전압 변환 회로들이다.
본 발명의 일 실시예에서, 전원 회로는 이 전원 회로로부터 부하로 흐르는 출력 전류를 검출하는 검출 회로를 더 포함하고, 여기서, 선택 회로는 출력 전류에 따라 복수개의 전압 변환 회로들 중 하나를 선택한다.
본 발명의 일 실시예에서, 복수개의 전압 변환 회로들은 시리즈 레귤레이터 및 스위칭 레귤레이터를 포함한다.
본 발명의 일 실시예에서, 부하는 적어도 하나의 기능 블록을 포함하는 반도체 장치이다. 반도체 장치는 복수개의 동작 모드 각각으로 동작할 수 있다. 선택 회로는 반도체 장치가 모드 신호에 따라 동작하고 복수개의 전압 변환 회로들 중 하나를 선택하는 동작 모드들 중 하나를 나타내는 모드 신호를 수신한다.
본 발명의 일 실시예에서, 전원 회로는 모드 신호에 따라 선택된 전압 변환 회로와 반도체 장치 간의 경로를 전환하는 경로 전환 회로를 더 포함한다.
본 발명의 일 실시예에서, 복수개의 전압 변환 회로들은 시리즈 레귤레이터 및 스위칭 레귤레이터를 포함한다. 반도체 장치는 메모리 및 연산 회로를 포함하고, 적어도 제1 모드 및 제2 모드에서 동작할 수 있다. 경로 전환 회로는 제1 모드에서 선택 회로에 의해 선택된 시리즈 레귤레이터로부터의 출력 전압을 메모리에 공급하도록 경로를 전환한다. 경로 전환 회로는 제2 모드에서 선택 회로에 의해 선택된 스위칭 레귤레이터로부터의 출력 전압을 메모리 및 연산 회로에 공급하도록 경로를 전환한다.
본 발명의 일 실시예에서, 복수개의 전압 변환 회로들은 제1 시리즈 레귤레이터, 제2 시리즈 레귤레이터 및 스위칭 레귤레이터를 포함한다. 반도체 장치는 메모리, 제1 연산 회로 및 제2 연산 회로를 포함하고, 적어도 제1 모드, 제2 모드 및 제3 모드에서 동작할 수 있다. 경로 전환 회로는 제1 모드에서 선택 회로에 의해 선택된 제1 시리즈 레귤레이터로부터의 출력 전압을 메모리에 공급하도록 경로를 전환한다. 경로 전환 회로는 제2 모드에서 선택 회로에 의해 선택된 제2 시리즈 레귤레이터로부터의 출력 전압을 메모리 및 제1 연산 회로에 공급하도록 경로를 전환한다. 경로 전환 회로는 제3 모드에서 선택 회로에 의해 선택된 스위칭 레귤레이터로부터의 출력 전압을 메모리, 제1 연산 회로 및 제2 연산 회로에 공급하도록 경로를 전환한다.
본 발명에 따라, 복수개의 전압 변환 회로들 중 하나를 선택함으로써 개선된 변환 효율을 갖는 전원 장치가 제공된다. 따라서, 전원 장치의 전력 소비가 저하될 수 있다.
또한, 본 발명에 따라, 전원 장치로부터 부하로 흐르는 출력 전류에 따라 복수개의 전압 변환 회로들 중 하나를 선택함으로써 적어도 소정 범위의 출력 전류에 관하여 개선된 변환 효율을 갖는 전원 장치가 제공된다.
또한, 본 발명에 따라, 반도체 장치의 동작 모드를 나타내는 모드 신호에 따라 복수개의 전압 변환 회로들 중 하나를 선택함으로써 반도체 장치의 여러 모드 각각에서 개선된 변환 효율을 갖는 전원 장치가 제공된다.
더욱이, 모드 신호에 따라 선택된 전압 변환 회로와 반도체 장치 사이의 경로를 전환함으로써 전력을 필요로 하지 않는 회로에 전력이 공급되는 것이 방지된다. 따라서, 반도체 장치에서 발생된 전류 누설이 감소될 수 있다. 결과적으로, 반도체 장치의 전력 소비가 저하될 수 있다.
따라서, 본 명세서에 기재된 발명은 복수개의 전압 변환 회로들의 조합을 통해 개선된 변환 효율을 갖는 전원 장치를 제공하는 장점을 가능케 한다.
본 발명의 이러한 장점 및 기타 장점들은 첨부 도면을 참조한 하기 상세한 설명을 읽고 이해함에 따라 당업계의 숙련자들에게 명백할 것이다.
도 1은 본 발명에 따른 제1 실시예의 전원 회로(100)의 구조를 나타내는 블록도.
도 2는 제1 실시예의 출력 전류(Iout)와 전압 변환 효율(η) 간의 관계를 예시하는 그래프.
도 3은 본 발명에 따른 제2 실시예의 전원 회로(200)의 구조를 나타내는 블록도.
도 4는 제2 실시예의 출력 전류(Iout)와 전압 변환 효율(η) 간의 관계를 예시하는 그래프.
도 5는 시리즈 레귤레이터(210)의 예시적인 구성을 나타내는 도면.
도 6은 스위칭 레귤레이터(220)의 예시적인 구성을 나타내는 도면.
도 7은 제2 실시예의 LC 필터(230)의 코일(L)을 통해 흐르는 전류의 파형 및 코일(L)의 두 단부 모두에 인가된 전압의 파형을 나타내는 도면.
도 8은 전류 모니터(140) 및 선택 회로(150)의 예시적인 구성을 나타내는 도면.
도 9는 본 발명에 따른 제3 실시예의 반도체 장치(300)의 구조를 나타내는블록도.
도 10은 본 발명에 따른 제4 실시예의 전원 장치(560)의 구조를 나타내는 블록도.
도 11은 제5 실시예의 경로 전환 회로(530)의 예시적인 구성을 나타내는 도면.
도 12는 제4 실시예의 CPU(550)로부터 출력된 경로 전환 신호(552)와 전력이 공급되는 기능 블록 간의 관계를 나타내는 도면.
도 13은 본 발명에 따른 제5 실시예의 전원 장치(660)의 구조를 나타내는 블록도.
도 14는 제5 실시예의 출력 전류(Iout)와 전압 변환 효율(η) 간의 관계를 나타내는 그래프.
도 15는 제6 실시예의 경로 전환 회로(630)의 예시적인 구성을 나타내는 도면.
도 16은 제6 실시예의 CPU(550)로부터 출력된 경로 전환 신호(552)와 전력이 공급되는 기능 블록 간의 관계를 나타내는 도면.
도 17a는 제6 실시예의 시리즈 레귤레이터(210a)의 예시적인 구성을 나타내는 도면.
도 17b는 제6 실시예의 시리즈 레귤레이터(210b)의 예시적인 구성을 나타내는 도면.
* 도면의 주요 부분에 대한 부호의 설명
100, 200, 500, 600: 전원 회로
110, 120: 전압 변환 회로
130: 참조 전압 생성 회로
140: 전류 모니터
150, 620: 선택 회로
151, 152: 선택 신호
160: 부하
560, 660: 전원 장치
210, 210a, 210b: 시리즈 레귤레이터
212, 222: 비교기
220: 스위칭 레귤레이터
230: LC 필터
300, 510, 610: 반도체 장치
310, 550: CPU
511: 메모리
512: 연산 회로
530, 552, 630: 경로 전환 회로
이하, 본 발명을 첨부 도면을 참조하여 예시적인 실시예에 의해 설명할 것이다.
(실시예 1)
도 1은 본 발명에 따른 제1 실시예의 전원 회로(100)의 구조를 나타내는 블록도이다.
전원 회로(100)는 입력 전압(Vin)을 원하는 전압으로 변환시키고, 이 원하는 전압을 출력 전압(Vout)으로서 부하(160)에 공급한다. 부하(160)는 전원 회로(100) 외부에 설치된다.
전원 회로(100)는 전압 변환 회로(110 및 120), 전원 회로(100)로부터 부하(160)로 흐르는 출력 전류(Iout)를 모니터하는 전류 모니터(140), 전류 모니터(140)로부터의 검출 신호에 따라 전압 변환 회로들(110 및 120) 중 하나를 선택하는 선택 회로(150), 및 참조 전압(Vref)을 발생하는 참조 전압 생성 회로(130)를 포함한다.
전압 변환 회로(110 및 120)는 서로 상이한 방식으로 입력 전압(Vin)을 출력 전압(Vout)으로 변환시킨다.
도 1에 나타낸 실시예에서, 전원 회로(100)는 2개의 전압 변환 회로들을 포함한다. 본 발명은 이것으로만 제한되지 않고, 전원 회로(100)는 3개 이상의 전압 변환 회로들을 포함할 수 있다.
전류 모니터(140)는 출력 전류(Iout)를 모니터하고, 출력 전류(Iout)의 전류값이 소정 전류 값(Ix)보다 더 큰지 또는 더 작은지를 나타내는 검출 신호를 출력한다.
선택 회로(150)는 선택 신호들(151 및 152)을 출력한다. 선택 신호(151)는 전압 변환 회로(110)에 공급되고, 선택 신호(152)는 전압 변환 회로(120)에 공급된다. 선택 회로(150)는 선택 신호들(151 및 152) 중 어느 것이 전류 모니터(140)로부터의 검출 신호에 따라 활성화되어야 하는지를 결정한다.
예를 들면, 선택 신호(151)가 활성화될 때, 전압 변환 회로(110)가 선택되고, 선택 신호(152)가 활성화될 때, 전압 변환 회로(120)가 선택된다.
부하(160)는 전압 변환 회로(110)의 출력 및 전압 변환 회로(120)의 출력에 공통적으로 접속된다. 전압 변환 회로(110)가 선택될 때, 전압 변환 회로(110)로부터의 출력은 출력 전압(Vout)으로서 부하(160)에 공급되고, 전압 변환 회로(120)로부터의 출력은 고임피던스 상태로 된다. 전압 변환 회로(120)가 선택될 때, 전압 변환 회로(120)로부터의 출력은 출력 전압(Vout)으로서 부하(160)에 공급되고, 전압 변환 회로(110)로부터의 출력은 고임피던스 상태로 된다. 따라서, 선택되지 않은 전압 변환 회로로부터의 출력은 고임피던스 상태로 된다. 출력 전류(Iout)는 전원 회로(100)로부터 부하(160)로 흐른다. 부하(160)의 저항이 RL인 경우, Vout=Iout*RL(오옴의 법칙(Ohm's law)에 기초함)
참조 전압 생성 회로(130)는 참조 전압(Vref)을 발생시키는 임의의 구조를 가질 수 있다. 예를 들면, 참조 전압 생성 회로(130)는 저항 사다리(resistance ladder)를 사용하는 참조 전압(Vref)을 발생하는 구조 또는 밴드갭 회로를 사용하는 참조 전압(Vref)을 발생하는 구조를 가질 수 있다. 참조 전압(Vref)은 전압 변환 회로들(110 및 120)에 공급된다.
도 2는 출력 전류(Iout)와 전압 변환 효율(η) 간의 관계를 예시하는 그래프가다. 여기서, 출력 전압(Vout)은 일정한 것으로 가정된다. 도 2에서, 기호(η1)는 전압 변환 회로(110)의 변환 효율을 나타내고, 기호(η2)는 전압 변환 회로(120)의 변환 효율을 나타낸다.
η1=η2인 경우의 전류 값은 Ix이다. 도 2에 나타낸 바와 같이, Iout<Ix일 때 η1η2; IoutIx일 때 η1<η2. 따라서, Iout<Ix일 때 전압 변환 회로(110)가 선택되고, IoutIx일 때 전압 변환 회로(120)가 선택되도록 전류 모니터(140) 및 선택 회로(150)를 설계함으로써, 전원 회로(100)는 출력 전류(Iout)의 값과 무관하게 최적 변환 효율을 가질 수 있다.
제1 실시예에서, 임의의 출력 전류(Iout) 값에서 가장 큰 변환 효율을 갖는 전원 회로는 출력 회로(Iout)의 값에 따라 복수개의 전압 변환 회로들 중 하나를 선택함으로써 얻어질 수 있다.
(실시예 2)
도 3은 본 발명에 따른 제2 실시예에서 전원 회로(200)의 구조를 나타내는 블록도이다.
전원 회로(200)는 상이한 유형의 전압 변환 회로들(210, 220)을 포함한다. 전압 변환 회로(210)는 시리즈 레귤레이터이고, 전압 변환 회로(220)는 스위칭 레귤레이터이다.
본 명세서에서, 시리즈 레귤레이터는 한가지 유형의 가변 레지스터(트랜지스터를 포함함)를 사용하여 입력 전압(Vin)을 강하시킴으로써 원하는 전압을 얻기 위한 전압 변환 회로로서 정의된다. 스위칭 레귤레이터는 AC 전압을 발생시키기 위해 입력 전압(Vin)이 입력되는 스위칭 트랜지스터를 턴 온 또는 오프시키고, 이어서 LC 필터를 사용하여 원하는 전압을 얻기 위해 AC 전압을 평활화시키는 전압 변환 회로로서 정의된다.
도 3에서, 도 1을 참조하여 기재한 것과 동일한 소자들에는 동일한 참조 번호를 부여한다.
전원 회로(200)는 시리즈 레귤레이터(210), 스위칭 레귤레이터(220), 전원 회로(200)로부터 부하(160)로 흐르는 출력 전류(Iout)를 모니터하는 전류 모니터(140), 전류 모니터(140)로부터의 검출 신호에 따라 시리즈 레귤레이터(210) 및 스위칭 레귤레이터(220) 중 하나를 선택하는 선택 회로(150), 및 참조 전압(Vref)을 발생하는 참조 전압 생성 회로(130)를 포함한다.
예를 들면, 선택 회로(150)로부터 출력된 선택 신호(151)가 활성화될 때, 시리즈 레귤레이터(210)가 선택되고, 시리즈 레귤레이터(210)로부터의 출력은 출력 전압(Vout)으로서 출력된다. 선택 회로(150)로부터 출력된 선택 신호(152)가 활성화될 때, 스위칭 레귤레이터(220)가 선택되고, 스위칭 레귤레이터(220)로부터의 출력은 LC 필터(230)를 통해 출력 전압(Vout)으로서 출력된다. LC 필터(230)는 전원 회로(200) 외부에 제공되고, 스위칭 레귤레이터(220)로부터의 출력을 평활화하기 위해 사용된다.
도 4는 출력 전류(Iout)와 전압 변환 효율(η) 간의 관계를 예시하는 그래프가다. 도 4에서, 기호 ηseries(점선)는 시리즈 레귤레이터(210)의 변환 효율을 나타내고, 기호 ηswitch(가는 실선들)는 스위칭 레귤레이터(220)의 변환 효율을 나타낸다. 기호 ηtotal(굵은 실선)은 전원 회로(200)의 변환 효율을 나타낸다.
도 4에 나타낸 바와 같이, 시리즈 레귤레이터(210)의 변환 효율(ηseries)은 출력 전류(Iout)와 무관하게 입력 전압(Vin)과 출력 전압(Vout) 간의 비율에 의해 결정된다(수학식 1 참조).
스위칭 레귤레이터(220)의 변환 효율(ηswitch)은 출력 전류(Iout)에 의존한다. 그러나, 스위칭 레귤레이터(220)는 입력 전압(Vin)과 출력 전압(Vout) 간의 차이가 과도하게 클 때조차 높은 효율로 입력 전압(Vin)을 쵸핑함으로써 입력 전압(Vin)을 출력 전압(Vout)으로 변환시킬 수 있다(수학식 2 참조). 도 4에 나타낸 바와 같이, 스위칭 레귤레이터(220)의 변환 효율(ηswitch)은 Ip의 출력 전류값에서 피크인 특징을 갖는다. 따라서, 전원 회로(200)는 출력 전류값(Ip)이 고도의 정확도로 예측될 수 있을 때 큰 변환 효율을 가질 수 있다. 도 4로부터 알 수 있듯이, 출력 전류(Iout)의 값이 출력 전류값(Ip)으로부터 크게 벗어날 때, 변환 효율(ηswitch)이 저하되는 것을 인식해야 한다.
전원 회로(200)의 변환 효율(ηtotal)은 변환 효율(ηseries및 ηswitch)을 최적으로 조합함으로써 얻어질 수 있다. 상세히 말하자면, 출력 전류(Iout)의 값이 소정 전류 값(Ia)보다 적을 때, 시리즈 레귤레이터(210)가 선택되고; 출력 전압(Iout)의 값이 소정 전류 값(Ia) 이상일 때, 스위칭 레귤레이터(220)가 선택된다.
전류 모니터(140)는 출력 전류(Iout)의 값이 Iout<Ia또는 Ia≤Iout의 범위인지를 검출하고, 검출 결과를 나타내는 검출 신호를 선택 회로(150)에 출력한다.
도 5는 시리즈 레귤레이터(210)의 예시적인 회로 구성을 나타낸다.
시리즈 레귤레이터(210)는 비교기(212), PMOS 트랜지스터(MP01), 및 레지스터(R1및 R2)를 포함한다.
비교기(212)는 참조 전압 생성 회로(130)로부터 출력된 참조 전압(Vref) 및 레지스터(R1및 R2)에 의해 분할된 전압을 수신한다. 비교기(212)의 출력은 PMOS 트랜지스터(MP01)의 게이트에 접속된다. 레지스터(R1및 R2)는 출력 전압(Vout)을 분할하기 위해 사용된다. 레지스터(R1)를 사용하여 출력 전압(Vout)을 강하시킴으로써 얻어진 전압은 비교기(212)의 2개의 입력 단자중 하나에 공급된다.
출력 전압(Vout) 및 참조 전압(Vref)은 하기 수학식 3으로 나타낸 관계를 충족시킨다.
선택 신호(151)는 비교기(212)의 인에이블 신호로서 작용한다. 비교기(212)는 인에이블 신호가 하이(HIGH) 레벨일 때만 동작한다. 보다 상세하게는, 인에이블 신호가 하이 레벨이고, VrefVout일 때, 비교기(212)는 하이 레벨 신호를 출력하고; 인에이블 신호가 하이 레벨이고, VrefVout일 때, 비교기(212)는 로우 레벨 신호를 출력한다. 결과적으로, PMOS 트랜지스터(MP01)는 출력 전압(Vout)에 따라 턴 온 또는 오프된다.
인에이블 신호가 로우(LOW) 레벨일 때, 비교기(212)는 항상 하이 레벨 신호를 출력한다. 결과적으로, PMOS 트랜지스터(MP01)는 턴 오프된다. 따라서, 시리즈 레귤레이터(210)로부터의 출력은 고임피던스 상태로 된다.
도 5에 나타낸 회로 구성은 시리즈 레귤레이터(210)의 예시적인 회로 구성이다. 시리즈 레귤레이터(210)는 도 5에 나타낸 회로 구성의 그것들과 동일한 기능을 갖는 임의의 구성을 가질 수 있다.
도 6은 스위칭 레귤레이터(220)의 예시적인 회로 구성을 나타낸다.
스위칭 레귤레이터(220)는 비교기(222), 논리곱 소자(224 및 226), 및 스위칭 트랜지스터들(MP10 및 MN10)을 포함한다. 스위칭 트랜지스터(MP10)는 PMOS 트랜지스터이고, 스위칭 트랜지스터(MN10)는 NMOS 트랜지스터이다.
비교기(222)는 스위칭 트랜지스터(MP10 및 MN10)의 온 및 오프 상태를 제어하는 스위칭 제어 회로로서 작용한다. 비교기(222)는 참조 전압 생성 회로(130)로부터 출력된 참조 전압(Vref) 및 출력 전압(Vout)을 수신한다. 비교기(222)로부터의 출력은 논리곱 소자들(224 및 226) 중 하나의 입력 단자에 공급된다.
선택 신호(152)는 논리곱 소자들(224 및 226) 중 나머지 소자의 입력에 입력된다. 논리곱 소자(224)의 출력은 스위칭 트랜지스터(MP10)의 게이트에 접속된다. 논리곱 소자(226)의 출력은 스위칭 트랜지스터(MN10)의 게이트에 접속된다.
스위칭 트랜지스터(MP10 및 MN10)로부터의 출력은 각각 LC 필터(230)를 통해 출력 전압(Vout)으로서 공급된다. LC 필터(230)는 코일(L) 및 커패시터(C)를 포함한다. 코일(L)의 단부는 스위칭 트랜지스터들(MP10 및 MN10)의 출력에 접속되고, 코일(L)의 나머지 단부는 출력 전압(Vout)에 접속된다. 커패시터(C)의 한쪽 단부는 출력 전압(Vout)에 접속되고, 커패시터(C)의 다른쪽 단부는 접지된다.
선택 신호(152)가 하이 레벨인 경우에, 하기 동작이 수행된다. VoutVref일 때, 비교기(222)는 하이 레벨 신호를 출력한다. 결과적으로, 스위칭 트랜지스터(MP10)는 턴 오프되고, 스위칭 트랜지스터(MN10)는 턴 온된다. VoutVref일 때, 비교기(222)는 로우 레벨 신호를 출력한다. 결과적으로, 스위칭 트랜지스터(MP10)는 턴 온되고, 스위칭 트랜지스터(MN10)는 턴 오프된다. 스위칭 트랜지스터들(MP10 및 MN10)을 턴 온 또는 오프시킴으로써, 전류는 스위칭 트랜지스터(MP10)로부터 LC 필터(230)로 및 LC 필터(230)로부터 스위칭 트랜지스터(MN10)로 흐른다.
도 6에 나타낸 회로 구조는 스위칭 레귤레이터(220)의 예시적인 회로 구성이다. 스위칭 레귤레이터(220)는 도 6에 나타낸 회로 구조의 그것들과 동일한 기능을 갖는 임의의 구성을 가질 수 있다.
도 7은 LC 필터(230)의 코일(L)을 통해 흐르는 전류의 파형 및 코일(L)의 두 단부 모두에 인가된 전압의 파형을 나타낸다. 도 7에서, tON은 스위칭 트랜지스터(MP10)가 온인 기간을 나타내고, tOFF는 스위칭 트랜지스터(MP10)가 오프인 기간을 나타낸다.
도 7에 나타낸 바와 같이, 코일(L)을 통해 흐르는 전류 및 코일(L)의 두 단부 모두에 인가된 전압은 스위칭 트랜지스터(MP10)를 턴 온 또는 오프시킴으로써 변화된다. 스위칭 트랜지스터(MP10)가 반복적으로 및 주기적으로 턴 온 및 오프될 때, 스위칭 트랜지스터(MP10)가 오프 상태로부터 온될 때의 전류 값이 스위칭 트랜지스터(MP10)가 온 상태로부터 오프될 때의 전류 값과 동일하기 때문에 수학식 4가 얻어진다.
여기서, Imax는 코일(L)을 통해 흐르는 전류의 최대값을 나타내고, Imin은 코일(L)을 통해 흐르는 전류의 최소값을 나타낸다.
수학식 4로부터 출력 전압(Vout)은 입력 전압(Vin)이 쵸핑되는 사이클의 듀티 비율을 변화시킴으로써 변화될 수 있다는 것을 알 수 있다.
스위칭 트랜지스터(MP10)가 온일 때, 에너지는 스위칭 트랜지스터(MP10)를 통해 코일(L)에 축적된다. 스위칭 트랜지스터(MP10)가 턴 오프될 때, 스위칭 트랜지스터(MN10)는 턴 온된다. 결과적으로, 코일(L)의 에너지는 스위칭 트랜지스터(MN10)를 통해 커패시터(C)에서 충전된다. 단순히, 이는 스위칭 트랜지스터(220)의 원리이다.
도 8은 전류 모니터(140) 및 선택 회로(150)의 예시적인 회로 구성을 나타낸다.
전류 모니터(140)는 전류 비교기(141)를 포함한다. 전류 비교기(141)의 플러스 입력은 출력 전류(Iout)를 수신한다. 전류 비교기(141)의 마이너스 입력은 기준 전류(Ic)를 수신한다. 플러스 입력에 입력된 전류의 값이 마이너스 입력에 입력된 전류의 값 이상일 때, 전류 비교기(141)는 하이 레벨 신호를 출력한다. 달리 말하자면, 전류 비교기(141)는 Iout<Ic일 때 로우 신호를 출력하고, Ic≤Iout일 때,하이 레벨 신호를 출력한다.
선택 회로(150)는 인버터들(150a 내지 150c)을 포함한다.
선택 회로(150)는 다음 이유 때문에 로우 레벨 신호가 전류 모니터(140)로부터 출력될 때 선택 신호(151)가 하이 레벨로 되고, 선택 신호(152)가 로우 레벨로 되도록 구성된다. IoutIa,ηswitchηseries일 때(도 4 참조), 시리즈 레귤레이터(210)는 스위칭 레귤레이터(220)보다 더 큰 변환 효율을 제공한다.
선택 회로(150)는 다음 이유 때문에 하이 레벨 신호가 전류 모니터(140)로부터 출력될 때 선택 신호(151)가 로우 레벨로 되고, 선택 신호(152)가 하이 레벨로 되도록 구성된다. Ia≤Iout,ηseries≤ηswitch일 때(도 4 참조), 스위칭 레귤레이터(220)는 시리즈 레귤레이터(210)보다 더 큰 변환 효율을 제공한다.
상기한 바와 같이, 선택 신호(151)는 시리즈 레귤레이터(210)의 비교기(212)(도 5)를 활성화시키기 위한 인에이블 신호로서 사용된다. 선택 신호(152)는 스위칭 레귤레이터(220)의 논리곱 소자(224 및 226)의 입력들에 입력된다.
상기한 바와 같이 선택 신호들(151 및 152)의 레벨들을 제어함으로써, 시리즈 레귤레이터(210)가 선택될 때, 스위칭 레귤레이터(220)로부터의 출력은 고임피던스 상태이고; 스위칭 레귤레이터(220)가 선택될 때, 시리즈 레귤레이터(210)로부터의 출력은 고임피던스 상태이다. 따라서, 시리즈 레귤레이터(210)로부터의 출력 및 스위칭 레귤레이터(220)로부터의 출력이 서로 충돌하는 것이 방지된다.
도 3에 나타낸 실시예에서, 전원 회로(200)는 2개의 전압 변환 회로들을 포함한다. 본 발명은 이것에 제한되지 않고, 전원 회로(200)는 3개 이상의 전압 변환 회로들을 가질 수 있다.
(실시예 3)
도 9는 본 발명에 따른 제3 실시예의 반도체 장치(300)의 구성을 나타내는 블록도이다. 이 반도체 장치(300)는 제2 실시예에 기재된 전원 회로(200)를 포함한다. 반도체 장치(300)는 단일 반도체 칩 상에 형성된다.
반도체 장치(300)는 CPU(310)를 더 포함한다. 전원 회로(200)로부터의 출력 전압(Vout)은 전력 공급 전압(Vdd)으로서 CPU(310)에 공급된다. 인식할 수 있듯이, 도 9에 나타낸 실시예에서, CPU(310)는 전원 회로(200)에 대한 부하로서 사용된다.
반도체 장치(300)는 메모리 및 디지탈 신호 처리기(DSP) 등의 기타 반도체 회로를 포함할 수 있다. 도 9에서, 전원 회로(200) 및 CPU(310) 만이 단순화시키기 위해 반도체 장치(300)의 부품으로서 나타내진다.
제2 실시예에 나타낸 바와 같이, 전원 회로(200)는 시리즈 레귤레이터(210) 및 스위칭 레귤레이터(220)를 포함한다. 전원 회로(200)는 단자(322)를 통해 입력 전압(Vin)을 수신한다. 입력 전압(Vin)은 시리즈 레귤레이터(210) 및 스위칭 레귤레이터(220)에 공급된다.
시리즈 레귤레이터(210)는 입력 전압(Vin)을 원하는 전압으로 변환시키고, 이 원하는 전압을 단자(324)를 통해 출력한다. 따라서, 출력 전압(Vout)이 얻어진다.
스위칭 레귤레이터(220)는 입력 전압(Vin)에 기초한 AC 전압을 발생시키고, AC 전압을 단자(326)를 통해 LC 필터(230)에 공급한다. LC 필터(230)는 코일(L)과 커패시터(C)를 포함하고, 반도체 장치(300)의 외부에 제공된다. 출력 전압(Vout)은 LC 필터(230)로부터 출력으로서 얻어진다.
출력 전압(Vout)은 반도체 장치(300)의 외부에 제공된 외부 라인(332)을 통해 단자(328)로부터 반도체 장치(300)에 입력되고, 이어서 CPU(310)의 전원 포트(330)에 공급된다.
LC 회로(230)가 반도체 장치(300) 내부에 집적될 수 있는 경우에, 전원 회로(200)로부터의 출력을 반도체 장치(300)의 외부에 공급할 필요가 없다. 그러한 경우에, 출력 전압(Vout)은 반도체 장치(300) 내부에 제공된 내부 라인(도시하지 않음)을 통해 CPU(310)의 전원 포트(330)에 공급될 수 있다.
(실시예 4)
도 10은 본 발명에 따른 제4 실시예의 전원 장치(560)의 구조를 나타내는 블록도이다. 전원 장치(560)는 CPU(550)로부터 출력된 모드 신호(551)에 따라 전원 회로(500)에 포함된 시리즈 레귤레이터(210) 및 스위칭 레귤레이터(220) 중 하나를 선택한다.
전원 장치(560)는 전원 회로(500), 선택 회로(520), 경로 전환 회로(530), 및 LC 필터(230)를 포함한다.
전원 회로(500)는 시리즈 레귤레이터(210) 및 스위칭 레귤레이터(220)를 포함한다. 참조 전압 생성 회로(130)에 의해 발생된 참조 전압(Vref)은 시리즈 레귤레이터(210) 및 스위칭 레귤레이터(220)에 공급된다. 시리즈 레귤레이터(210) 및 스위칭 레귤레이터(220)의 구조 및 동작은 제2 실시예에 기재된 것들과 동일하며, 따라서, 그의 설명은 반복하지 않을 것이다.
시리즈 레귤레이터(210)로부터의 출력은 경로 전환 회로(530)를 통해 반도체 장치(510)에 공급된다. 스위칭 레귤레이터(220)로부터의 출력은 LC 필터(230) 및 경로 전환 회로(530)를 통해 반도체 장치(510)에 공급된다. 반도체 장치(510)는 전원 장치(560)에 대한 부하로서 사용된다.
반도체 장치(510)는 독립적으로 실행 가능한 복수개의 기능 블록들을 갖는다. 복수개의 기능 블록들 중 하나는 예를 들면 메모리(511)이다. 복수개의 기능 블록들 중 하나는 예를 들면 연산 회로(512)이다.
CPU(550)는 반도체 장치(510)가 동작하는 동작 모드를 나타내는 모드 신호(551)를 출력한다. 예를 들면, 하이 레벨의 모드 신호(551)는 반도체 장치(510)가 슬립(sleep) 모드임을 나타낸다. 로우 레벨의 모드 신호(551)는 반도체 장치(510)가 정상(normal) 모드임을 나타낸다.
슬립 모드 동안, 메모리(511)는 이 메모리(511)에 저장된 정보의 내용을 유지하기 위한 내용 유지 동작 만을 수행하고, 연산 회로(512)는 동작하지 않는다. 정상 모드 동안, 메모리(511) 및 연산 회로(512) 모두가 동작한다.
전원 장치(560)는 슬립 모드 동안 메모리(511)에만 전력을 공급하고, 정상 모드 동안 메모리(511)와 연산 회로(512) 모두에 전력을 공급하도록 구성된다. 따라서, 반도체 장치(510)에 포함된 복수개의 기능 블록들 중에서 전력이 공급될 기능 블록 또는 블록들은 반도체 장치(510)의 동작 모드에 따라 변화된다. 이러한 방식으로, 슬립 모드 동안 전력을 요하지 않는 기능 블록에 전력이 공급되는 것이 방지된다. 결과적으로, 전류 누설이 방지될 수 있고, 따라서 반도체 장치(510)의 전력 소비가 감소된다.
내용 유지 동작을 수행하기 위해, 메모리(511)는 이 메모리(511)의 전류 누설에 대응하여 출력 전류(Iout)를 제공하는 전력만을 요한다. 따라서, 슬립 모드 동안 적은 출력 전류(Iout)로 큰 변환 효율을 제공하는 시리즈 레귤레이터(210)를 선택함으로써 전원 회로(500)의 변환 효율은 최적화된다.
CMOS 장치를 사용하는 종래의 반도체 장치에서, 반도체 회로의 동작이 정지된 모드(즉, 슬립 모드) 동안 반도체 회로에 전력의 공급을 중단할 필요가 없다. 이러한 이유는 반도체 회로에 포함된 각각의 트랜지스터의 전류 누설이 무시할 정도로 적기 때문이다. 반도체 공정은 보다 정확해지고, 트랜지스터의 임계값은 낮은 전력 공급 전압으로 고속 동작을 실현하도록 보다 작아지고 있기 때문에, 전류 누설은 무시하기가 훨씬 곤란하다. 오늘날, 슬립 모드 동안 전력을 필요로 하지 않는 회로로의 전력 공급이 중단되지 않는 한, 반도체 장치의 낮은 전력 소비는 실현하기가 곤란하다. 명백히, 메모리에 전력을 공급할 필요가 있고, 그의 내용은 전력을 턴 오프함으로써 소거된다. 이러한 이유 때문에 슬립 모드 동안 메모리(511)에 전력이 공급된다.
선택 회로(520)는 반도체 장치(510)가 슬립 모드일 때(즉, 모드 신호(551)가 하이 레벨임), 시리즈 레귤레이터(210)를 선택하고, 반도체 장치(510)가 정상 모드일 때(즉, 모드 신호(551)가 로우 레벨임), 스위칭 레귤레이터(220)를 선택한다. 이러한 선택은 모드 신호(551)에 따라 선택 신호(151 및 152)의 레벨을 결정함으로써 달성된다.
경로 전환 회로(550)는 CPU(550)로부터 출력된 경로 전환 신호(552)에 따라 전원 회로(500)와 반도체 장치(510) 간의 경로를 전환한다.
상세하게는, 시리즈 레귤레이터(210)가 선택 회로(520)에 의해 선택될 때, 경로 전환 회로(530)는 시리즈 레귤레이터(210)의 출력을 메모리(511)에 전기적으로 접속시키고, 연산 회로(512)로부터 시리즈 레귤레이터(210)의 출력을 전기적으로 분리시킨다. 따라서, 시리즈 레귤레이터(210)로부터의 출력 전압(Vout)은 슬립 모드 동안 메모리(511)에만 공급된다.
스위칭 레귤레이터(220)가 선택 회로(520)에 의해 선택될 때, 경로 전환 회로(530)는 스위칭 레귤레이터(220)의 출력을 메모리(511) 및 연산 회로(512)에 전기적으로 접속시킨다. 따라서, 스위칭 레귤레이터(220)로부터의 출력 전압(Vout)은 정상 모드 동안 메모리(511) 및 연산 회로(512)에 공급된다.
도 11은 경로 전환 회로(530)의 예시적인 구성을 나타낸다. 경로 전환 회로(530)는 PMOS 트랜지스터(532) 및 이 경로 전환 신호(552)에 따라 PMOS 트랜지스터(532)를 제어하기 위한 논리 회로(531)를 포함한다.
논리 회로(531)는 PMOS 트랜지스터가 슬립 모드 동안 턴 오프되도록 구성된다. 따라서, 시리즈 레귤레이터(210)로부터의 출력 전압(Vout)은 슬립 모드 동안 메모리(511)에만 공급된다.
논리 회로(531)는 PMOS 트랜지스터가 정상 모드 동안 턴 온되도록 구성된다. 따라서, 스위칭 레귤레이터(220)로부터의 출력 전압(Vout)은 정상 모드 동안 메모리(511) 및 연산 회로(512)에 공급된다.
도 12는 CPU(550)로부터의 경로 전환 신호(552)와 전력이 공급되는 기능 블록들 간의 관계를 나타낸다.
도 12에 나타낸 관계는 경로 전환 회로(552) 대신에 경로 전환 회로(530)에 모드 신호(551)를 입력함으로써 실현되기도 한다. 그러한 경우에, 모드 신호(551)는 PMOS 트랜지스터(532)의 게이트에 직접적으로 입력될 수 있다.
시리즈 레귤레이터(210)가 선택 회로(520)에 의해 선택되는 동안 PMOS 트랜지스터(532)를 턴 온시킴으로써, 시리즈 레귤레이터(210)로부터의 출력 전압(Vout)은 메모리(511) 및 연산 회로(512) 모두에 공급될 수 있다. 대안으로, 스위칭 레귤레이터(220)가 선택 회로(520)에 의해 선택되는 동안 PMOS 트랜지스터(532)를 턴 오프시킴으로써, 스위칭 레귤레이터(220)로부터의 출력 전압(Vout)은 연산 회로(512)에만 공급될 수 있다. 출력 전압(Vout)의 이러한 제공은 선택 회로(520) 및/또는 경로 전환 회로(530)의 논리를 적절히 변경시킴으로써 달성될 수 있다.
상기한 바와 같이, 경로 전환 회로(530)는 전원 회로(500)에 포함된 복수개의 전압 변환 회로들 중에서 선택 회로(520)에 의해 선택된 하나의 전압 변환 회로로부터의 출력 전압(Vout)이 반도체 장치(510)에 포함된 복수개의 기능 블록들 중에서 1개 이상의 임의의 기능 블록에 공급되게 한다. 예를 들면, 반도체 장치(510)가 제1 기능 블록 및 제2 기능 블록을 포함하는 경우에, 경로 전환 회로(530)는 선택된 전압 변환 회로로부터의 출력 전압(Vout)을 제1 기능 블록에만, 또는 제2 기능 블록에만 또는 제1 기능 블록 및 제2 기능 블록 모두에 선택적으로 공급할 수 있다.
여기서, 기능 블록은 소정 기능을 실행할 임의의 블록을 의미한다. 메모리 및 연산 회로는 기능 블록들의 예이며, 본 발명은 메모리 및 연산 회로 등의 특정 기능 블록들의 사용에 한정되는 것은 아니다.
LC 필터(230)를 제외한 전원 회로(560) 및 CPU(550) 및 반도체 장치(510)는 단일 반도체 칩 상에 형성될 수 있다. 현재 기술 수준에 따라, 반도체 칩 외부에 LC 필터(230)가 제공되는 것이 바람직하다. 그러나, 장차, LC 필터(230)는 반도체 칩 상에 조립될 수 있으므로, 도 10에 나타낸 모든 소자는 단일 반도체 칩 상에 형성된다.
(실시예 5)
도 13은 본 발명에 따른 제5 실시예의 전원 장치(660)의 구성을 나타내는 블록도이다. 전원 장치(660)는 CPU(550)로부터 출력된 모드 신호(551)에 따라 전원 회로(600)에 포함된 시리즈 레귤레이터(210a), 시리즈 레귤레이터(210b) 및 스위칭 레귤레이터(220) 중 하나를 선택한다.
전원 장치(660)는 전원 회로(600), 선택 회로(620), 경로 전환 회로(630) 및 LC 필터(230)를 포함한다.
전원 회로(600)는 시리즈 레귤레이터(210a 및 210b) 및 스위칭 레귤레이터(220)를 포함한다. 참조 전압 생성 회로(130)에 의해 발생된 참조 전압(Vref)은 시리즈 레귤레이터들(210a 및 210b), 및 스위칭 레귤레이터(220)에 공급된다.
시리즈 레귤레이터들(210a 및 210b)의 구조는 도 17a 및 17b를 참조하여 아래 기재할 것이다. 스위칭 레귤레이터(220)는 예를 들면 도 6에 나타낸 구조를 가질 수 있다.
시리즈 레귤레이터(210a 및 210b)로부터의 출력은 경로 전환 회로(630)를 통해 반도체 장치(610)에 공급된다. 스위칭 레귤레이터(220)로부터의 출력은 LC 필터(230) 및 경로 전환 회로(630)를 통해 반도체 장치(610)에 공급된다. 반도체 장치(610)는 전원 장치(660)에 대한 부하로서 사용된다.
반도체 장치(610)는 독립적으로 실행 가능한 복수개의 기능 블록들을 갖는다. 복수개의 기능 블록들중 하나는 예를 들면 메모리(611)이다. 복수개의 기능 블록들중 다른 것은 예를 들면 연산 회로(612)이다. 연산 회로(612)는 마이크로컨트롤 유니트(MCU)(613) 및 디지탈 신호 처리기(DSP)(614)를 포함한다.
CPU(550)는 반도체 장치(610)가 동작하는 동작 모드를 나타내는 모드 신호(551)를 출력한다. 예를 들면, 00의 모드 신호(551)는 반도체 장치(610)가 슬립 모드(이하, 제1 모드라 칭함)임을 나타낸다. 01의 모드 신호는 메모리(611) 및 MCU(613)가 동작하는 모드(이하, 제2 모드라 칭함)에 반도체 장치(610)가 있음을 나타낸다. 10의 모드 신호(551)는 메모리(611), MCU(613) 및 DSP(614)가 동작하는 모드(이하, 제3 모드라 칭함)에 반도체 장치(610)가 있음을 나타낸다.
예를 들면, 반도체 장치(610)가 통신 시스템의 일부로서 사용될 때, 이 반도체 장치(610)는 정보를 전송하기 위해 대기하는 대기 상태 또는 정보가 수신된 후의 통신 상태일 수 있다. 대기 상태는 제2 모드에 대응하고, 통신 상태는 제3 모드에 대응한다.
대기 상태에서, MCU(613) 및 메모리(611)는 동작하지만, DSP(614)는 동작하지 않는다. 대기 상태에서, MCU(613)는 간헐적인 동작을 수행하거나 또는 낮은 주파수로 동작하며, 따라서, 많은 전력을 소비하지 않는다. 대기 상태에서의 MCU(613)의 전력 소비는 예를 들면 5 mA이다.
통신 상태에서, MCU(613), DSP(614) 및 메모리(611)가 동작한다. 통신 상태에서는 대기 상태에서보다 많은 전력이 소비된다. 통신 상태에서 MCU(613) 및 DSP(614)의 전력 소비는 예를 들면 500 mA이다.
반도체 장치(610)의 슬립 모드는 제1 모드에 대응한다. 슬립 모드 동안, 메모리(611)는 이 메모리(611)에 저장된 정보의 내용을 유지하기 위한 내용 유지 동작 만을 수행한다. 메모리(611)의 내용 유지 동작은 이 메모리(611)의 전류 누설에 대응하는 전류를 메모리(611)에 제공함으로써 달성된다. 따라서, 메모리(611)의 내용 유지 동작에 필요한 전류의 양은 메모리(611)의 전류 누설을 감소시킴으로써 감소될 수 있다. 메모리(611)의 전류 누설은 예를 들면 MOS 트랜지스터의 임계값을 증가시키기 위해 기판에 바이어스 전압을 인가함으로써 감소될 수 있다. 이러한 동작으로 인해, 메모리(611)의 내용 유지 동작에 필요한 전류의 양은 50μA로 감소될 수 있다. 메모리(611)는 레지스터, DRAM 또는 SRAM으로 나타낸 휘발성 메모리일 수 있다.
전원 장치(660)는 제1 모드 동안 메모리(611)에만 전력을 공급하고, 제2 모드 동안 메모리(611)와 MCU(613)에 전력을 공급하고, 제3 모드 동안 메모리(611), MCU(613) 및 DSP(614)에 전력을 공급하도록 구성된다. 따라서, 반도체 장치(610)에 포함된 복수개의 기능 블록들 중에서 전력이 공급될 기능 블록 또는 블록들은 반도체 장치(610)의 동작 모드에 따라 변화된다. 이러한 방식으로, 슬립 모드 동안 전력을 요하지 않는 기능 블록에 전력이 공급되는 것이 방지된다. 결과적으로, 전류 누설이 방지될 수 있고, 반도체 장치(610)의 전력 소비가 감소된다.
선택 회로(620)는 반도체 장치(610)가 제1 모드에 있을 때(즉, 모드 신호(551)가 '00'임) 시리즈 레귤레이터(210b)를 선택하고, 반도체 장치(610)가 제2 모드에 있을 때(즉, 모드 신호(551)가 '01'임) 시리즈 레귤레이터(210a)를 선택하며, 반도체 장치(610)가 제3 모드에 있을 때(즉, 모드 신호(551)가 '10'임) 스위칭 레귤레이터(220)를 선택한다. 이러한 선택은 모드 신호(551)에 따라 선택 신호(151a, 151b 및 152)의 레벨을 측정함으로써 달성된다.
경로 전환 회로(630)는 CPU(550)로부터 출력된 경로 전환 신호(552)에 따라 전원 회로(600)와 반도체 장치(610) 간의 경로를 전환한다.
구체적으로 말하자면, 시리즈 레귤레이터(210b)가 선택 회로(620)에 의해 선택될 때, 경로 전환 회로(630)는 시리즈 레귤레이터(210b)의 출력을 메모리(611)에 전기적으로 접속시키고, 연산 회로(612)(MCU(613) 및 DSP(614))로부터 시리즈 레귤레이터(210b)의 출력을 전기적으로 분리시킨다. 따라서, 시리즈 레귤레이터(210b)로부터의 출력 전압(Vout)은 제1 모드 동안 메모리(611)에만 공급된다.
시리즈 레귤레이터(210a)가 선택 회로(620)에 의해 선택될 때, 경로 전환 회로(630)는 시리즈 레귤레이터(210a)의 출력을 메모리(611) 및 MCU(613)에 전기적으로 접속시키고, DSP(614))로부터 시리즈 레귤레이터(210a)의 출력을 전기적으로 분리시킨다. 따라서, 시리즈 레귤레이터(210b)로부터의 출력 전압(Vout)은 제2 모드 동안 메모리(611) 및 MCU(613)에 공급된다.
스위칭 레귤레이터(220)가 선택 회로(620)에 의해 선택될 때, 경로 전환 회로(630)는 스위칭 레귤레이터(220)의 출력을 메모리(611), MCU(613) 및 DSP(614)에 전기적으로 접속시킨다. 따라서, 스위칭 레귤레이터(220)로부터의 출력 전압(Vout)은 제3 모드 동안 메모리(611), MCU(613) 및 DSP(614)에 공급된다.
도 15는 경로 전환 회로(630)의 예시적인 구성을 나타낸다. 경로 전환 회로(630)는 PMOS 트랜지스터(632 및 633) 및 이 경로 전환 신호(552)에 따라 PMOS 트랜지스터(632 및 633)를 제어하기 위한 논리 회로(631)를 포함한다.
논리 회로(631)는 PMOS 트랜지스터(632 및 633)가 제1 모드 동안 턴 오프되도록 구성된다. 따라서, 시리즈 레귤레이터(210b)로부터의 출력 전압(Vout)은 제1 모드 동안 메모리(611)에만 공급된다.
논리 회로(631)는 제2 모드 동안 PMOS 트랜지스터(632)가 턴 온되고, PMOS 트랜지스터(633)가 턴 오프되도록 구성된다. 따라서, 시리즈 레귤레이터(210a)로부터의 출력 전압(Vout)은 제2 모드 동안 메모리(611) 및 MCU(613)에 공급된다.
논리 회로(631)는 PMOS 트랜지스터(632 및 633) 모두가 제3 모드 동안 턴 온되도록 구성된다. 따라서, 스위칭 레귤레이터(220)로부터의 출력 전압(Vout)은 제3 모드 동안 메모리(611), MCU(613) 및 DSP(614)에 공급된다.
도 16은 CPU(550)로부터의 경로 전환 신호(552)와 전력이 공급되는 기능 블록들 간의 관계를 나타낸다.
경로 전환 회로(630)는 전원 회로(600)에 포함된 복수개의 전압 변환 회로들 중에서 선택 회로(620)에 의해 선택된 하나의 전압 변환 회로로부터의 출력 전압(Vout)이 반도체 장치(610)에 포함된 복수개의 기능 블록들 중에서 1개 이상의 임의의 기능 블록들에 공급되게 한다. 예를 들면, 반도체 장치(610)가 제1 기능 블록, 제2 기능 블록 및 제3 기능 블록을 포함하는 경우에, 경로 전환 회로(630)는 선택된 전압 변환 회로로부터의 출력 전압(Vout)을 제1 기능 블록에만, 또는 제2 기능 블록에만, 또는 제3 기능 블록에만 또는 제1 기능 블록, 제2 기능 블록 및 제3 기능 블록의 임의의 조합에 선택적으로 공급할 수 있다.
도 17a는 시리즈 레귤레이터(210a)의 예시적인 구성을 나타내고, 도 17b는 시리즈 레귤레이터(210b)의 예시적인 구성을 나타낸다.
시리즈 레귤레이터(210a)는 병렬로 접속된 10개의 PMOS 트랜지스터(MP0 내지 MP9)를 포함하는 출력 트랜지스터(310a)를 포함한다. PMOS 트랜지스터(MP0 내지 MP9)는 동일한 크기를 갖는다.
시리즈 레귤레이터(210b)는 1개의 PMOS 트랜지스터(MP0)를 포함하는 출력 트랜지스터(310b)를 포함한다. 따라서, 시리즈 레귤레이터(210b)로부터의 출력 전류(Iout)의 양은 시리즈 레귤레이터(210a)로부터의 출력 전류(Iout)의 양의 1/10이다.
시리즈 레귤레이터(210a 및 210b)가 서로 동일한 응답 특성을 얻도록 하기 위해, 시리즈 레귤레이터(210b) 내의 비교기(300b)는 시리즈 레귤레이터(210a)내의 비교기(300a)의 구동 능력의 단지 1/10인 구동 능력을 요한다.
도 14는 입력 전압 Vin(=3.3V)이 출력 전압 Vout(=2.5V)으로 변환될 때 얻어진 전압 변환 효율(η)과 출력 전류(Iout) 간의 관계를 나타낸다.
시리즈 레귤레이터(210a 및 210b) 및 스위칭 레귤레이터(220)는 하기 전압 변환 특성을 갖도록 설계될 수 있다. 시리즈 레귤레이터(210b)의 변환 효율이 가장 큰 경우의 출력 전류(Iout)의 범위는 제1 모드에 대응하고, 시리즈 레귤레이터(210a)의 변환 효율이 가장 큰 경우의 출력 전류(Iout)의 범위는 제2 모드에 대응한다. 스위칭 레귤레이터(220)의 변환 효율이 가장 큰 경우의 출력전류(Iout)의 범위는 제3 모드에 대응한다.
제1 모드에서, 시리즈 레귤레이터(210b)가 선택되고; 제2 모드에서, 시리즈 레귤레이터(210a)가 선택되며; 제3 모드에서, 스위칭 레귤레이터(220)가 선택된다. 따라서, 가장 큰 전압 변환 효율을 갖는 전압 변환 회로는 제1 모드, 제2 모드 및 제3 모드 모두에서 선택된다.
이하, 시리즈 레귤레이터가 큰 전압 변환 효율을 달성할 수 있는 출력 전류(Iout)(부하 전하)의 범위가 제한되는 이유를 기재할 것이다. 먼저, 출력 전류(Iout)(부하 전하)가 극도로 작을 때 변환 효율이 저하되는 이유를 기재할 것이다. 이어서, 출력 전류(Iout)(부하 전하)가 극도로 클 때 변환 효율이 저하되는 이유를 기재할 것이다.
(a) 출력 전류(Iout)(부하 전하)가 극도로 작을 때 변환 효율이 저하되는 이유:
시리즈 레귤레이터는 스위칭 레귤레이터에 비해 변환 동작에 보다 적은 자기 전류를 필요로 한다. 따라서, 부하 전류가 감소될 때조차, 변환 효율은 실질적으로 저하되지 않는다(도 4 참조). 그러나, 시리즈 레귤레이터의 부하 전류가 자기 전류의 레벨에 접근함에 따라, 변환 효율은 무시할 수 없는 정도까지 감소된다. 도 14에 나타낸 바와 같이, 시리즈 레귤레이터(210a)의 변환 효율은 부하 전류가 비교적 적은 범위(예, 제1 모드에 대응하는 범위)에서 저하된다. 부하 전류가 비교적 적은 범위에서 큰 변환 효율을 실현시키기 위해, 보다 적은 자기 전류에서 동작하는 시리즈 레귤레이터가 요구된다. 시리즈 레귤레이터(210b)는 부하 전류가 비교적 적은 범위, 즉, 시리즈 레귤레이터(210a)가 큰 변환 효율을 얻을 수 없는 범위에서 큰 변환 효율을 실현하도록 설계된다. 시리즈 레귤레이터들(210a 및 210b)을 조합함으로써, 큰 변환 효율이 제1 모드 및 제2 모드 모두에서 실현될 수 있다.
(b) 출력 전류(Iout)(부하 전하)가 극도로 클 때 변환 효율이 저하되는 이유:
도 14에 도시하지 않았지만, 시리즈 레귤레이터(210b)의 변환 효율은 부하 전류가 비교적 큰 범위(예, 제2 모드에 대응하는 범위)에서 시리즈 레귤레이터(210a)의 변환 효율보다 더 낮아진다. 이러한 이유는 시리즈 레귤레이터(210b)에 의해 공급될 수 있는 부하 전류의 상한치가 시리즈 레귤레이터(210b)의 전류 공급 능력에 의해 제한되기 때문에, 부하 전류가 증가함에 따라, 시리즈 레귤레이터(210b)의 변환 효율은 부하 전류의 증가에 대응하는 레벨만큼 낮아지기 때문이다. 이들 특성을 고려하면, 도 17a에 나타낸 시리즈 레귤레이터(210a) 및 도 17b에 나타낸 시리즈 레귤레이터(210b)는 상이한 레벨의 전류 공급 능력을 갖도록 구성된다.
LC 필터(230)를 제외한 전원 회로(660) 및 CPU(550) 및 반도체 장치(610)는 단일 반도체 칩 상에 형성될 수 있다. 현재 기술 수준에 따라, 반도체 칩 외부에 LC 필터(230)가 제공되는 것이 바람직하다. 그러나, 장차, LC 필터(230)는 반도체 칩 상에 조립될 수 있으므로, 도 13에 나타낸 모든 소자들은 단일 반도체 칩 상에 형성된다.
도 13에 나타낸 실시예에서, 전원 회로(600)는 3개의 전압 변환 회로들을 포함한다. 본 발명은 이것에 제한되지 않고, 전원 회로(600)는 4개 이상의 전압 변환 회로들을 포함할 수 있다.
상기 모든 실시예에서, 전원 회로의 변환 효율이 최적화되는 방식으로 복수개의 전압 변환 회로들 중 하나를 선택할 필요가 없다. 예를 들면, 본 발명의 범위는 선택된 전압 변환 회로의 변환 효율이 복수개의 전압 변환 회로들 중에서 적어도 하나의 비선택 전압 변환 회로의 변환 효율보다 더 큰 방식으로 복수개의 전압 변환 회로들 중 하나를 선택하는 전원 장치를 포함한다. 따라서, 복수개의 전압 변환 회로들 중 하나를 선택함으로써 변환 효율을 개선시키는 임의의 유형의 전원 장치들이 본 발명의 범위에 포함된다.
본 발명에 따라, 복수개의 전압 변환 회로들 중 하나를 선택함으로써 개선된 변환 효율을 갖는 전원 장치가 제공된다. 따라서, 전원 장치의 전력 소비가 저하될 수 있다.
또한, 본 발명에 따라, 전원 장치로부터 부하로 흐르는 출력 전류에 따라 복수개의 전압 변환 회로들 중 하나를 선택함으로써 적어도 소정 범위의 출력 전류에 관하여 개선된 변환 효율을 갖는 전원 장치가 제공된다.
또한, 본 발명에 따라, 반도체 장치의 동작 모드를 나타내는 모드 신호에 따라 복수개의 전압 변환 회로들 중 하나를 선택함으로써 반도체 장치의 여러 모드 각각에서 개선된 변환 효율을 갖는 전원 장치가 제공된다.
더욱이, 모드 신호에 따라 선택된 전압 변환 회로와 반도체 장치 사이의 경로를 전환함으로써 전력을 필요로 하지 않는 회로에 전력이 공급되는 것이 방지된다. 따라서, 반도체 장치에서 발생된 전류 누설이 감소될 수 있다. 결과적으로, 반도체 장치의 전력 소비가 저하될 수 있다.
본 발명의 범위 및 정신에서 벗어나지 않는 여러 가지 기타 변형이 당업계의 숙련자들에게 명백할 것이고, 용이하게 실시될 수 있다. 따라서, 다음의 특허 청구의 범위는 본 명세서에 기재된 상세한 설명에 제한되지 않아야 하며, 오히려 보다 광의로 해석되어야 한다.

Claims (8)

  1. 입력 전압을 출력 전압으로 변환시키고, 상기 출력 전압을 부하에 공급하는 전원 회로와,
    상기 전원 회로로부터 상기 부하로 흐르는 출력 전류를 검출하는 검출 회로를 포함하는 전원 장치로서, 상기 전원 회로는,
    상이한 변환 효율들을 갖는 복수개의 전압 변환 회로들, 및
    전원 회로의 변환 효율을 개선시키기 위해 상기 출력 전류에 따라 복수개의 전압 변환 회로들 중 하나를 선택하는 선택 회로를 구비하는 전원 장치.
  2. 제1항에 있어서, 상기 복수개의 전압 변환 회로들은 3개 이상의 전압 변환 회로들인 전원 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 복수개의 전압 변환 회로들은 시리즈 레귤레이터(series regulator) 및 스위칭 레귤레이터(switching regulator)를 구비하는 전원 장치.
  5. 입력 전압을 출력 전압으로 변환시키고, 상기 출력 전압을 부하에 공급하는 전원 회로를 포함하는 전원 장치로서,
    상기 부하는 적어도 하나의 기능 블록을 구비하는 반도체 장치이고,
    상기 반도체 장치는 복수개의 동작 모드 각각에서 동작할 수 있고,
    상기 전원 회로는,
    상이한 변환 효율들을 갖는 복수개의 전압 변환 회로들과,
    반도체 장치가 동작하는 동작 모드 중 하나를 나타내는 모드 신호를 수신하고, 상기 전원 회로의 변환 효율을 개선시키기 위해 상기 모드 신호에 따라 복수개의 전압 변환 회로 중 하나를 선택하는 선택 회로를 구비하는 전원 장치.
  6. 제5항에 있어서, 상기 모드 신호에 따라 선택된 상기 전압 변환 회로와 상기 반도체 장치 간의 경로를 전환하기 위한 경로 전환 회로를 더 포함하는 전원 장치.
  7. 제6항에 있어서,
    상기 복수개의 전압 변환 회로들은 시리즈 레귤레이터 및 스위칭 레귤레이터를 구비하고,
    상기 반도체 장치는 메모리 및 연산 회로를 구비하고, 적어도 제1 모드 및 제2 모드에서 동작할 수 있고,
    상기 제1 모드에 있어서, 상기 경로 전환 회로는 상기 선택 회로에 의해 선택된 상기 시리즈 레귤레이터로부터의 상기 출력 전압을 상기 메모리에 공급하기 위해 상기 경로를 전환하고,
    상기 제2 모드에 있어서, 상기 경로 전환 회로는 상기 선택 회로에 의해 선택된 상기 스위칭 레귤레이터로부터의 상기 출력 전압을 상기 메모리 및 상기 연산 회로에 공급하기 위해 상기 경로를 전환하는 전원 장치.
  8. 제6항에 있어서,
    상기 복수개의 전압 변환 회로들은 제1 시리즈 레귤레이터, 제2 시리즈 레귤레이터 및 스위칭 레귤레이터를 구비하고,
    상기 반도체 장치는 메모리, 제1 연산 회로 및 제2 연산 회로를 구비하고, 적어도 제1 모드, 제2 모드 및 제3 모드에서 동작할 수 있고,
    상기 제1 모드에 있어서, 상기 경로 전환 회로는 상기 선택 회로에 의해 선택된 상기 제1 시리즈 레귤레이터로부터의 상기 출력 전압을 상기 메모리에 공급하기 위해 상기 경로를 전환하고,
    상기 제2 모드에 있어서, 상기 경로 전환 회로는 상기 선택 회로에 의해 선택된 상기 제2 시리즈 레귤레이터로부터의 상기 출력 전압을 상기 메모리 및 상기 제1 연산 회로에 공급하기 위해 상기 경로를 전환하고,
    상기 제3 모드에 있어서, 상기 경로 전환 회로는 상기 선택 회로에 의해 선택된 상기 스위칭 레귤레이터로부터의 상기 출력 전압을 상기 메모리, 상기 제1 연산 회로 및 상기 제2 연산 회로에 공급하기 위해 상기 경로를 전환하는 전원 장치.
KR1019990012653A 1998-04-10 1999-04-10 전원 장치 KR100334363B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-99081 1998-04-10
JP9908198 1998-04-10

Publications (2)

Publication Number Publication Date
KR19990083115A KR19990083115A (ko) 1999-11-25
KR100334363B1 true KR100334363B1 (ko) 2002-04-25

Family

ID=14237972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012653A KR100334363B1 (ko) 1998-04-10 1999-04-10 전원 장치

Country Status (4)

Country Link
EP (1) EP0949739A3 (ko)
KR (1) KR100334363B1 (ko)
CN (1) CN1099753C (ko)
TW (1) TW530447B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236130A (ja) * 2000-02-21 2001-08-31 Alps Electric Co Ltd 電源回路
DE10214190B4 (de) * 2002-03-28 2011-06-30 Minebea Co., Ltd. Stromversorgung mit mehreren parallel geschalteten Schaltnetzteilen
DE102004013243A1 (de) * 2004-03-18 2005-10-06 Robert Bosch Gmbh Verfahren und Vorrichtung zur Wirkungsgradverbesserung parallelgeschalteter Gleichspannungswandler
JP3710469B1 (ja) 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
JP3739006B1 (ja) 2004-11-04 2006-01-25 ローム株式会社 電源装置、及び携帯機器
JP3710468B1 (ja) 2004-11-04 2005-10-26 ローム株式会社 電源装置、及び携帯機器
CN101107581B (zh) * 2005-01-25 2010-08-18 松下电器产业株式会社 电源系统
US7064531B1 (en) * 2005-03-31 2006-06-20 Micrel, Inc. PWM buck regulator with LDO standby mode
JP4421536B2 (ja) 2005-09-09 2010-02-24 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
GB2480614B (en) * 2010-05-24 2017-04-12 Snaptrack Inc Switched arrangement for switched mode supply
JP5545062B2 (ja) 2010-06-21 2014-07-09 富士通株式会社 レギュレータ装置
JP5353861B2 (ja) * 2010-10-29 2013-11-27 オムロン株式会社 センサ装置
JP5741365B2 (ja) 2011-10-14 2015-07-01 富士通株式会社 レギュレータ装置
JP5944172B2 (ja) * 2012-01-31 2016-07-05 富士通テン株式会社 電源回路
CN103809643B (zh) * 2014-01-24 2018-03-30 加弘科技咨询(上海)有限公司 混成供电架构
GB2587139B (en) * 2018-04-27 2022-05-11 Tridonic Gmbh & Co Kg Method and device of abnormal efficiency protection for electrical apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2152770B (en) * 1983-11-15 1987-04-29 Yokogawa Hokushin Electric Dc/dc converter
JP2526992B2 (ja) * 1988-05-30 1996-08-21 三菱電機株式会社 交流出力変換器の並列運転システム
DE3840806A1 (de) * 1988-11-29 1990-05-31 Licentia Gmbh Schaltungsanordnung zur parallelschaltung einer beliebigen anzahl von pulswechselrichtern
JP2592751Y2 (ja) * 1990-11-26 1999-03-24 日本電気株式会社 電源盤装置
DE4402812C2 (de) * 1994-01-31 1998-01-22 Aeg Stromversorgungs Syst Gmbh Schaltungsanordnung mit parallel betriebenen Wechselrichtern
GB2310570A (en) * 1996-02-21 1997-08-27 Motorola Israel Ltd Subscriber unit with power supply operable in linear and switched modes; portable radio data packet modem

Also Published As

Publication number Publication date
EP0949739A3 (en) 1999-10-20
EP0949739A2 (en) 1999-10-13
TW530447B (en) 2003-05-01
CN1099753C (zh) 2003-01-22
KR19990083115A (ko) 1999-11-25
CN1234643A (zh) 1999-11-10

Similar Documents

Publication Publication Date Title
KR100334363B1 (ko) 전원 장치
US6504422B1 (en) Charge pump with current limiting circuit
JP4430041B2 (ja) ２モード直流−直流電力変換のためのシステム及び方法
US8111051B2 (en) Step-down switching regulator
US7855538B2 (en) Method for current sensing in switched DC-to-DC converters
US7893671B2 (en) Regulator with improved load regulation
US7362078B2 (en) Power supply circuit
US6654263B2 (en) Linear regulator with switched capacitance output
KR100336236B1 (ko) 반도체집적회로장치
EP2115860B1 (en) Gate drive voltage selection for a voltage regulator
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
JPH11353040A (ja) 電源装置
KR0153305B1 (ko) 전력 소모를 감소시키도록 설계된 정전원 회로를 구비한 반도체회로
US5892389A (en) Method and circuit for current limiting of DC-DC regulators
US5260646A (en) Low power regulator for a voltage generator circuit
KR0161308B1 (ko) 전원 접속 회로 및 전원선용 스위치 집적 회로
JPH06215600A (ja) ストレスモード回路
JP2000305668A (ja) 電源電圧変動抑制回路
US20060038543A1 (en) DC/DC converters using dynamically-adjusted variable-size switches
US8008964B1 (en) Variable input voltage charge pump
JP2005260922A (ja) 低消費電力の堅牢なモード選択のための方法と装置
JP2002051537A (ja) Ｄｃ／ｄｃコンバータ回路
JPH06149395A (ja) 半導体装置
KR0140124B1 (ko) 반도체 메모리 장치의 전원 전압 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee