JP4430041B2 - ２モード直流−直流電力変換のためのシステム及び方法 - Google Patents

Description

本発明は、一般に、バッテリ駆動装置用の電源に関し、特に、２モード直流−直流電力変換器に関する。

ラップトップ・コンピュータ、セルラー電話、計算機、等のようなバッテリ駆動電子装置は、装置に電源供給するバッテリによる電圧から、装置の回路により必要とされる電圧への変換を必要とする。通常、再充電可能なバッテリは、１．５Ｖ電圧を生成する。ある用途において、幾つかのバッテリが、直列に接続され、それにより１．５Ｖから、６から１２ボルトといったより高い電圧に、出力電圧が増大される。しかし、バッテリ駆動電子装置の大きな部分を構築する、たいていの集積回路は、５．０ボルトか、又は３．３ボルトの電圧源を必要とする。従って、バッテリにより生成される電圧は、装置回路の電圧要求値に変換されねばならない。

スイッチング・レギュレータが、直流−直流変換の１つのモードを与える。図２（ａ）は、スイッチング・レギュレータを示す、簡略した概略図である。スイッチング・レギュレータは、インダクタ、及びコンデンサから構成された、低域通過フィルタに接続されるインバータ回路と見なすことができる。インバータ回路は、パルス時にオン時間、及びパルス間でオフ時間を有する、方形波の電圧波形を生成する。低域通過フィルタは、その波形を平滑化し、それにより、ほぼ一定なレベルの直流電圧が生成される。オン時間に、コンデンサは充電して、オフ時間に放電する。電圧レベルは、スイッチング・ネットワークにより生成される、電圧パルスの期間、及び周波数を制御することにより、すなわちオフ時間に対してオン時間を制御することにより、スイッチング・レギュレータにおいて調節される。オン時間とオフ時間の両方の全体時間に対する、オン時間の比は、デューティ・サイクルと呼ばれる。デューティ・サイクルを低下させることにより、コンデンサに対する充電時間が短くなり、放電時間が長くなるので、電圧が低下する。反対に、デューティ・サイクルを増大することにより、充電時間が長くなり、放電時間が短くなるので、電圧が増大する。

スイッチング・レギュレータの１つの形式では、インバータ・ネットワーク内のスイッチとして、トランジスタを使用する。スイッチは、トランジスタのゲートに、電流、又は電圧を与えることにより、オン、及びオフにされる。トランジスタが、オン、及びオフにされる周波数は、パルス幅変調器（ＰＷＭ）により制御される。かかるコントローラは、ＰＷＭコントローラと呼ばれる。ＰＷＭコントローラの一例は、米国カリフォルニア州、サンタ・クララ所在のナショナル・セミコンダクター・コーポレイション製の電圧レギュレータのＬＭ１５７５ファミリーである。

携帯型装置の価値は、その装置のバッテリ寿命の期間に比例する。従って、装置の消費電力を最小化することが非常に重要である。多数の技術が、消費電力を低減するために実施されており、それにより携帯型装置のバッテリ寿命が延長されている。携帯型コンピュータに対して、かかる技術は、休止時間において、ディスプレイ、及び／又はマイクロプロセッサを遮断することを含む。ディスプレイ、及び／又はマイクロプロセッサは、電力消費の重要な根源であるが、電源も又、電力のかなりの量を消費する。

スイッチング・レギュレータにおいて、低負荷時に、デューティ・サイクルを低下させることにより、消費電力を低減可能である。しかし、トランジスタの容量、及びバイアス電流に起因して、スイッチング・ネットワーク内に、依然として比較的高い消費電力が存在する。バイアス電流は、回路を活性状態に保つのに必要な電流である。バイアス電流は、回路がスイッチングされない場合でさえも、トランジスタ・インバータ・ネットワークにより必要とされる電流である。

Paceその他による、米国特許第5,028,861号は、直流−直流変換器電源に起因した、消費電力を低減する１つの方法を記載している。この方法は、調節手段から構成され、それにより電力変換が、出力電圧に依存して、オン及びオフにされる。出力電圧が、所定の閾値より上に増大した場合、変換が遮断され、それによりコンデンサが、下限にまで放電可能になる。この下限において、電力変換が再活性化され、それによりコンデンサが、充電可能になる。電力変換のターンオンとターンオフ間の変更により、低電流負荷時だけでなく、高電流負荷時にも、比較的大きなリップル電圧が生じる。装置の機能回路に、より大きなフィルタの負担を課すので、大きなリップル電圧を有することは欠点となる。

更に、低負荷時において、米国特許第5,028,861号に記載の技術は、低負荷時にさえも、電力変換がオン、及びオフされ、従ってゲート・トランジスタ、及びバイアス回路に印加すべき電圧を必要とするので、比較的効率の良いものではない。

更に、米国特許第5,028,861 号に記載のコントローラにより生成される、出力電圧波形は、全ての時間において周波数が変化する。

他の電力節約技術は、米国カリフォルニア州、ミルピタス所在のリニア・テクノロジー・コーポレイション製のスイッチング・レギュレータ・コントローラのＬＴＣ１１４８ファミリーにより例示されている。高電流負荷時に、ＬＴＣ１１４８は、ＰＷＭコントローラの振る舞いを示す。低負荷時に、ＬＴＣ１１４８は、出力電圧が、上限に向かって、調節から外れてドリフトするのを可能にする。この段階において、米国特許第5,028,861 号に記載のコントローラに類似しており、上限において、電力変換が遮断されて、出力電圧が、下限にまで降下するまで、コンデンサを放電可能にする。出力電圧が、下限にまで降下した場合、ＬＴＣ１１４８は、ＰＷＭモードに戻し、すなわちスイッチング・トランジスタのゲートへの電圧を、オン及びオフすることにより、電力変換を制御する。従って、ＬＴＣ１１４８は、スイッチング・トランジスタのゲート電圧を、オン及びオフにするので、低電流負荷動作時には効率的でない。

ＬＴＣ１１４８は、電流を検知するために、外部手段に頼っている。ＬＴＣ１１４８は、スイッチング回路を介する電流の流れを決定するために、検知抵抗に頼っている。この抵抗は、低負荷時、及び高負荷時の両方において、消費電力の更なる原因となる。更に、入力電圧が変化した場合、ＬＴＣ１１４８は、スイッチング周波数を変化させ、これは、回路により大きな雑音フィルタの負担を課す。

従って、低負荷時に電力を変換し、更に従来技術を参照して上記した問題を克服する、直流−直流電力変換のためのシステム、及び方法を提供することが望まれる。

本発明の目的は、バッテリ駆動の電子装置のバッテリ寿命を延ばすことである。

本発明の更なる目的は、電源における低電流負荷時に、電力節約をもたらすことである。

本発明の更なる目的は、電源における電流負荷のチップ搭載検知をもたらすことである。

本発明の更なる目的は、電流負荷のチップ搭載検知を用いて、高電流負荷の電力変換と、低負荷の電力変換との間で選択を行うことである。

本発明の更なる目的は、バッテリ駆動の装置に対して、２モード直流−直流電力変換を提供することである。

本発明の更なる目的は、高電流負荷時に、低出力リップル電圧を与えることである。

本発明の更なる目的は、高電流負荷時に、パルス幅変調スイッチングの一定な周波数を与えることである。

本発明の更なる目的は、電力節約モード時に、直線の充電をもたらすことである。

本発明の更なる目的は、高電流負荷の電力変換と、低電流負荷の電力変換との間の自動選択をもたらすことである。

本発明の更なる目的は、低負荷時に、パルス幅変調の電力変換を完全にオフにすることである。

本発明の更なる目的は、高電流負荷モードの直流−直流電力変換方式とは無関係である、低負荷の直流−直流電力変換方式を提供することである。

本発明の更なる目的は、高電流負荷の電力変換と、低電流負荷の電力変換との間を選択するために、閾値を調整する外部手段を設けることである。

本発明によれば、高電力直流−直流変換器、及び低電力直流−直流変換器からなる、直流−直流変換器が設けられている。この直流−直流変換器は更に、直流−直流変換器において、電流負荷を検出するための回路を含む。この直流−直流変換器は更に、高電力直流−直流変換器と、低電力直流−直流変換器との間のスイッチ動作を可動にする、選択回路からなる。選択回路は、高電流負荷状況時に、高電力直流−直流変換器を選択し、低電流負荷状況時に、低電力直流−直流変換器を選択するように動作可能である。

本発明の尚も他の目的、及び利点は、当業者には、本発明の好適な実施例のみを、本発明を実行する最良形態と意図される、単に例示により示す、以下の詳細な説明から明らかになるであろう。実現する際には、本発明は、他の及び異なる実施例も可能であり、その幾つかの詳細は、全て本発明から逸脱することなく、各種の明白な点における修正も可能にする。従って、図面、及び説明は、限定としてではなく、本質的に例示として見なすべきである。

図１は、ラップトップ・コンピュータ１００の概略ブロック図である。ラップトップ・コンピュータに関連して、本発明を説明するが、当業者には、本発明に対する多数の他の応用、例えばセルラー電話、ページング装置、電子計算機、携帯型データベース装置、全地球位置測定衛星（ＧＰＳ）システム、及び他のバッテリ駆動の電子装置が実現されるであろう。

ラップトップ・コンピュータ１００は、表示スクリーン１０３に接続された中央処理ユニット１０１、ランダム・アクセス・メモリ（ＲＡＭ）１０５、読出し専用メモリ１０７、外部ディスク駆動装置１０９、及び内部ディスク駆動装置１１１から構成される。ラップトップ・コンピュータ１００は、バッテリ１１３により電力供給される。バッテリ１１３は、各々が約１．５ボルトを生成する、１つ以上のセルからなる、再充電可能なニッケル−カドミウム（ｎｉ−ｃａｄ）バッテリである。幾つかのｎｉ−ｃａｄセルを直列に接続することにより、バッテリ１１３は、多数の電圧のうちの任意の電圧、例えば１．５、３．０、４．５、６、９、及び１２ボルトを生成可能である。更に、ラップトップ・コンピュータ１００の動作時に、電力は、ラップトップ・コンピュータ１００により消費され、それによりバッテリから出力される電圧が、ある範囲にわたって変化せしめられる。一例として、１つの実施例において、バッテリ１１３は、直列に接続された８個のｎｉ−ｃａｄセルから構成され、それらは、０から１２ボルトの範囲の組合せ電圧を生成し、ここで、０ボルトは、完全に消耗したバッテリを示し、１２ボルトは、完全に充電されたバッテリを示す。バッテリ１１３からの出力電圧は、電力ワイヤ１１５を介して、利用可能とされる。

中央処理ユニット１０１、外部ディスク駆動装置１０９、及び表示スクリーン１０３は、各々、相互に異なり、またバッテリ１１３からの出力電圧とは異なる可能性のある電圧で動作する。電力ワイヤ１１５における出力電圧は、直流−直流電力変換器１１７ａ−１１７ｃにより、それぞれ中央処理ユニット１０１、外部ディスク駆動装置１０９、及び表示スクリーン１０３により必要とされる電圧に変換される。直流−直流電力変換器１１７ａ−１１７ｃの各々は、図３と関連して以下で説明する、本発明による電力変換器である。

バッテリ１１３からの出力は、変動範囲、例えば０から１２ボルトにある。直流−直流変換器１１７ａ−１１７ｃからの出力電圧は、各々比較的に安定であり、従って、直流−直流変換器が電力供給する装置により必要な電圧がそれぞれ与えられる。通常、中央処理ユニット１０１のような集積回路は、３．３ボルト、又は５．５ボルトのどちらかの電圧で動作する。他の電圧、例えば２．０ボルトも可能である。従って、中央処理ユニット１０１と、直流−直流変換器１１７ａを接続する、電力ワイヤ１１９における出力電圧は、中央処理ユニット１０１の電圧要求に対応して、安定である。同様に、それぞれ、外部ディスク駆動装置１０９と直流−直流変換器１１７ｂを接続する、及び表示スクリーン１０３と直流−直流変換器１１７ｃを接続する、電力ワイヤ１２１、及び１２３における出力電圧は、それぞれ、外部ディスク駆動装置１０９、及び表示スクリーン１０３の電圧要求に対応する。

中央処理ユニットは、ワイヤ１２５を介して、表示スクリーン１０３に、データ信号、及び制御信号を供給する。中央処理ユニットは、ワイヤ１３１を介して、外部ディスク駆動装置１０９に、データ信号、及び制御信号を供給する。中央処理ユニット１０１は、ワイヤ１２７、１２９、及び１３３を介して、それぞれＲＡＭ１０５，ＲＯＭ１０７、及び内部ディスク駆動装置１１１に、データ、制御、及び電力を供給する。

バッテリ１１３は、ワイヤ１３７を介して、バッテリ充電器１３５により再充電される。バッテリ充電器１３５は、ワイヤ１４１を介して、交流／直流電源１３９に接続される。交流／直流電源１３９は、コネクタ１４３、及びワイヤ１４５により、交流電圧源に接続される。交流電圧源は、例えば、交流１２０ボルトを供給する、家庭用、又は事務所用電気コンセントである。交流／直流電源１３９からの出力は、例えば、直流７．５ボルトである。交流／直流電源１３９からの直流出力は又、ワイヤ１４７を介して、直流−直流変換器１１７ａ−１１７ｃに直接供給される。

図２（ａ）は、パルス幅変調方式スイッチング・レギュレータの直流−直流電力変換器２００の簡略図である。パルス幅変調方式スイッチング・レギュレータは、直流電力源２０１からなる。直流電力源２０１は、例えば、多数の直列接続のｎｉ−ｃａｄセルからなるバッテリである。直流電力源２０１は、２つの反転スイッチ２０５、及び２０７からなる、反転ネットワーク２０３に接続される。スイッチ２０５と２０７は、例えばＭＯＳＦＥＴである。スイッチングの周波数は、スイッチ制御信号Ｑにより制御される。信号Ｑは、インバータ２０８により反転される。スイッチ２０５と２０７が、ＭＯＳＦＥＴであるこの例において、スイッチ制御信号Ｑは、図示しないパルス幅変調器（ＰＷＭ）により生成されて、信号Ｑは、スイッチ２０５に対応するＭＯＳＦＥＴのゲートに伝送され、Ｑの反転が、ゲート２０７に伝送され、それによって、ＭＯＳＦＥＴが、交互にターンオン、及びターンオフされる。反転ネットワーク２０３は、２つの出力端子２０９、及び２１１を有する。Ｑが高レベル（論理１）である場合、スイッチ２０５は閉じて、スイッチ２０７は開き、それにより端子２０９と２１１間に、ある電圧が生成される。Ｑが低レベル（論理０）である場合、スイッチ２０５は開いて、スイッチ２０７は閉じ、それにより端子２０９と２１１間に、直接接続が与えられる。この状態は、端子２０９と２１１間に、ゼロ電圧をもたらす。

高電流負荷時に、高レベルのＱパルスの周波数は、高く保持される。図２（ｂ）は、高電流負荷時の、スイッチ制御信号Ｑに対する波形のグラフである。図２（ｂ）に示すように、高レベルのＱ（論理１）が、パルス２２３ａ−２２３ｄで表されている。間隔２２５ａ−２２５ｄが、低レベルのＱ（論理０）を表す。

図２（ａ）を参照すると、インバータ・ネットワーク２０３は、低域通過フィルタ２１３に接続される。低域通過フィルタ２１３は、インダクタ２１５、及びコンデンサ２１７から構成される。端子２０９は、インダクタ２１５に接続され、インダクタ２１５は、次いでコンデンサ２１７に接続される。端子２１１も、コンデンサ２１７に接続される。低域通過フィルタ２１３からの出力は、端子２１９、及び２２１を介して利用可能である。端子２１９は、インダクタ２１５とコンデンサ２１７間で、低域通過フィルタに接続され、端子２２１は、コンデンサ２１７と端子２１１間で、低域通過フィルタ２１３に接続される。高レベルＱの間、端子２０９と２１１間の電圧により、コンデンサ２１７が充電せしめられる。低レベルの間、コンデンサ２１７は放電する、端子２１９と２２１間の結果としての電圧（ＶＯＵＴ）が、波形２３１として、図２（ｃ）に示されている。図２（ｃ）は、動作の連続モード時に、直流−直流電力変換器２００から出力される電圧を示すグラフである。動作の連続モード時に、電圧波形は、比較的滑らかで一定な、例えば、波形２３１で示すような５．０ボルトの状態である。インバータ・ネットワーク２０３が、低域通過フィルタ２１３に接続されていないと、端子２０９と２１１間の電圧に対する波形は、波形２２７として図２（ｂ）に示す、Ｑに対する波形と類似した形状を有することになる。

図３は、本発明による電力変換器３００のブロック図である。電力変換器３００は、入力端子３１９上の入力電圧Ｖｉｎを、出力端子３２１上の出力電圧Ｖｏｕｔ に変換し、インダクタ３０３とコンデンサ３０５からなる低域通過フィルタに接続される、自己選択直流−直流電力変換器３０１から構成される。自己選択直流−直流変換器は、パルス幅変調器（ＰＷＭ）３０７、及びヒステリシス変換器３０９を含む。自己選択直流−直流変換器３０１は、高電流負荷時に、ＰＷＭ３０７を使用し、低負荷時に、ヒステリシス変換器３０９を使用する。ＰＷＭ３０７、及びヒステリシス変換器３０９は、それぞれ、ＭＯＳＦＥＴトランジスタ３１３、及び３１５からなるスイッチング・ネットワーク３１１を駆動する。スイッチング・ネットワーク３１１からの出力は、インダクタ３０３とコンデンサ３０５の低域通過フィルタに接続される。

自己選択直流−直流電力変換器３０１は更に、負荷電流測定／変換器選択論理回路３１７からなり、それは、ＰＷＭ３０７とヒステリシス変換器３０９の両方に取り付けられる。負荷測定回路／変換器選択回路３１７は、出力端子３２１における電流負荷を測定して、ＰＷＭ変換器３０７、又はヒステリシス変換器３０９のどちらかを選択するように動作可能である。高電流負荷時に、負荷測定回路／変換器選択論理回路３１７は、ＰＷＭ変換器３０７を選択し、低負荷時に、負荷測定／変換器選択論理回路３１７は、ヒステリシス変換器３０９を選択する。ヒステリシス変換器が用いられる場合、ＰＷＭ変換器３０７は、完全に遮断され、ヒステリシス変換器３０９は、ＭＯＳＦＥＴ３１３と３１５のゲートに、制御信号の全てを供給する。負荷電流測定／変換器選択論理回路３１７が、ＰＷＭ３０７とヒステリシス変換器３０９間を選択する仕方を、図４、及び図６と関連して、以下で更に詳細に説明する。

図４は、本発明による電力変換器３００の１つの実施例の概略図である。図１の接続１１５を介して供給される、入力電力、すなわちバッテリ１１３からの電力は、端子３１９を介して、電力変換器３００に供給され、その出力電圧は、端子３２１を介して、中央処理ユニット１０１に利用可能とされる。

図３と関連して上述したように、本発明による電力変換器の１つの実施例は、ＰＷＭ変換器、ヒステリシス変換器、及び電流負荷検知回路から構成される。図４の概略図において、ＰＷＭ変換器３０７は、発振器４０３、及び誤差増幅器４０５により駆動される、パルス幅変調器４０１からなる。ＰＷＭ４０１への反転入力は、発振器４０３からの鋸歯状電圧波形である。ＰＷＭへの非反転入力は、誤差増幅器４０５からの出力である。ＰＷＭ変換器からの出力線４８１は、ＯＲゲート手段により、インバータ・ネットワークに接続され、Ｑ’信号を搬送する。

ＰＷＭ変換器３０７は、それぞれＭＯＳＦＥＴ４１１、及び４１３のゲートに接続された、ゲートドライバ４０７、及び４０９から構成される、インバータ回路４０２を駆動する。ＰＷＭ４０１からの、線４８１におけるＱ’信号の論理高は、ゲートドライバ４０７を介して伝送されて、ＭＯＳＦＥＴ４１１をオンにし、それにより、端子３１９から、インダクタ４１５とコンデンサ４１７からなる低域通過フィルタに、電流が通過可能になる。ＰＷＭ４０１からの論理低は、ゲートドライバ４０９により、伝送及び反転され、それによりＭＯＳＦＥＴ４１３が、低域通過フィルタを接地接続４１９に接地せしめる。ＭＯＳＦＥＴ４１３は、整流ダイオード４１４と並列に接続される。ＭＯＳＦＥＴ４１３は、ダイオード４１４において、消費電力を低下させる。

誤差増幅器４０５は、抵抗４０７と４０９により分圧される、出力電圧を、基準電圧Ｖｒ と比較する。１つの実施例において、基準電圧は、シリコンの自然バンドギャップ電圧である、１．２５ボルトに設定される。抵抗４０７と４０９は、出力電圧Ｖｏｕｔ が、基準電圧Ｖｒ と比較可能なように選択される。誤差増幅器４０５は、ＰＷＭ４０１が、Ｑ’高、又はＱ’低のどちらを出力するかを制御する信号を出力する。誤差増幅器４０５が、Ｖｏｕｔ が基準電圧Ｖｒ より低いことを検知すると、誤差増幅器４０５は、ＰＷＭ４０１に信号を出力して、パワーＭＯＳＦＥＴ４１１をオンにする。従って、Ｖｏｕｔ がＶｒ より下に降下する場合、インバータ・ネットワーク４０２のデューティ・サイクルが増大される。誤差増幅器４０５が、Ｖｏｕｔ が基準電圧Ｖｒ より高いことを検知すると、誤差増幅器４０５は、ＰＷＭ４０１に信号を出力して、パワーＭＯＳＦＥＴ４１１をオフにし、それにより、インバータ・ネットワーク４０２のデューティ・サイクルが低減される。

ＰＷＭ変換器３０７は更に、抵抗４２１、及びコンデンサ４２３からなる。抵抗４２１は、誤差増幅器４０５の出力と、ＰＷＭ４０１の非反転入力との間に接続される。抵抗４２１は、抵抗４０７と４０９間に配置されるピン４７３に接続された、コンデンサ４２３に接続される。コンデンサ４２３と関連して、抵抗４２１は、誤差増幅器４０５の補償をもたらす。

電源３００は更に、ヒステリシス変換器３０９からなる。ヒステリシス変換器３０９は、ヒステリシス比較器とすることができる。インバータ・ネットワーク４０２と関連して、ヒステリシス電力変換器３０９は、可変周波数の直流−直流電力コントローラである。ヒステリシス変換器３０９は、Ｑ”信号を伝送するのに使用され、ＯＲゲート４２７を介して、インバータ・ネットワーク４０２に接続される、出力線４８３を有する。

ヒステリシス変換器３０９により、抵抗４０７と４０９により分圧される出力電圧が、上閾値と下閾値の間、例えば５Ｖ±２５ｍＶで揺動するのが許容される。この比較は、ヒステリシス変換器３０９の非反転入力に接続される、基準電圧Ｖ２ を基準になされる。ヒステリシス変換器３０９が、分圧された出力電圧が下閾値より下に降下したことを検知した場合、ヒステリシス変換器３０９は、インバータ・ネットワーク４０２にＱ”高を出力し、次いで、ＰＷＭ変換器３０７と関連して、上述したように動作する。ヒステリシス変換器が、分圧された出力電圧が上閾値より上に上昇したことを検知した場合、ヒステリシス変換器は、インバータ・ネットワーク４０２にＱ”低を送り、それによりコンデンサ４１７が放電可能となる。

ＰＷＭ変換器３０７、及びヒステリシス変換器３０９は、同時には動作しない。ＰＷＭ変換器３０７は、高電流負荷時に使用され、ヒステリシス変換器３０９は、低電流負荷時に使用される。ＰＷＭ変換器３０７からの出力線４８１、及びヒステリシス変換器３０９からの出力線４８３は、ＯＲゲート４２７の入力に接続される。ＯＲゲート４２７からの出力信号Ｑは、インバータ・ネットワーク４０２の入力に伝送される。

ＰＷＭ変換器は、制御論理回路４２９からのＰＷＭＯＮ信号により、オン及びオフされる。ＰＷＭＯＮ信号は、誤差増幅器４０５、及び発振器４０３への制御信号として、ＰＷＭ変換器３０７に供給される。誤差増幅器４０５が、高レベルのＰＷＭＯＮ信号を検知した場合、誤差増幅器４０５は活性となる。更に、高レベルのＰＷＭＯＮ信号は、発振器４０３をオンにし、それによりＰＷＭ４０１が活性化される。ＰＷＭＯＮ信号が低レベルの場合、誤差増幅器４０５は非活性であり、発振器４０３はオフにされ、それによりＰＷＭ４０１には何も信号が供給されない。

制御論理回路４２９から出力される、ＰＷＭＯＮ信号は、ヒステリシス変換器３０９に、第３の入力として接続される。ＰＷＭＯＮ信号が低レベルの場合、ヒステリシス変換器は活性化され、ＰＷＭＯＮ信号が高レベルの場合、ヒステリシス変換器は非活性にされる。高レベルのＰＷＭＯＮ信号は、高電流負荷に対応し、低レベルのＰＷＭＯＮ信号は、低電流負荷に対応する。低電流負荷時に、電力変換器３００は、スリープモードへと移行し、ＰＷＭ変換器３０７がオフに、ヒステリシス変換器３０９がオンにせしめられる。

制御論理回路４２９は、スリープ・アウト回路４３１、及びスリープ・イン回路４３３から、入力を得る。スリープ・アウト回路４３１、スリープ・イン回路４３３、及び制御論理回路４２９の組合せは、図３の負荷電流測定／変換器選択論理回路３１７に等価である。スリープ・アウト回路４３１が、電流負荷がスリープ・アウト閾値を越えて増大したことを検出した場合、スリープ・アウト回路４３１は、制御論理回路４２９に、論理高信号を与える。この論理高信号は、制御論理回路４２９に指示して、次の利用可能な場合に、ＰＷＭＯＮを高レベルにさせる。制御論理回路４２９は、低レベルから高レベルに、又はその逆に、ＰＷＭＯＮ信号を瞬時には変化させない。というのは、そうすることにより、ヒステリシス変換器３０９、又はＰＷＭ変換器３０７のどちらかの動作が、妨害される可能性があるためである。

スリープ・アウト回路は、基準電圧Ｖ１ と、コンデンサ４３５の放電電圧を比較することにより、ヒステリシス変換器３０９からインバータ・ネットワーク４０２への、高レベルパルス間のオフ時間の期間を測定する。

図５（ａ）は、スリープモード時、すなわちヒステリシス変換器３０９が動作状態にある間の、直流−直流コントローラ３００からの出力電圧の波形を示すグラフである。図５（ａ）のグラフにおける縦軸は、図３及び図４の端子３２１での出力電圧Ｖｏｕｔ を表し、横軸は時間を表す。点線５０１は上閾値電圧を表し、点線５０３は下閾値電圧を表す。

図５（ｂ）は、ヒステリシス変換器からの出力信号Ｑ”に対する波形を示すグラフである。縦軸は信号の論理状態を表し、横軸は時間を表す。

ヒステリシス変換器３０９が、時間５０５で示すように、出力電圧Ｖｏｕｔ が上閾値電圧５０１以上であることを検知した場合、ヒステリシス変換器は、インバータ・ネットワーク４０２に論理低を送り、それによりコンデンサ４１７が、放電せしめられる。時間５０７で示すように、ヒステリシス変換器３０９が、出力電圧が下閾値電圧５０３以下となることを検知するまで、コンデンサ４１７は、放電可能である。点５０５と５０７間のグラフ部分は、コンデンサ４１７が放電可能にされる時間を表す。出力電圧が、下閾値電圧５０３以下に降下した場合、図５（ｂ）の時間５０７’で示すように、ヒステリシス変換器３０９は、インバータ・ネットワーク４０２にＱ”高信号を送る。時間５０９で示すように、出力電圧が再び、閾値電圧５０１以上になるまで、ヒステリシス変換器３０９は、Ｑ”信号を高レベルに保持する。その時点で、図５（ｂ）の時間５０９’で示すように、ヒステリシス変換器３０９は、Ｑ”信号を低下させる。

ヒステリシスの周波数は、電流負荷の良好な指示器である。ヒステリシスの周波数を測定するために、スリープ・アウト回路４３１により、Ｑ”が低レベルに保持される時間期間に、コンデンサ４３５が放電可能とされる。コンデンサ４３５は、コンデンサ４３５を充電するために電流を供給する、電流源４３８に接続される。コンデンサ４３５が再充電可能となる速度は、スリープ・アウト調整抵抗４３７により調整される。コンデンサ４３５は、ＭＯＳＦＥＴ４３９を介して放電可能である。例えば図５（ｂ）の時間５０５’で示すように、Ｑ”が、ヒステリシス比較器３０９により低下させられた場合、ＭＯＳＦＥＴ４３９はオンにされる。ＭＯＳＦＥＴ４３９は、ＭＯＳＦＥＴ４３９のゲートに接続される、ワンショット回路４４１によりオンにされる。ワンショット回路４４１への入力は、出力線４８３に接続された、インバータ４４２に接続され、それにより、ヒステリシス変換器３０９から出力されるＱ”信号が受信される。従って、Ｑ”が低下される場合、インバータ４４２は、Ｑ”信号を反転して、この反転信号をワンショット回路４４１に供給する。ワンショット回路４４１は、正のエッジでトリガされ、反転Ｑ”信号の正のエッジの受信に基づき、ＭＯＳＦＥＴ４３９を介して、電流が通過可能となり、それによりコンデンサが、非常に急速に放電されるように、ＭＯＳＦＥＴ４３９に十分なゲート電圧を供給する。

図５（ｃ）は、コンデンサ４３５を横切る電圧の波形を示すグラフである。図５（ｂ）の時間５０５’に対応する時間５０５”において、時間５０５’でのＱ”信号の低下に応答して、時間５０５”で示すように、コンデンサを横切る電圧は、非常に急速に降下する。時間５０５’と時間５０９’間で、コンデンサは、再度充電可能となる。時間５０５’と５０９’間で、ＭＯＳＦＥＴ４３９には、何のゲート電圧も印加されない。従って、電流源４３８からの出力電流は、コンデンサ４３５を充電する。

電流源４３８により生成される電流量は、スリープ・アウト調整抵抗４３７により制御される。スリープ・アウト調整抵抗４３７は、ピン４７７に接続され、それは、次いで電流源４３８に接続される。例えば１．２５ボルトの電圧が、ピン４７７に印加される。この電圧は、スリープ・アウト調整抵抗４３７を介する電流を生成する。電流源４３８は、この電流をミラーリングする、すなわち電流源４３８は、スリープ・アウト調整抵抗４３７を介して伝送される電流量と、実質的に同じ量の電流を生成する。

電流源４３８は又、ＭＯＳＦＥＴ４４７に接続される。ＭＯＳＦＥＴ４４７は、電流源４３８に対するスイッチとして機能する。ＭＯＳＦＥＴ４４７のゲートは、ヒステリシス変換器３０９の出力線４８３に接続される。出力線４８３により搬送される信号Ｑ”は、それが、ＭＯＳＦＥＴ４４７のゲートに入る前に、反転される。従って、Ｑ”が低レベルの場合、ＭＯＳＦＥＴ４４７はオンにされ、それが、次いで電流源４３８をオンにする。従って、時間５０５”と５０７”間で、コンデンサ４３５は充電される。反対に、時間５０７’と５０９’間のように、Ｑ”が高レベルの場合、ＭＯＳＦＥＴ４４７はオフにされ、それが、次いで電流源４３８をオフにする。これにより、図５（ｃ）の時間５０７”と５０９”間で示すように、Ｑ”が高レベルの間、コンデンサ４３５における電圧が、一定状態にせしめられる。

コンデンサ４３５を横切る電圧は、電圧比較器４４１により、絶えず監視される。コンデンサ４３５を横切る電圧は、電圧比較器４４１により、基準電圧Ｖ１ と比較される。本発明の１つの実施例において、Ｖ１ は、２．０ボルトに設定される。比較器４４１の出力は、Ｄフリップフロップ４４３に接続される。比較器４４１からの出力は、コンデンサ４３５を横切る電圧ＶＣ が、基準電圧Ｖ１ より低い、又は高いのどちらであるかを表し、例えば、ＶＣ がＶ１ より高い場合、比較器４４１からの出力は、論理１に設定され、ＶＣ がＶ１ より低い場合、比較器４４１からの出力は、論理０に設定される。Ｄフリップフロップ４４３のクロック入力は、ワンショット回路４４５を介して、出力線４８３に接続され、従って、ヒステリシス変換器３０９により出力されるＱ”信号を得る。ワンショット回路４４５は、その入力において、正のエッジによりトリガされる。従って、Ｑ”の立ち上がりエッジにおいて、図５（ｂ）の時間５０７’で示すように、比較器４４１からの出力は、Ｄフリップフロップ４４３内に刻時される。比較器４４１からの出力が、基準電圧Ｖ１ と、コンデンサ４３５を横切る電圧ＶＣ との連続的な比較であるため、Ｄフリップフロップ４４３への、比較器４４１出力のワンショット回路４４５による刻時によって、ヒステリシス変換器３０９から出力されるＱ”信号の立ち上がりエッジの時間で、Ｄフリップフロップ４４３に、コンデンサ４３５を横切る電圧ＶＣ の測定値が、格納される。５０５”と５０７”間の時間は、以下の関係から導出可能であるので、Ｄフリップフロップ４４３内に刻時された電圧測定値は、ヒステリシスの周波数を表す。

Ｉ＝Ｃｄｖ／ｄｔ （１）
電流源４３８により生成される電流が、スリープ・アウト調整抵抗４３７により制御されるため、コンデンサ４３５に加えられる電流Ｉは、既知であり、また調整抵抗４３７を介して、抵抗値を変化させることにより、調整可能である。容量Ｃは、コンデンサ４３５に対して既知である。電圧の変化ｄｖは、比較器４４１により決定される。Ｉ、Ｃ、及びｄｖが既知であるため、コンデンサ４３５に対する充電時間ｄｔは、式（１）から決定できる。短いｄｔは、高電流負荷を表し、その逆もある。Ｄフリップフロップ４４３からの出力は、ｄｔが、高電流負荷を表すとみなせるのに、十分短いかどうかを表す。

制御論理回路４２９は又、スリープ・イン回路４３３から入力を得る。スリープ・イン回路４３３は、ＰＷＭモード時に、電流負荷を監視する。スリープ・イン回路４３３は、検知トランジスタ４４９からなり、そのドレインは、パワーＭＯＳＦＥＴ４１１のドレインに接続される。従って、検知トランジスタは、パワーＭＯＳＦＥＴ４１１と並列に接続される。検知トランジスタ４４９は、パワーＭＯＳＦＥＴ４１１を介する電流の１／１０００を搬送するように、寸法決められる。検知トランジスタ４４９は、それが、パワーＭＯＳＦＥＴ４１１を介する電流に比例する電流を搬送する、という意味において、パワーＭＯＳＦＥＴ４１１のミラーである。従って、検知トランジスタを介して、電流を監視することにより、パワーＭＯＳＦＥＴ４１１における電流負荷を決定することが可能となる。

検知トランジスタ４４９のドレインは、ＰＮＰトランジスタ４５１のコレクタに接続される。ダイオード４５３のアノードが、パワーＭＯＳＦＥＴ４１１のソースに接続される。ダイオード４５３のカソードは、ＰＮＰトランジスタ４５１のベースに接続される。ダイオード４５３のカソードは又、電流源４５５に接続され、それは、次いで接地に接続される。ＰＮＰトランジスタ４５１のエミッタは、電流源４５７に接続され、それは、次いで接地に接続される。電流源４５７からの出力電流は、スリープ・イン抵抗の手段により調整される。電流源４５７により生成される電流は、検知トランジスタ４４９、及びＰＮＰトランジスタ４５１を介して伝送される電流に匹敵する。検知トランジスタ４４９を介して伝送される電流は、基準電圧Ｖ３ に対して、電流源４５７とＰＮＰトランジスタのエミッタを接続する線上の接続点４６１での電圧を比較することにより、スリープ・イン調整抵抗４５９により制御される、電流源４５７からの電流と比較される。ＰＮＰトランジスタ４５１、及びダイオード４５３は、電圧バッファとして機能し、それにより、パワーＭＯＳＦＥＴ４１１がオンにされる間、接続点４６１での電圧が、一定のままであることが保証される。接続点４６１は、比較器４６３に接続される。比較器４６３の第２の入力は、基準電圧Ｖ３ に接続される。検知トランジスタ４４９、及びＰＮＰトランジスタ４５１を介する電流が減少する場合、接続点４６１での電圧は減少する。接続点４６１での電圧が、電圧Ｖ３ より下に降下した場合、比較器４６３は、論理１から論理０に状態を変化させる。

電流源４５７により生成される電流量は、スリープ・イン調整抵抗４５９により制御される。スリープ・イン調整抵抗４５９は、ピン４７５に接続され、それは、次いで電流源４５７に接続される。例えば１．２５ボルトの電圧が、ピン４７５に印加される。この電圧は、スリープ・イン調整抵抗４５９を介する電流を生成する。電流源４５７は、この電流をミラーリングする、すなわち電流源４５７は、スリープ・イン調整抵抗４５９を介して伝送される電流量と、実質的に同じ量の電流を生成する。

比較器４６３からの出力は、パワーＭＯＳＦＥＴ４１１の周期の中間でサンプリングされる。図６（ａ）は、瞬時スイッチ電流（パルス６０１で示す）、パワーＭＯＳＦＥＴにおける負荷電流（プロット６０３で示す）、及び平均負荷電流（線６０５で示す）を示すグラフである。パワーＭＯＳＦＥＴ４１１のオン時間の１つのパルスは、時間６０７と６０９間で発生する。平均負荷電流は、時間６１１で、パルス６０１の中間における負荷電流と交差する。従って、比較器４６３により測定される、負荷電流は、パワーＭＯＳＦＥＴ４１１のオン時間の中間で、サンプリングされる。

パワーＭＯＳＦＥＴ４１１のオン時間の中間は、誤差増幅器４０５の誤差増幅電圧と、発振器４０３の発振器ランプの２倍を比較することにより決定される。図６（ｂ）は、発振器４０３の発振器ランプ（鋸歯状波６１３で示す）、及び誤差増幅器４０５の誤差増幅電圧（線６１５で示す）を示すグラフである。パワーＭＯＳＦＥＴ４１１は、発振器ランプの始まりである時間６０７’で、オンにされる。パワーＭＯＳＦＥＴ４１１は、時間６０９’で示すように、発振器ランプ６１３が、誤差増幅電圧６１５と交差した場合、オフにされる。

図４を参照すると、発振器４０３は、発振器ランプの２倍を有する、第２の出力を備え、すなわち発振器４０３の第２の出力の発振器ランプは、ＰＷＭ４６５に接続される発振器出力の発振器ランプの２倍である。発振器４０３の第２の出力は、ＰＷＭ４６５に接続される。図６（ｃ）は、発振器４０３の２倍のランプ出力（鋸歯状波６１７で示す）のグラフ図である。鋸歯状波６１７は、図６（ｂ）の鋸歯状波６１３の傾きの、２倍の急勾配の傾きを有する。図６（ｃ）は又、誤差増幅電圧６１５のプロットを含む。誤差増幅電圧６１５は、図６（ｂ）と図６（ｃ）で同じである。２倍のランプ発振器出力６１７は、図６（ａ）の時間６０７と６０９間の中間である、時間６１１”で、誤差増幅電圧６１５と交差する。ＰＷＭ４６５は、２倍の発振器ランプ６１７が、誤差増幅電圧６１５より大きい場合、論理高信号を出力する。ＰＷＭ４６５からの出力は、正のエッジでトリガされる、ワンショット回路４６７に接続され、その出力は、Ｄフリップフロップ４６９のクロック入力に接続される。比較器４６３からの出力は、ＤフリップフロップのＤ入力に接続される。従って、２倍の発振器ランプ６１７が、誤差増幅電圧６１５より大きいことを、ＰＷＭ４６５が検出した場合、比較器４６３の出力が、Ｄフリップフロップ４６９内に刻時される。

Ｄフリップフロップ４４３と４６９のＱ出力は、両方とも制御論理回路４２９に接続される。制御論理回路４２９は、線４８５で、ヒステリシス変換器３０９、及びＰＷＭ変換器３０７に伝送される、出力信号ＰＷＭＯＮ／ＰＷＭＯＦＦを有する。制御論理回路４２９は、直流−直流変換器３００が、ＰＷＭモード、又はヒステリシスモードのどちらで動作しているかに関する、状態情報を保持する。ＰＷＭモードの場合、制御論理回路４２９は、Ｄフリップフロップ４６９からのＱ出力を監視する。Ｄフリップフロップ４６９のＱ出力が、ＰＷＭモード時に、低レベルになる場合、制御論理回路４２９は、ＰＷＭＯＮ／ＰＷＭＯＦＦ信号を低レベルにし、それによって、ＰＷＭ変換器３０７がオフされて、ヒステリシス変換器３０９がオンにされる。

ヒステリシスモードの場合、制御論理回路４２９は、Ｄフリップフロップ４４３からのＱ出力を監視する。Ｄフリップフロップ４４３のＱ出力が、ヒステリシスモード時に、高レベルになる場合、制御論理回路４２９は、ＰＷＭＯＮ／ＰＷＭＯＦＦ信号を高レベルにし、それによって、ＰＷＭ変換器３０７がオンにされて、ヒステリシス変換器３０９がオフにされる。

制御論理回路４２９は、ＰＷＭモードからヒステリシスモードへの遷移が、適切な時間でのみ実行されるような遅延を含む。例えば、制御論理回路４２９は、直流−直流電力変換器３００が、ある量の時間、例えば１msecの間、１つのモードにとどまった後にのみ、スイッチングを許可することにより、ヒステリシスモードとＰＷＭモード間の過度のスイッチングを防止する。

１つの実施例において、直流−直流変換器３００は、主に１つのモジュール、例えば１つの集積回路で実施される。この実施例において、直流−直流変換器３００の特定の要素を、主モジュールの外側に配置することも可能である。図４に示す実施例において、内部要素と外部要素間の接続は、端子３１９と３２１、及びピン４７１、４７３、４７５、４７７、４７９で示される。ピン４７１と４７３は、パワーＭＯＳＦＥＴ４１１とコンデンサ４１７間の回路に、インダクタ４１５を接続する手段を与える。ピン４７５は、電流源４５７に、スリープ・イン調整抵抗４５９を接続する手段を与える。ピン４７７は、電流源４３８に、スリープ・アウト抵抗４３７を接続する手段を与える。ピン４７９は、誤差増幅器４０５とＰＷＭ４０１の非反転入力間の線への、抵抗４２１に対する接続を与える。

特定の実施例を参照して、本発明を説明したが、この説明は、限定の意味に解釈されるべきでないことを意図する。当業者には、本発明の代替実施例だけでなく、開示した実施例の各種の変形が、この説明の参照に基づいて、明らかになるであろう。例えば、ＭＯＳＦＥＴを用いて実施されるスイッチは、他のスイッチング技術、例えばＪＦＥＴ、バイポーラトランジスタを用いても、実施可能である。当業者には、回路の再構成により、ＰＮＰトランジスタが使用される場所に、ＮＰＮトランジスタも使用可能になることが理解されるであろう。また、当業者には、低電流負荷状況に対して、ヒステリシス変換器が使用される場所に、低電流負荷時に適合する、他の変換器も使用可能であることが理解されるであろう。同様に、当業者には、ＰＷＭ変換器に対して、幾つかの代替が想到されるであろう。内部部品として説明した要素を、外部部品として実施することも可能であり、その逆もある。従って、請求の範囲が、本発明の真の範囲内に入る、かかる変形を保護することが意図される。

ラップトップ・コンピュータに対する構成の概略図である。 パルス幅変調方式スイッチング・レギュレータの直流−直流電力変換器の概略図である。 インバータ回路により生成される電圧の波形である。 低域通過フィルタにより濾波された電圧の波形である。 本発明による電力変換器のブロック図である。 本発明による電力変換器の概略図である。 本発明による直流−直流変換器からの、スリープモード出力電圧の波形を示すグラフである。 本発明のヒステリシス変換器の出力信号の波形を示すグラフである。 本発明により使用される検知コンデンサを横切る電圧の波形を示すグラフである。 本発明に従った、直流−直流変換器における電流負荷、直流−直流変換器における平均電流負荷、及び直流−直流変換器により使用されるＰＷＭ方式の１つのオン状態パルスを示すグラフである。 本発明による発振器ランプに対する波形である。 本発明による２倍の発振器ランプに対する波形である。

符号の説明

３０７ パルス幅変調器（ＰＷＭ）
３０９ ヒステリシス変換器
４０２ インバータ
４３１ スリープ・アウト回路
４３３ スリープ・イン回路
４２９ 制御論理回路

Claims (39)

1. 電圧レギュレータにおいて使用するためのレギュレータ・コントローラであって、該レギュレータ・コントローラは、前記電圧レギュレータの電力スイッチを制御するための制御出力を有し、
   前記レギュレータ・コントローラが第１の動作モードにあるときに、前記制御出力を調整して前記電力スイッチをオン状態とオフ状態とで切り換え、これによって、前記電圧レギュレータの出力に調節された電圧を提供するように動作する第１のレギュレータ制御回路と、
   前記レギュレータ・コントローラが第２の動作モードにあるときに、前記制御出力を調整して、前記電圧レギュレータの出力における電圧が第１のレベルと第２のレベルの間に維持されるように動作し、この場合に、前記電力スイッチは、前記出力電圧が前記第１のレベルから前記第２のレベルに移行している間、連続してオン状態に維持され、前記出力電圧が前記第２のレベルから前記第１のレベルに移行している間、連続してオフ状態に維持されることからなる、第２のレギュレータ制御回路と、
   前記電圧レギュレータの出力電流を検出して、検出された出力電流が第１の電流レベルより低くなったときに、前記レギュレータ・コントローラを前記第２の動作モードに切り換えるよう構成されたモード制御回路
   を備えるレギュレータ・コントローラ。
2. 前記モード制御回路は、前記電圧レギュレータの検出された出力電流が第２の電流レベルを上回ると、前記レギュレータ・コントローラを前記第１の動作モードに切り換えるようにさらに構成される、請求項１のレギュレータ・コントローラ。
3. 前記モード制御回路は、前記電力スイッチのスイッチング周波数を検出することによって、前記電圧レギュレータの出力電流が前記第２の電流レベルを超えて増加したことを検出する、請求項２のレギュレータ・コントローラ。
4. 前記第１の電流レベルと前記第２の電流レベルのそれぞれの大きさを調整するための電流レベル調整回路をさらに備え、前記レギュレータ・コントローラの少なくとも一部が、複数のインターフェース用端子を有し、かつ、前記モード制御回路全体を含む共通の集積回路において実施される、請求項３のレギュレータ・コントローラ。
5. 前記電流レベル調整回路の少なくとも一部が、前記共通の集積回路の外部にあり、かつ、前記集積回路のインターフェース用端子のうちの少なくとも第１の端子によって前記モード制御回路に結合される、請求項４のレギュレータ・コントローラ。
6. 前記第１のレギュレータ制御回路は、前記制御出力による前記電力スイッチのオン／オフ状態のデューティサイクルの変更によって、前記調節された電圧を提供する、請求項１のレギュレータ・コントローラ。
7. 前記第１のレギュレータ制御回路は、パルス幅変調を使用して前記デューティサイクルを変更する、請求項６のレギュレータ・コントローラ。
8. 前記第１のレギュレータ制御回路が一定の周波数で動作する、請求項６のレギュレータ・コントローラ。
9. 前記第１のレギュレータ制御回路は、増幅回路、比較回路または発振回路のうちの少なくとも１つを有するコンポーネントを用いて実施され、該コンポーネントの少なくとも１つは、前記レギュレータ・コントローラが前記第２の動作モードにあるときには電力供給がオフにされる、請求項１のレギュレータ・コントローラ。
10. 前記モード制御回路は、前記レギュレータ・コントローラが前記第１の動作モードにあるときに前記電力スイッチの２つの電極間に生じる制御された電圧を監視することによって、前記電力スイッチを流れる電流を検出するように構成された電流検出回路を備えることからなる、請求項１のレギュレータ・コントローラ。
11. 前記電力スイッチはＭＯＳトランジスタを有し、前記２つの電極は、該トランジスタのゲート電極とソース電極である、請求項１０のレギュレータ・コントローラ。
12. 前記モード制御回路は、前記電力スイッチがオンである時間中のほぼ中間の時点において検出された前記電力スイッチに流れる電流の量に基づいて、出力電流を検出する、請求項１０のレギュレータ・コントローラ。
13. 前記第１のレギュレータ制御回路は、前記第１の動作モードにおいて前記制御出力を生成するために使用されるパルス幅変調器を備え、該パルス幅変調器は、第１の勾配と第２の勾配をそれぞれ有する第１の周期性ランプ信号と第２の周期性ランプ信号を生成するよう構成されたランプ発生器を備え、前記第２の勾配は、前記第１の勾配のほぼ２倍の大きさであり、前記第１の周期性ランプ信号は前記パルス幅変調器によって使用され、前記第２の周期性ランプ信号は、前記電力スイッチがオンである時間中のほぼ中間の時点を決定するために前記モード制御回路によって使用されることからなる、請求項１２のレギュレータ・コントローラ。
14. 前記モード制御回路は、平均出力電流が前記第１の電流レベルを下回ると前記レギュレータ・コントローラを前記第２の動作モードに切り換え、該平均出力電流は、前記電力スイッチを流れる電流の検出された瞬時値に基づくものである、請求項１のレギュレータ・コントローラ。
15. 電圧レギュレータにおいて使用されるレギュレータ・コントローラであって、該レギュレータ・コントローラは、前記電圧レギュレータの電力スイッチを制御するための制御出力を有し、
    前記レギュレータ・コントローラが第１の動作モードにあるときに、オン状態とオフ状態とで前記電力スイッチを切り換えるためにデューティサイクルの変更を利用して前記制御出力を調整し、これによって、前記電圧レギュレータの出力に調節された電圧を提供するための第１のレギュレータ制御回路と、
    前記レギュレータ・コントローラが第２の動作モードにあるときに、前記制御出力を調整して、前記電圧レギュレータの出力に調節された電圧を提供するよう動作する第２のレギュレータ制御回路と、
    モード制御回路
    を備え、
    前記モード制御回路は、
    前記レギュレータ・コントローラが前記第１の動作モードにあるときに、前記電圧レギュレータの出力電流を検出し、及び、検出した出力電流が第１の電流レベルを下回ると前記レギュレータ・コントローラを前記第２の動作モードに切り換えるように構成された第１の電流センサと、
    前記レギュレータ・コントローラが前記第２の動作モードにあるときに、前記電圧レギュレータの出力電流を検出し、及び、検出した出力電流が第２の電流レベルを上回ると前記レギュレータ・コントローラを前記第１の動作モードに切り換えるように構成された第２の電流センサ
    とを備え、前記第２の電流センサは、前記第１の電流センサから実質的に分離していることからなる、レギュレータ・コントローラ。
16. 前記第２の電流センサが、前記第２のレギュレータ制御回路のスイッチング周波数に基づいて前記出力電流を検出するように構成される、請求項１５のレギュレータ・コントローラ。
17. 前記第２のレギュレータ制御回路は、前記電圧レギュレータの出力電圧が第１のレベルと第２レベルの間に維持されるように前記制御出力を調整するように構成され、前記電力スイッチは、前記出力電圧が前記第１のレベルから前記第２のレベルに移行している間、連続的にオン状態に維持され、前記出力電圧が前記第２のレベルから前記第１のレベルに移行している間、連続的にオフ状態に維持される、請求項１５のレギュレータ・コントローラ。
18. 前記第２のレギュレータ制御回路は、モード制御回路とは別個のヒステリシス比較器を備える、請求項１７のレギュレータ・コントローラ。
19. 前記モード制御回路の全体が、インターフェース用端子を有する共通の集積回路において実施される、請求項１５のレギュレータ・コントローラ。
20. 前記第１の電流レベルと前記第２の電流レベルのそれぞれの大きさを調整するための電流レベル調整回路をさらに備え、該電流レベル調整回路の少なくとも一部は、前記共通の集積回路の外部にある、請求項１９のレギュレータ・コントローラ。
21. 前記電流レベル調整回路は、前記集積回路のインターフェース用端子の第１の端子と第２の端子に接続され、前記第１の電流レベルと前記第２の電流レベルの大きさは、前記集積回路の外部にあり、かつ、前記集積回路の第１と第２のインターフェース用端子にそれぞれ結合された第１と第２の電気コンポーネントの各々によって独立に調整可能である、請求項２０のレギュレータ・コントローラ。
22. 前記第１の電気コンポーネントと第２の電気コンポーネントは、それぞれ抵抗器を有する、請求項２１のレギュレータ・コントローラ。
23. 前記第１の電流センサは、前記電力スイッチを流れる電流を検出するように構成される、請求項１５のレギュレータ・コントローラ。
24. 前記電力スイッチを流れる電流は、前記電力スイッチの２つの電極間に生じる制御された電圧を監視することによって検出される、請求項２３のレギュレータ・コントローラ。
25. 前記電力スイッチはMOSトランジスタを有し、前記２つの電極は、前記MOSトランジスタのゲート電極とソース電極である、請求項２４のレギュレータ・コントローラ。
26. 前記第１の電流センサは、前記電力スイッチを流れる瞬時電流を検出し、該瞬時電流に基づいて平均電流を決定する、請求項２３のレギュレータ・コントローラ。
27. 前記第１のレギュレータ制御回路は、発振器、比較器、及び増幅器のうちの少なくとも１つを備えるコンポーネントを使用して実施され、前記レギュレータ・コントローラが第２の動作モードにあるときには、前記第１のレギュレータ制御回路の少なくとも１つのコンポーネントが電力消費を低減するためにオフにされる、請求項１５のレギュレータ・コントローラ。
28. スイッチング電圧レギュレータにおいて使用するためのスイッチング・レギュレータ・コントローラであって、該スイッチング・レギュレータ・コントローラは、該スイッチング電圧レギュレータの電力スイッチ（４１１）を制御するための制御出力（４２７）を有し、
    前記制御出力に結合された出力（４８１）を有し、イネーブルモードとディセーブルモードとで切り換え可能な第１のレギュレータ制御回路（３０７）と、
    前記制御出力に結合された出力（４８３）を有し、イネーブルモードとディセーブルモードとで切り換え可能な第２のレギュレータ制御回路（３０９）と、
    前記第１のレギュレータ制御回路がイネーブルモードのときに、スイッチング電圧レギュレータの出力電流を検出するための第１の電流センサ（４３３）と、
    前記第２のレギュレータ制御回路がイネーブルモードのときに、スイッチング電圧レギュレータの出力電流を検出するための、前記第１の電流センサから実質的に分離した第２の電流センサ（４３１）と、
    前記第１及び第２の電流センサに応答して、前記第１及び第２のレギュレータ制御回路をイネーブル及びディセーブルにするよう動作可能な制御ロジック（４２９）であって、スイッチング電圧レギュレータの出力電流の増加に応答して前記第１のレギュレータ制御回路をイネーブルにし、スイッチング電圧レギュレータの出力電流の減少に応答して前記第２のレギュレータ制御回路をイネーブルにする制御ロジック
    を備える、スイッチング・レギュレータ・コントローラ。
29. 前記第２のレギュレータ制御回路は、前記スイッチング電圧レギュレータの出力電圧が第１のレベルと第２のレベルの間に維持されるように、前記制御出力を調整するよう動作し、前記電力スイッチは、前記出力電圧が前記第１のレベルから前記第２のレベルに移行している間、連続的にオン状態に維持され、前記出力電圧が前記第２のレベルから前記第１のレベルに移行している間、連続的にオフ状態に維持される、請求項２８のスイッチング・レギュレータ・コントローラ。
30. 前記第１のレギュレータ制御回路は、デューティサイクルの変更を利用して前記スイッチング電圧レギュレータの出力を調節する、請求項２９のスイッチング・レギュレータ・コントローラ。
31. 前記デューティサイクルの変更がパルス幅変調である、請求項３０のスイッチング・レギュレータ・コントローラ。
32. 前記第２の電流センサは、前記電力スイッチが切り換えられる周波数を監視することによって前記出力電流を検出する、請求項３０のスイッチング・レギュレータ・コントローラ。
33. 前記第１の電流センサは、前記電力スイッチの２つの電極間で生成された電圧を監視することによって前記出力電流を検出する、請求項３０のスイッチング・レギュレータ・コントローラ。
34. 前記電力スイッチはMOSトランジスタを有し、前記２つの電極は、前記MOSトランジスタのゲート電極とソース電極である、請求項３３のスイッチング・レギュレータ・コントローラ。
35. 前記制御ロジックは、前記出力電流が第１の電流レベルを下回ると前記第２のレギュレータ制御回路をイネーブルにするよう動作し、前記スイッチング・レギュレータ・コントローラは、前記第１の電流レベルの大きさを調整するための第１の電流レベル調整回路を備える、請求項２８のスイッチング・レギュレータ・コントローラ。
36. 前記制御ロジックは、前記出力電流が第２の電流レベルを上回ると前記第１のレギュレータ制御回路をイネーブルにするよう動作し、前記スイッチング・レギュレータ・コントローラは、前記第２の電流レベルの大きさを調整するための第２の電流レベル調整回路を備える、請求項３５のスイッチング・レギュレータ・コントローラ。
37. 前記スイッチング・レギュレータ・コントローラの少なくとも一部分が、複数のインターフェース用端子を有する共通の集積回路において実施され、前記第１及び第２の電流センサの全体が前記集積回路において実施され、前記第１及び第２の電流レベル調整回路の少なくとも一部が、前記集積回路の外部において実施される、請求項３６のスイッチング・レギュレータ・コントローラ。
38. 前記第１の電流レベル調整回路が、前記集積回路のインターフェース用端子のうちの１つの端子に結合された、前記集積回路の外部にある第１の抵抗器を有する、請求項３７のスイッチング・レギュレータ・コントローラ。
39. 前記第２の電流レベル調整回路が、前記集積回路のインターフェース用端子のうちの別の端子に結合された、前記集積回路の外部にある第２の抵抗器を有する、請求項３８のスイッチング・レギュレータ・コントローラ。

Images