CN108415502B - 一种无有限周期震荡的数字线性稳压电源及稳压方法 - Google Patents

Abstract

本发明公开一种无有限周期震荡的数字线性稳压电源，包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载，其中，主环路用于比较输出电压与参考电压的差，并将比较结果送入逻辑控制模块；阈值检测模块用于检测输出电压是否落入阈值窗口，并将检测结果送入逻辑控制模块；当输出电压超出上下阈值时，主环路控制PMOS阵列快速切换，输出电压稳定到参考电压附近；当输出电压落入上下阈值之间时，阈值检测模块通过逻辑控制模块输出标志位，使得移位寄存器进入保持状态，电路输出稳定。此种结构可消除经典数字线性稳压电源中存在的有限周期震荡问题。本发明还公开一种无有限周期震荡的数字线性稳压方法。

Description

一种无有限周期震荡的数字线性稳压电源及稳压方法

技术领域

本发明涉及一种无有限周期震荡的数字线性稳压电源及稳压方法。

背景技术

线性稳压电源用于给系统提供高质量的电源电压，同时在电路负载变化的时候，实现快速的瞬态响应，保障系统正常工作。传统的线性稳压电源采用模拟控制环路实现，利用误差放大器放大误差电压，再通过放大的误差电压控制功率管的栅极，快速调整功率管的电流，实现快速的瞬态响应。

然而，模拟线性稳压电源中，为使得功率管工作在深度饱和区，功率管的Vds一般需要消耗大约150mV-200mV的电压，从而使得系统的功率效率下降。并且随着集成电路制造工艺的不断缩小，低电压下的模拟线性稳压电源设计面临诸多挑战。不同于模拟线性稳压电源，数字线性稳压电源采用工作在线性区的PMOS阵列为负载提供电流，可以将功率管阵列的Vds压缩在20mV-50mV之间，从而大大提高了系统的功率效率。同时，由于数字线性稳压器控制环路采用数字单元实现，具有较好的工艺兼容性。

但是，由于数字线性稳压器采用离散的方式控制PMOS阵列，在稳态的情况下，由于数字量化的精度始终有限，从而最终的输出电压会在参考电压附近呈现有限的周期振荡，影响电压输出精度。

发明内容

本发明的目的，在于提供一种无有限周期震荡的数字线性稳压电源及稳压方法，其可消除经典数字线性稳压电源中存在的有限周期震荡问题。

为了达成上述目的，本发明的解决方案是：

一种无有限周期震荡的数字线性稳压电源，包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载，其中，主环路用于比较输出电压与参考电压的差，并将比较结果送入逻辑控制模块；阈值检测模块用于检测输出电压是否落入阈值窗口，并将检测结果送入逻辑控制模块；当输出电压超出上下阈值时，主环路控制PMOS阵列快速切换，输出电压稳定到参考电压附近；当输出电压落入上下阈值之间时，阈值检测模块通过逻辑控制模块输出标志位，使得移位寄存器进入保持状态，电路输出稳定。

上述主环路包括第一比较器，阈值检测模块包括第二比较器、第三比较器以及4个反相器，其中，第一比较器的正输入端与第二比较器的正输入端、第三比较器的负输入端相连，并最终与稳压电源的输出端相连，第一比较器的负输入端与参考电压相连；第一比较器的输出端与逻辑控制模块相连；第二比较器的负输入端与上阈值电压相连，第二比较器的输出端依次通过两个反相器输出到逻辑控制模块；第三比较器的正输入端与下阈值电压相连；第三比较器的输出端依次通过另两个反相器输出到逻辑控制模块；所述第一至第三比较器的时钟信号均采用第一时钟信号。

上述逻辑控制模块由5端口组成，其输入信号分别为第二时钟信号，以及第一至第三比较器的输出信号，通过第一至第三比较器的输出信号，输出2位模式控制字，用于控制移位寄存器的状态。

上述移位寄存器由第三时钟信号、状态控制寄存器、置位端、左移数据输入端、右移数据输入端和输出寄存器组成。

上述PMOS阵列包含N个PMOS管，每个PMOS管的源极相接，并接入电源；每个PMOS管的漏极相接，并接到稳压电源的输出端；每个PMOS管的栅极分别与移位寄存器的输出寄存器对应相接。

上述负载包括电阻、电容、NMOS开关和脉冲信号源组成，电阻的一端连接输出端，另一端接NMOS开关的漏极；电容的一端接稳压电源输出端，另一端接地；脉冲信号源的一端接NMOS开关的栅极，另一端接地。

上述第一至第三时钟信号的频率相同，第三时钟信号是第二时钟信号的延时，第二时钟信号是第一时钟信号的延时。

一种无有限周期震荡的数字线性稳压方法，检测输出电压是否落入阈值窗口，当输出电压超出上下阈值时，比较输出电压与参考电压的差，通过切换PMOS阵列中PMOS管的开断数目，使输出电压稳定在参考电压附近；当输出电压落入上下阈值之间时，保持当前状态。

采用上述方案后，本发明将阈值检测模块、逻辑控制模块与具有保持状态的移位寄存器相结合，相比于经典的数字线性稳压电源来说，可以消除有限周期振荡。工作原理是：当由于负载变化使得输出电压超出上下阈值的区间时，主环路控制整个系统，使得PMOS阵列快速切换，输出电压逐渐稳定到参考电压附近；当输出电压落入设定的上下阈值范围内时，阈值检测环路通过逻辑控制模块输出标志位，逻辑控制模块的输出标志位使得移位寄存器进入保持状态，电路输出稳定，无有限周期振荡。

附图说明

图1是本发明的整体架构图；

图2是仿真得到的输出电压瞬态和PMOS阵列的关键控制字变化示意图；

图3是无有限周期震荡的输出电压与参考时钟示意图。

具体实施方式

以下将结合附图，对本发明的技术方案及有益效果进行详细说明。

如图1所示，本发明提供一种无有限周期震荡的数字线性稳压电源，包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载，其中，主环路主要用于比较输出电压与参考电压的差，从而控制输出电压，切换PMOS阵列中PMOS管的开断数目，最终使输出电压稳定在参考电压附近；阈值检测模块用于检测输出电压是否落入阈值窗口，当输出电压超出上下阈值时(即VOUT<VTHL或者VOUT>VTHH)，主环路控制整个系统，使输出电压稳定在参考电压附近；当输出电压落入上下阈值之间时(VTHL<VOUT<VTHH)，逻辑控制模块输出标志位，使移位寄存器进入保持状态，从而消除输出电压在参考电压附近震荡的现象。

整个稳压电源系统采用统一的固定参考时钟作为数字模块的时钟信号，如图1中的CLK1/CLK2/CLK3所示。为了保证正确的工作时序，三个时钟信号频率相同，但是CLK3是CLK2的延时，CLK2是CLK1的延时。在每个时钟信号的上升沿，数字模块受到时钟信号的触发，开始正常工作。

主环路中的比较器COM1实现输出电压与参考电压的比较，比较器COM1的时钟信号为CLK1；比较器COM1的“+”输入端与COM2的“+”输入端、COM3的“-”输入端相连，并最终与稳压电源的输出端VOUT相连。比较器COM1的“-”输入端与参考电压VREF相连；COM1的输出信号为COMP1，作为逻辑控制模块的输入信号。

阈值检测模块中的COM2、COM3将输出电压与上下阈值电压VTHH、VTHL进行比较，分别输出信号COMP2、COMP3，最后分别通过两个反相器输出到逻辑控制模块。

比较器COM2的时钟信号为CLK1；比较器COM2的“+”输入端与输出端VOUT相连，并连接到比较器COM1的“+”输入端、比较器COM3的“-”输入端；比较器COM2的“-”输入端与上阈值电压VTHH相连。COM2的输出信号COMP2依次通过两个反相器输出到逻辑控制模块，作为逻辑控制模块的一个输入。

比较器COM3的时钟信号为CLK1；比较器COM3的“+”输入端与下阈值电压VTHL相连；比较器COM3的“-”输入端与比较器COM2的“+”输入端、COM1的“+”输入端相连，并最终与输出端VOUT相连；COM3的输出信号COMP3依次通过两个反相器输出到逻辑控制模块，作为逻辑控制模块的另一个输入。

逻辑控制模块由5端口组成，其输入信号分别为时钟信号CLK2、COMP1、COMP2和COMP3，通过COMP1、COMP2和COMP3的状态，输出2位模式控制字，用于控制移位寄存器的状态。

移位寄存器由时钟信号CLK3、状态控制寄存器RLctrl<1:0>、置位端SET、左移数据输入端DL、右移数据输入端DR和输出寄存器Q<N:1>组成。在初始状态下，通过置位端SET，将移位寄存器的输出寄存器Q<N:1>全部置位成高电位，即Q<N:1>＝111…111，由于输出寄存器与PMOS阵列中的PMOS管栅极相连，当移位寄存器输出为高电平的时候，PMOS阵列中的PMOS管全部断开。在每一个时钟信号CLK3的上升沿，根据状态控制寄存器RLctrl<1:0>控制移位寄存器的左移、右移和保持。通过合理地配置左移数据输入端DL和右移数据输入端DR，可实现移位寄存器的多种移位状态。在本实施例中，DL配置成高电平，DR配置成低电平，即左移移入数据‘1’，右移移入数据‘0’。当VOUT<VTHL时，移位寄存器的控制字RLcontrol<1:0>为00时，移位寄存器实现右移功能，移入0，即Q<N:1>的状态由111…111变为011…111，使得PMOS阵列中的PMOS管开启，输出电流增加，输出电压对应增加；当VOUT>VTHH时，移位寄存器的控制字RLcontrol<1:0>为01时，移位寄存器实现左移功能，移入1，即Q<N:1>的状态由011…111变为111…111，使得PMOS阵列中的PMOS管断开，输出电流减小，输出电压对应减小；当VTHL<VOUT<VTHH时，输出电压落入预先设计的阈值电压窗口，移位寄存器的控制字RLcontrol<1:0>为10时，移位寄存器进入保持状态，PMOS阵列中没有相关的PMOS管开断，此时电路进入稳定状态，PMOS阵列中的PMOS管栅极电压稳定，输出电压无有限周期振荡的现象。

PMOS管P1，P2，…，PN组成PMOS阵列，PMOS阵列中的每个PMOS管的源极相接，并接入电源；每一个PMOS管的漏极相接，并接到输出端VOUT；PMOS管的栅极分别与移位寄存器的输出寄存器Q<N:1>对应相接。

负载由RL、CL、NMOS开关NSW和脉冲信号源VSW组成，用于模拟电路中的负载电流变化行为。电阻RL的一端连接输出端VOUT，另一端接NMOS开关NSW的漏极。电容CL的一端接输出端VOUT，另一端接地。脉冲信号源VSW的一端接NMOS开关的栅极，另一端接地。当脉冲信号源VSW为高电平时，NMOS开关NSW导通，负载RL接入电路，从而模拟实际电路中的负载变化。电容CL用于稳定输出电压VOUT。

综合上述，本发明公开了一种无有限周期振荡(Limited Cycle Oscillation)的数字低压差线性稳压电源D-LDO(Digital Low-Dropout Regulator)电路，该电路通过主环路的控制作用，使输出电压稳定在参考电压附近。为了消除周期振荡的问题，提出的方案采用阈值检测模块和逻辑控制模块，当检测到输出电压范围落入阈值检测模块的窗口时，逻辑控制模块控制具有输出保持功能的移位寄存器，使移位寄存器的输出保持，从而消除了有限周期振荡现象。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (7)

1.一种无有限周期震荡的数字线性稳压电源，其特征在于：包括主环路、阈值检测模块、逻辑控制模块、移位寄存器、PMOS阵列和负载，其中，主环路用于比较输出电压与参考电压的差，并将比较结果送入逻辑控制模块；阈值检测模块用于检测输出电压是否落入阈值窗口，并将检测结果送入逻辑控制模块；当输出电压超出上下阈值时，主环路控制PMOS阵列快速切换，输出电压稳定到参考电压附近；当输出电压落入上下阈值之间时，阈值检测模块通过逻辑控制模块输出标志位，使得移位寄存器进入保持状态，电路输出稳定；

所述主环路包括第一比较器，阈值检测模块包括第二比较器、第三比较器以及4个反相器，其中，第一比较器的正输入端与第二比较器的正输入端、第三比较器的负输入端相连，并最终与稳压电源的输出端相连，第一比较器的负输入端与参考电压相连；第一比较器的输出端与逻辑控制模块相连；第二比较器的负输入端与上阈值电压相连，第二比较器的输出端依次通过两个反相器输出到逻辑控制模块；第三比较器的正输入端与下阈值电压相连；第三比较器的输出端依次通过另两个反相器输出到逻辑控制模块；所述第一至第三比较器的时钟信号均采用第一时钟信号。

2.如权利要求1所述的一种无有限周期震荡的数字线性稳压电源，其特征在于：所述逻辑控制模块由5端口组成，其输入信号分别为第二时钟信号，以及第一至第三比较器的输出信号，通过第一至第三比较器的输出信号，输出2位模式控制字，用于控制移位寄存器的状态。

3.如权利要求2所述的一种无有限周期震荡的数字线性稳压电源，其特征在于：所述移位寄存器由第三时钟信号、状态控制寄存器、置位端、左移数据输入端、右移数据输入端和输出寄存器组成。

4.如权利要求3所述的一种无有限周期震荡的数字线性稳压电源，其特征在于：所述PMOS阵列包含N个PMOS管，每个PMOS管的源极相接，并接入电源；每个PMOS管的漏极相接，并接到稳压电源的输出端；每个PMOS管的栅极分别与移位寄存器的输出寄存器对应相接。

5.如权利要求3所述的一种无有限周期震荡的数字线性稳压电源，其特征在于：所述负载包括电阻、电容、NMOS开关和脉冲信号源组成，电阻的一端连接输出端，另一端接NMOS开关的漏极；电容的一端接稳压电源输出端，另一端接地；脉冲信号源的一端接NMOS开关的栅极，另一端接地。

6.如权利要求3所述的一种无有限周期震荡的数字线性稳压电源，其特征在于：所述第一至第三时钟信号的频率相同，第三时钟信号是第二时钟信号的延时，第二时钟信号是第一时钟信号的延时。

7.一种基于如权利要求1所述的无有限周期震荡的数字线性稳压电源的稳压方法，其特征在于：检测输出电压是否落入阈值窗口，当输出电压超出上下阈值时，比较输出电压与参考电压的差，通过切换PMOS阵列中PMOS管的开断数目，使输出电压稳定在参考电压附近；当输出电压落入上下阈值之间时，保持当前状态。

Images